CN110442227B - 用于在低功率或非激活模式期间控制和/或降低电流泄漏的方法和电路 - Google Patents

用于在低功率或非激活模式期间控制和/或降低电流泄漏的方法和电路 Download PDF

Info

Publication number
CN110442227B
CN110442227B CN201910358005.4A CN201910358005A CN110442227B CN 110442227 B CN110442227 B CN 110442227B CN 201910358005 A CN201910358005 A CN 201910358005A CN 110442227 B CN110442227 B CN 110442227B
Authority
CN
China
Prior art keywords
current
load
terminal
voltage drop
power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910358005.4A
Other languages
English (en)
Other versions
CN110442227A (zh
Inventor
S·加尼萨恩
A·K·辛格
N·帕尔
N·库塔恩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Analog Devices International ULC
Original Assignee
Analog Devices International ULC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Analog Devices International ULC filed Critical Analog Devices International ULC
Publication of CN110442227A publication Critical patent/CN110442227A/zh
Application granted granted Critical
Publication of CN110442227B publication Critical patent/CN110442227B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
    • G05F1/569—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for protection
    • G05F1/573—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for protection with overcurrent detector
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/0092—Arrangements for measuring currents or voltages or for indicating presence or sign thereof measuring current only
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G05F3/262—Current mirrors using field-effect transistors only
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3275—Power saving in memory, e.g. RAM, cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3296—Power saving characterised by the action undertaken by lowering the supply or operating voltage
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/412—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using field-effect transistors only
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/148—Details of power up or power down circuits, standby circuits or recovery circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/30—Modifications for providing a predetermined threshold before switching
    • H03K17/302—Modifications for providing a predetermined threshold before switching in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H03K19/0013—Arrangements for reducing power consumption in field effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00315—Modifications for increasing the reliability for protection in field-effect transistor circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Abstract

本公开涉及用于在低功率或非激活模式期间控制和/或降低电流泄漏的方法和电路。用于通过降低适用于负载的功率(并且另外或可选地通过预先建立最大参考电流来限制可适用电流)来控制适用于负载的功率的方法、系统和电路。将参考电流与由负载或负载的一部分汲取的实际或估计电流进行比较。比较结果用于控制装置或开关，当超过最大电流时，该装置或开关断开电源或电源调节器，无论是直接连接到负载还是通过电压降装置连接到一个或多个或者多个负载块。

Description

用于在低功率或非激活模式期间控制和/或降低电流泄漏的 方法和电路
技术领域
本公开涉及片上系统(SoC)、微控制器和类似系统中的功率调节领域，并且具体地涉及在禁用或低功率操作模式期间的电源调节。
综述
对越来越小和灵活的装置的需求长期以来导致优选诸如SRAM(静态随机存取存储器)的易失性存储器的节省空间的实用性。虽然SRAM存储器无处不在，但它并非没有缺点。一种这样的缺点是由于有效数据保持而导致的高功耗和电流泄漏，这是在系统进入睡眠或禁用模式之后将任何所需数据保留在SRAM存储器中所必需的。数据保留可以有利地降低系统的唤醒/响应时间(或者让装置恢复速度并在停止工作的地方工作的时间，因为最新数据在SRAM存储器中很容易获得)，但这是以大量功耗为代价的。
数据保留和电流泄漏
睡眠模式期间的电流需求有时可高于正常操作。SRAM模块继续从(本地)功率调节器汲取电流，以保持最新记录的数据状态/值。在睡眠或低功率模式期间由SRAM负载汲取的电流有时可以被认为是或者被称为电流泄漏。如果负载汲取的电流超过功率调节器的能力，则会导致调节器故障，从而可能导致调节器提供的其他组件发生故障。此外，故障通常还会导致SRAM或易失性数据的丢失，特别是没有(另外)存储在诸如闪存之类的非易失性介质中的数据。要保留的数据类型的示例包括但不限于与医疗保健应用相关的数据，例如在脉冲或SPO2监测期间获取的数据，以及ECG。
温度和电流泄漏
由于各种原因，泄漏电流的问题随着系统/管芯温度的升高而增强。泄漏电流可能产生复合效应，使得漏电流加热系统组件，这又导致漏电流增加。因此，泄漏电流可能成为功率效率的显着障碍，并且它们可能负面地干扰系统(例如微控制器)操作，特别是在较高温度下，因为在操作期间耗散功率。
数据保留和响应/觉醒时间
显著地最小化或消除数据保持通常不是一种选择，因为保留SRAM数据对于实现高度期望的更快的设备操作通常是关键的。因此，通常必须在可保留的数据量(和相应的唤醒时间)与可靠的功率调节器操作之间进行权衡。
在寻求提供具有不断增加的精度和/或更高功能的基于实时的应用(例如医疗保健应用)的过程中，这种折衷成为一项艰巨的挑战，这转化为具有更高功耗的更复杂的电路。反过来，装置处理和/或响应时间成为非常关键的性能因素。因此，在保持可接受的响应时间的同时提供降低的功耗成为挑战。
发明内容
因此，本公开的实施方案的目的之一是在睡眠或空闲模式期间减少和/或限制泄漏电流，同时实现数据保持。低功率模式(和/或超低功率模式)可以从轻度睡眠或待机模式，到深度睡眠模式和完全断电，每个都消耗逐渐降低的功率水平。特别是在休眠模式或睡眠/空闲模式中，电源可以完全切断系统中的大多数组件(除了需要连续电源以维持可靠操作的任何关键组件)。可以使用各种实施方案来解决这些操作模式中的任何操作模式中的功耗，并且在整个本公开中可以互换地使用描述低功率和/或超低功率模式的术语。
这通过用于降低适用于负载的功率的系统、电路和/或方法来实现，并且附加地或替代地通过建立最大(参考)电流来限制负载可适用电流，该最大(参考)电流与实际汲取的电流相比较，并且当超过所述最大电流时，使用该比较来控制开关，该开关断开电源或电源调节器(无论是直接连接到负载还是通过电压降连接)到一个或多个或者多个负载块。
当装置进入睡眠模式时，可以保留部分或全部SRAM数据。保留数据有助于更快地唤醒装置，因为保留的数据随时可用且无需检索。然而，保留数据通常需要大电流并且导致管芯中的温度升高，这反过来增加了电流需求/泄漏，从而产生滚雪球效应。这可能导致芯片故障并可能使片上调节器崩溃。
本文公开的各种实施方案可以帮助降低与温度相关的电流泄漏，并且还以在睡眠模式期间扩展操作的安全窗口的方式这样做。在一些实施方案中，它还可以切断电源的负载，以防止片上功率调节器的崩溃。
第一电路(双电压降元件/电流传感器)在系统电源/调节器和系统中的负载之间实现恒定且温度相关的电压降，使得负载看到降低的电源。电压降相对于负载汲取的电流是恒定的，但仍然取决于温度。
电压降部件包括反馈机构，其对负载汲取多少电流进行采样，并在电压降装置提供其栅极电压时驱动电压降装置(由于电路配置与负载需求有关)。
因此，负载需求越大，采样电流越大并且提供给电压降装置的栅极电压越大，这又增加了电压降，并且最终降低了负载可适用的电压。电压降保持基本恒定，并且仅随温度变化而变化。
温度越高，电压降越高，并且因此减慢负载中的电流泄漏，从而在更长的高温范围内包含电流泄漏问题(电流泄漏随着温度的增加而增加，并且如果电流需求非常高，其可导致功率调节器故障)。
因此，第一电路有效地操作以降低负载所看到的功率并随着温度的增加而增加电压降，从而可以通过负载汲取更少的电流。第一电路不需要限制在低功率模式期间使用，但也可以用于常规操作。
由于提供较少的电压开始，与SRAM数据保持相关的温度蠕变以较慢的速率发生，因此在温度/电流需求达到不可操作水平之前(即，当调节器崩溃并且数据丢失时)需要更长的时间。结果是降低功耗并有效地扩展器件/芯片的操作温度窗口。
第二电路可以连接到第一电路，从而执行电流比较和电流限制的功能。
如果超过参考电流，该电路用于断开负载(或其一部分)。参考电流可以是功率调节器安全操作的限制。
这增强了安全操作并保持了包括本公开的这个方面的系统的电源调节器的完整性。
本文描述了本公开的进一步变化和实施方案。
附图说明
为了更完整地理解本发明及其特征和优点，结合附图参考以下说明，其中相同的附图标记表示相同的部分，其中：
图1是根据本公开的一些实施方案包括电压降元件和电流传感器元件的装置的示意图。
图2是根据本公开的一些实施方案包括可切换的电压降元件和电流传感器元件的装置的示意图。
图3是根据本公开的一些实施方案限流器电路的示意图。
图4是根据本公开的一些实施方案电路电压降元件和电流传感器电路的示意图。
图5是根据本公开的一些实施方案包括电流传感器电路和限流器电路的电路的示意图。
图6是根据本公开的一些实施方案系统的示意图。
具体实施方式
以下描述和附图详细阐述了本公开的某些说明性实施方式，其指示了可以执行本公开的各种原理的若干示例性方式。然而，说明性示例并非穷举本公开的许多可能实施方案。在适用的附图的过程中阐述了本公开的其他目的、优点和新颖特征。
本文公开了各种方案、电路、系统和方法，当实施时，可以有利地提供各种级别的受控功耗降低。
注意，虽然若干示例性实施方案涉及作为SRAM块或SRAM块组的负载，但是根据本公开的电路和方法可以与其他类型的负载一起使用而不脱离本公开的范围。
在图1中示出了根据本公开的示例性实施方案的框图。电路100包括连接到可选限流器106的电流传感器和电压降元件104。电流传感器/电压降元件104连接到电源102。电源102可以包括主电源或可选地电源调节器。负载108连接到电流传感器/电压降元件104，并且可另外连接到限流器106。元件104具有在电源102和负载108之间提供电压降的双重功能，以及感测由负载108汲取的电流。由电流传感器104感测或采样的电流可以替代地称为漏电流(即在禁用或低功率模式期间由负载汲取的电流)。当负载108经由电流传感器/电压降元件104连接到电源102时，它有效地看到减小的电源110。电源110被配置为提供与电源102的功率相等的功率减去由电压降元件104提供的电压降。负载108可以包括诸如SRAM块的存储块。“电流感测”或电流传感器块/电压降元件104采样由负载汲取的漏电流，并且“漏电流”的缩放副本可以由“限流器”块106使用，以与参考电流进行比较以控制对负载的供应。参考电流可以由PTAT电流源(与绝对温度成比例的电流源)提供。因此，该电流有利地与系统或管芯温度相关，使得电路相应地适配。
图2根据本公开的另外实施方案描述示意性电路200，其中可使用图1中所示的图。在该实施方式中，旁路开关S1控制与电流传感器/电压降元件和限流器电路的连接，并且可以控制它们，例如，它们在数据读/写操作期间不主动连接，并且使得它们仅在睡眠或低功率模式期间主动连接。如参考图1所示，限流器可以是可选的，并且可替换地可以在没有限流器204的情况下提供示意性电路200。该方案主要针对当例如SRAM负载处于数据保持模式(禁用/低功率模式)时控制泄漏电流。因此，在通常涉及较高电流的数据读/写操作(激活模式)期间，旁路开关S1可以绕过电流传感器和限流器。
电路实施
电路实现可以分为两部分，即电流感测部分(或电流传感器/电压降部分)和电流限制部分(或限流器)。“电流感测”模块起到双重作用，即感测负载(例如SRAM)泄漏电流以及在负载的供电线路上具有控制的电压降。然后使用电流镜创建该电流的(缩放的)副本，该电流镜与(PTAT)电流参考进行比较。提供电流的缩放副本而不是非缩放副本有利地降低了电路的功耗。
在示例性电路示意图中，P型金属氧化物半导体(PMOS)晶体管的特征在于尺寸W(宽度)和L(长度)，而m参数表示(单片或指状)晶体管尺寸，或者可选地具体数量的分立晶体管。因此，各种晶体管中的m参数值的差异可以用作晶体管之间的尺寸比的指示性参考。注意，晶体管可以实现为分立晶体管和/或单片或“指状晶体管”。电路原理图中的晶体管尺寸以微米(μm)给出。图中所示的晶体管尺寸和尺寸/尺寸关系仅仅是示例性的，并且可以使用其他尺寸和尺寸比而不脱离本公开的范围。
图3示出了电路300，其被配置为在低功率操作模式期间提供电压降并感测由负载汲取的漏电流。该电流传感器/降压电路不仅产生与流过的电流无关的控制的电压降，而且还随着温度的升高而增加电压降(这可能是电路在例如硅芯片中看到的实际温度)。两个PMOS晶体管M1和M2在具有相同电流值I偏置的弱反转中被偏置，但是M1和M2晶体管之间的尺寸比在M3上产生固定但与温度相关的电压降。具有合适电容C的电容器可以连接在M3的栅极和漏极之间以用于补偿目的，以便增加电路的稳定性以抵抗频率引起的影响。电容C可以是例如10pF。标记为“x”的节点表示由M1和M2对产生的驱动电压，并且被提供给M3的栅极，并且其导致跨M3提供的电压降。在M3的源极和漏极之间提供的电源的电压降可以通过使用以下等式从M1和M2的尺寸比确定或近似：V降＝(kT/q)*In((W/L)M2/(W/L)M1)，其中k＝玻尔兹曼常数，T＝开尔文温度，q＝电子电荷。示例性晶体管尺寸在图3中示出。所有晶体管M1、M2和M3示出示例性W/L比为1至4。在图3中示出了M2与M1之间的尺寸比为9比1(从m参数导出)。尺寸比越大(即，M2晶体管尺寸相对于M1晶体管尺寸越大)，M3处产生的电压降越大。M3晶体管在尺寸方面可以明显更大，例如它可以实现为m＝50的指状晶体管。M3上的电压降V降将节点302处的(调节的)电源电压降低到节点304处的电源电压降低。
图4示出了电路400的示意图，该电路可用于实现具有足够精确的电流复制机制的限流器电路。为了获得流过M3的电流的足够精确的缩放副本(即，SRAM泄漏电流)，优选使复制晶体管M5的VDS电压适当地匹配。为了实现这一点，可以复制如图3所示的类似电路，如图4所示。这里，M1′和M2′形成ΔVGS对。该对控制复制晶体管M5的VDS，它倾向于保持在与图2中M3的VDS值相似的值。以这种方式，晶体管M5的漏极端子将输出与漏极端子的电流大小基本相同的电流大小，与M3的漏极端子的电流大小相同。在比较晶体管M4处将有效地比较该电流与参考电流Iref。限流器可以使用PMOS晶体管M6来实现，其栅极电压由电流比较点控制，该电流比较点由比较晶体管M4提供。以这种方式，比较晶体管输出控制M6，如果其电流需求(如M3和M5的漏极端子所反映的)超过参考电流Iref，则相应地有效地切换以使负载(或其一部分)与(下降的)电源402断开。注意，在图中所示的示例中，M1、M1′、M3和M5的源极端子连接到主(非下降)电源404(例如，它们可以直接连接到片上功率调节器)。
标记为“x”的节点为电流复制装置提供栅极电压。利用这种布置，可以获得高精度和缩放版本的泄漏电流。将该电流与(优选PTAT)参考电流进行比较，以通过PMOS晶体管开关M6控制对负载(例如SRAM组)的供电。当漏电流超过或超过预定阈值时，PMOS晶体管开关开始关断，从而降低负载电源电压并关闭相应的负载块以防止调节器的过度负载。虽然图4中示出了单个开关，但是可以使用多个开关来分别控制和(断开)多个负载块。在包括一个或多个存储体的SRAM负载的情况下，当存在过量电流泄漏时，断开的SRAM存储体中的内容将丢失，这样的布置确保在低功率调节器下工作的其他电路(例如RTC(实时时钟))受到保护。或者，可以全局地感测电流泄漏(即，总负载电流泄漏)，并且可以假设电流在负载或SRAM块上基本相等地分布来使用该测量。在该实施方式中，系统还可以相应地决定关闭哪个开关(从而剥夺相应的截止功率负载)。
根据该示例的“限流”电路具有小于100mV的正向电压降。在室温下，电源电压降有助于减少漏电流本身。在室温下静态电流可以约为30nA。该方案还有利地提供关于检测数据丢失和负载块(SRAM组)的优先级的灵活选项。限流开关的栅极保持关于哪个库或块已经发生故障的信息，在数据丢失的情况下可以将哪些信息存储和/或传送给系统软件或控制器。可以从一个组到另一个组调整电流限制/最大值的值，从而给予保护优先权，例如，在泄漏电流异常增加的情况下保存更重要的数据。
图5示出了组合图3和4中所示电路的电路，其在上面参考所述附图进行了描述。
图6示出了根据本公开的一些示例性实施方案的系统的示意图。系统(例如微控制器)600包括电流传感器块604(其既用作电流传感器又用作电压降元件)并且另外可包括限流器块606。可以通过使用连接在系统中的电源(或调节器)602与负载608之间的旁路开关610来旁路电流传感器和限流器块。当系统不处于睡眠或低功率模式时，旁路开关可以被配置为使得电流传感器和限流器块可以被绕过，并且在诸如数据读/写操作的有源操作期间，电流传感器和限流器块可以主动连接在电源(调节器)之间。限流器块606可以是可选的，并且在一些实施方案中，系统仅提供有电流传感器块604，其可以经由(调节的)电源和负载之间的旁路开关连接，以便提供电压降(这反过来又减少了适用于负载的功率)。
根据本公开提供的电压降或电压降低可随温度增加，使得随着温度增加，负载可获得更少的电流。这有效地抵消了(不期望的)温度效应并且扩展了整体SRAM数据保持的温度窗口和有效的良好睡眠/空闲模式时间持续时间。
因此，本文公开的技术提供了有利地取决于温度的效果。在较高温度下，限流器电路可以切断电流供应(一次并且如果负载汲取的电流超过建立的参考电流)。这有利地保留了诸如RTC(实时时钟)之类的其他(更关键)块的完整性。在较低温度下，该技术通过提供给负载的降低的电势来减少能量消耗。
虽然本文公开了若干功率降低和功率限制技术，但是各种技术不需要结合使用，并且可以各自单独实现，同时仍实现有利的功率节省和有效的数据保持，并进一步扩展系统的操作温度窗口。
然而，组合一些技术可以提供有利的协同效应。
此外，本文公开的实施方案有利地满足对在休眠模式中实现技术所需的静态电流的严格限制。注意，在整个公开内容中，术语睡眠模式、空闲模式、禁用模式、休眠模式和低功率模式可以互换使用。
在一些实施方案中，提供了用于减小和限制负载从电源汲取的电流的电路，该电路包括电流传感器和限流器，其中电流传感器包括用于提供控制的电压降的电压降元件，该控制的电压降的幅度为V降，并且电源与负载之间的电源输出下降，以及连接在电压降元件的输出端子和输入端子之间的反馈元件，其中反馈元件被配置为向电压降元件的输入提供驱动电压。以这种方式，实现了基本上固定但可控制的电压降。使用反馈环路可确保产生的V降电压降几乎完全独立于电流。
在一些实施方案中，电路还包括限流器电路，其被配置为限制负载可用的电流。因此，限流器包括用于连接和断开电源到负载的负载开关，并且还包括用于提供参考电流以进行比较的参考电流源。可以选择参考电流以满足系统的功率效率需求(或偏好)。在示例性应用中，期望保留100％的SRAM数据，例如128kB的数据(在SRAM块中)，用于将所述传感的电流输出与所述参考电流进行比较从而提供比较输出信号的电流比较元件，一种电流复制装置，被配置为提供由连接在降低的电源输出之间的负载汲取的电流的缩放复制信号，该电流输出到负载开关到电流比较元件，其中负载开关由电流比较元件的比较输出信号控制，使得如果检测到的电流超过参考电流则断开电源与负载的连接。
在一些实施方案中，电压降元件包括并联连接的一个或多个PMOS晶体管M3(类似于连接到相同端子的端子)，其中M3漏极端子被配置为感测由负载汲取的电流，并且其中反馈元件包括至少一个第一PMOS晶体管M1和至少一个第二PMOS晶体管M2，其中M1的源极端子连接到M3的漏极端子，其中M1的栅极端子连接到M2的栅极端子，M2的漏极端子连接到M3的栅极端子，并且M1的栅极端子也连接到M1的漏极端子，其中M3的栅极电压至少部分地由M1和M2之间的尺寸比确定，并且其中电压降幅度V降在数学上近似为(kT/q)*ln(W/L)M2/(W/L)M1)。
PMOS晶体管通常包括栅极、漏极和源极端子，其中任何一个都可以提供输入或输出端子和/或信号。
在一些实施方案中，M2和M1晶体管之间的尺寸比至少为9比1。这将导致有效的电压降值。然而，在不脱离本公开的范围的情况下，可以使用其他M2到M1尺寸比。例如，M2与M1的尺寸比可以低于9比1，或者可以大于9比1。
晶体管和它们之间的尺寸比可以实现为单独的器件，或者可以实现为“指状晶体管”。
在一些实施方案中，复制装置包括PMOS晶体管M5，其栅极端子连接到M3的栅极端子，以及一对PMOS晶体管M1’和M2’。
在一些实施方案中，负载开关包括单个PMOS晶体管M6。或者，开关可以包括一个或多个并联连接的PMOS晶体管，其被配置为用作单个开关或用作独立作用的开关。
在一些实施方案中，M1’的栅极端子连接到M2’的栅极端子以及M2’的漏极端子。M2’的栅极端子和M1’的漏极端子连接到相应的偏置电流源。M2’的栅极端子连接到M2’的漏极端子。M2’的源极端子连接到M5的漏极端子。电流比较元件包括PMOS晶体管M4。M4的栅极连接到电源。M4的漏极连接到PTAT参考电流源。M4的源极端子连接到M2’的源极端子。M1’的漏极端子连接到M4的栅极端子。M4的漏极端子连接到M6的栅极端子。PTAT参考电流源是与绝对温度成比例的电流源。因此，电流源有利地与系统或管芯温度相关，使得电路相应地适配。
在一些实施方案中，在M3的漏极和栅极端子之间连接至少一个具有电容C的电容器。
根据一些实施方案，提供了一种系统，其包括电流传感器和电压降元件/块以及限流器元件/块，并且还包括电源和负载，其中元件/块连接在电源和负载之间。该系统可以是例如微控制器、现场可编程门阵列(FPGA)、SoC或嵌入式系统。电源可以是片上功率调节器。限流器增强了安全操作并保持了包含这种限流器元件的系统的电源调节器的完整性。
或者，系统可以仅设置有电流传感器/电压降元件。这有利地实现了系统的更简单且成本更低的实现，同时仍然受益于更低的功耗。在这样的实施方案中，系统可以设置有旁路开关，用于在(调节的)电源和负载之间选择性地连接电流传感器/电压降块/元件。例如，电流传感器/电压降块/元件可以在活动时间期间或在数据/读取写入操作期间被旁路，并且可以在睡眠模式期间被连接。
根据一些实施方案，提供了一种系统，其包括电流传感器和电压降电路以及限流器电路，并且还包括电源和负载，其中电路连接在电源和负载之间。限流器增强了系统的安全运行并保持了系统电源调节器的完整性。
或者，系统可以仅设置有电流传感器/降压电路。在这样的实施方案中，系统可以设置有旁路开关，用于在(调节的)电源和负载之间选择性地连接电流传感器/降压电路。例如，电流传感器/降压电路可以在活动时间期间或在数据/读取写入操作期间被旁路，并且可以在睡眠模式期间被连接。这有利地实现了系统的更简单且成本更低的实现，同时仍然受益于更低的功耗。
在一些实施方案中，降压电路包括并联连接的一个或多个PMOS晶体管M3。M3漏极端子被配置为感测由负载汲取的电流。反馈元件包括至少一个第一PMOS晶体管M1和至少一个第二PMOS晶体管M2。M1的源极端子连接到M3的源极端子。M1的栅极端子连接到M2的栅极端子。M2的漏极端子连接到M3的栅极端子。M1的栅极端子也连接到M1的漏极端子。M3的栅极电压至少部分地由M1和M2之间的尺寸比确定；使得电压降幅度V降在数学上近似为(kT/q)*ln(W/L)M2/(W/L)M1)，鉴于PMOS晶体管布置及其尺寸比例，其中k＝玻尔兹曼常数，T＝开尔文温度，q＝电子电荷。可调节M1和M2之间的尺寸关系(尺寸比)以提供基本上预定的电压降以适应特定应用的要求。从电压降数学近似可以推断出，电压降取决于温度。这有利地导致电压降随温度增加，使得在较长的温度范围内包含(减少)电流泄漏，从而扩展系统的有效温度操作窗口。
在一些实施方案中，复制装置包括栅极端子连接到M3的栅极端子的PMOS晶体管M5，以及一对PMOS晶体管M1’和M2’。负载开关包括PMOS晶体管M6。M1’的栅极端子连接到M2’的栅极端子以及M2’的漏极端子。M2’的栅极端子和M1’的漏极端子连接到相应的偏置电流源。M2’的栅极端子连接到M2’的漏极端子。M2’的源极端子连接到M4的漏极端子。电流比较元件包括PMOS晶体管M4。M4的栅极连接到电源。M4的漏极连接到PTAT参考电流源。M4的源极端子连接到M2’的源极端子。M1’的漏极端子连接到M4的栅极端子。M4的漏极端子连接到M6的栅极端子。M1、M2、M1’和M2’的漏极端子均连接到相应的偏置电流源I偏置。PTAT参考电流源和偏置电流源连接到电接地参考。连接到所述负载的M6的漏极端子和M6的源极端子连接到M3的漏极端子。偏置电流源优选地设置以在晶体管中诱导弱逆转操作，这有利地降低它们的功耗。
在一些实施方案中，旁路开关连接在所述电源和负载之间，旁路开关被配置成使得电流传感器和限流器仅在休眠模式、睡眠模式、深度睡眠模式、空闲模式、省电模式或待机模式中的至少一个期间仅在电源和负载之间主动连接(功能)，使得当它们未连接时，系统绕过限流器和传感器。旁路开关可以被配置为使得其在例如读/写操作期间断开限流器和电流传感器电路，并且一旦系统进入睡眠或空闲模式就将这些电路连接回来。
可以使用一个或多个半导体元件来实现旁路开关。例如，并联连接在降低的电源和负载之间的一个或多个PMOS晶体管可以被配置为用作旁路开关。
替代地或另外地，可以使用基于定时器的实现来触发低功率或超低功率(ULP)模式。
在一些实施方案中，偏置电流源被配置为在M1、M2、M1’和M2’中诱导弱逆转操作。这有利地降低晶体管的功耗。
在一些实施方案中，负载包括一个或多个存储块或一个或多个存储块组，其中每个存储块或每个存储块组分别连接到限流器，并且其中限流器开关负载被配置为如果相应存储块或存储块组汲取的负载电流超过参考电流，则断开存储块或存储块组。因此，每个负载可以通过开关单独断开或激活去激活。因此，每个负载可以设置有独立的专用开关。可以针对每个负载(例如，针对每个存储块)单独地感测电流泄漏。
在一些实施方案中，存储器包括一个或多个SRAM块或一个或多个SRAM块组，其中每个SRAM块或每个SRAM块组分别连接到限流器，并且其中限制器开关负载被配置为如果相应SRAM块或SRAM块组汲取的负载电流超过参考电流，则断开SRAM块或SRAM块组。因此，每个负载可以通过开关单独断开或激活去激活。因此，每个负载可以设置有独立的专用开关。可以针对每个负载(例如，对于每个SRAM块)单独地感测电流泄漏。
或者，可以全局地感测电流泄漏(即，总负载电流泄漏)，并且可以假设电流在负载或SRAM块上基本相等地分布来使用该测量。在该实施方式中，系统还可以相应地决定关闭哪个开关(从而剥夺了切断的电力负荷)。另外，该决定可以基于负载或SRAM块的重要性或关键性等级，使得一些负载在其他负载之前断开。在一些实施方案中，某些块或负载可能永远不会断开。
在一些实施方案中，在M3的漏极和栅极端子之间连接至少一个具有电容C的电容器(除了晶体管的任何固有或固有寄生电容)。由于这是反馈电路的一部分，因此确保其在整个频率上是稳定的是有利的。也就是说，电路不应该通过拾取一些噪声来开始振荡。因此，电容器用作米勒电容器并有助于“极点分离”。电容器的电容C可以是例如10pF(皮法)。
在一些实施方案中，电源是片上功率调节器。在一些实施方案中，功率调节器例如可以是降压转换器。
在一些实施方案中，M3配置成提供幅度在80-90mV之间的电压降。
在一些实施方案中，PMOS晶体管被配置用于3.3nA的电流，并且其尺寸使得在电压降元件上有100MV的下降。这有利地导致电路的较低功耗。
在一些实施方案中，提供了一种用于控制由电源供应到一个或多个负载块的功率的方法，该方法包括在低功率操作模式期间减少一个或多个负载块可用的功率的步骤(例如休眠、空闲和/或休眠模式，或者替代地，超低功率模式ULP)，并且如果负载块在低功率操作模式期间超过电流汲取/泄漏阈值，则限制或断开负载块。因此，控制步骤可以包括(尤其)减少和/或限制负载可用的电流(或者可选地由负载消耗)。电源可以包括功率调节器输出，如在诸如片上系统(SoC)微控制器、FPGA或类似设备的系统中提供的。
该方法可以进一步包括将绘制的电流与预先建立的参考或阈值电流进行比较的步骤，以便确定是否已经超过阈值。可以感测和/或测量由每个单独的负载块汲取的电流并将其与阈值进行比较。因此，在其电流需求超过预先建立的阈值的情况下，每个负载块可以独立地或单独地与电源(或调节的电源)断开。
在一些实施方案中，提供了一种包括指令的非暂时性计算机可读介质，所述指令在处理器中执行时配置处理器以在系统的低功率操作模式期间执行激活电压降装置和限流装置中的至少一个的步骤，所述电压降装置被配置为减少由电源提供给系统中的负载的电力；所述限流装置被配置为限制由负载从系统中的电源汲取的电流。
这改善了处理器和系统(例如微控制器)的操作，其中它被实现和执行，因为它节省了能量/功率并且在低功率或超低功率模式期间进一步扩展了处理器或微控制器的操作温度窗口。所述计算机可读介质还可以包括指令，所述指令在被执行时配置所述处理器以接收或获得关于超过当前需求的负载块的信息，并进一步使其相应地断开一个或多个负载块。该系统可以是微控制器或SoC、或FPGA、专用集成电路(ASIC)或任何其他类似设备。
此外，可以(临时)存储关于负载或负载块的哪个部分断开的信息，并且可以将该信息提供给控制器或其他设备。
减小相关或相应块所汲取的电流的方法是通过提供低于在有效或正常或非低功率模式操作期间提供的电压的电压后调节器。
这种降低的电压对块组件的影响是块可以拉动的电流量将小于在具有较高电压的有源操作中的电流量。降低电流的比率或比例可以描述为正常拉电流的百分比。
在一些实施方案中，M2的源的输入是反馈信号，其可以是来自M3的输出电流的一部分(即，缩放的电流)。在复制装置中使用缩放电流有利地降低了电路的功耗。M2源极的电压可以定义或近似为V电源-电压降(M3 VDS电压)并固定。然后M3产生电压降晶体管M3的栅极(x)的输入。
根据一些实施方案，如果需要，晶体管的体积和源极相连。在PMOS器件的情况下，这很容易做到，因为n阱可以简单地与源相关联。在没有必要为了节省电路板面积的情况下不会这样做，因为这样关闭n阱会产生多个n阱岛，并且在电路板布局中可能存在某些间距要求。
在一些实施方案中，M3和M6晶体管在线性区域中操作。对于复制装置中的精确电流镜像，器件通常必须在饱和区域中良好地偏置，但是我们不能在此处这样做，因为电压降必须保持很大。但是，由于确保这两个器件的VGS和VDS电压匹配良好，即使它们未处于饱和状态，我们也能够准确地镜像电流。
有利地，根据本公开的所有电路可以使用标准互补金属氧化物半导体CMOS工艺制造。
在一些实施方案中，PMOS晶体管被偏置电流偏置(或被配置为偏置)以在弱反型区域中操作。这有利地导致降低的功率需求。
在一些实施方案中，提供两个旁路开关，用于整个电流传感器和限流器方案的第一旁路开关，以及专用于限流器电路的第二单独旁路开关。以这种方式，可以有利地监视单个SRAM块的电流泄漏随电压的变化。
在一些实施方案中，使用替代半导体技术来实现电路。例如，在一些实施方案中，电流传感器和限流器电路用N型金属氧化物半导体(NMOS)晶体管实现。在这样的实施方案中，晶体管应该连接到地面网络而不是供电网络。此外，应考虑尺寸因素，以实现类似水平的电压降和电流限制。
在不脱离本公开的范围的情况下，可以使用与示例性实施方案的半导体技术不同的半导体技术来实现本文公开的所有电路。这种半导体技术可以包括但不限于双极结型晶体管(BJT)和场效应晶体管(FET)。
根据本公开的另一实施方案，提供了非暂时性计算机可读介质，其包括在执行时执行本文公开的一种或多种方法的指令。
在一些实施方案中，计算机可读介质还可以包括指令，其使得处理器或设备发出(特定)存储块或存储块组已经失败或数据已经丢失的警报信号。故障可能是由于故意断开负载与电源的连接。警报可以包括识别已经失败的特定块或块组的信息。这有利地允许系统考虑可能的数据丢失。另外，可以识别特定的故障存储块或存储块组，使得系统可以有利地基于这种识别采取任何适当的动作。以这种方式，改进了系统功能。
变化和实施
本公开涵盖可以执行本文描述的各种方法的装置。这样的设备可以包括由附图示出并在此描述的电路。各种装置的部件可包括执行本文所述功能的电子电路。在一些情况下，装置的一个或多个部分可以由专门配置用于执行本文描述的功能的处理器提供(例如，控制相关功能、定时相关功能)。处理器可以包括一个或多个专用组件，或者可以包括可编程逻辑门，其被配置为执行本文描述的功能。在一些情况下，处理器可以被配置为通过执行存储在一个或多个非暂时性计算机介质上的一个或多个指令来执行本文描述的功能。
在另一示例实施方案中，附图的组件可以被实现为独立模块(例如，具有被配置为执行特定应用或功能的相关组件和电路的设备)或者作为插件模块实现为电子设备的特定应用硬件。注意，本公开的特定实施方案可以部分地或整体地容易地包括在片上系统(SoC)封装中。SoC代表集成电路(IC)，其将计算机或其他电子系统的组件集成到单个芯片中。它可以包含数字、模拟、混合信号以及通常的射频功能：所有这些功能都可以在单个芯片衬底上提供。其他实施方案可以包括多芯片模块(MCM)，其中多个单独的IC位于单个电子封装内并且被配置为通过电子封装彼此紧密地交互。在各种其他实施方案中，误差校准功能可以在ASIC、FPGA和其他半导体芯片中的一个或多个硅核中实现。
还必须注意，本文概述的所有规范、尺寸和关系(例如，处理器的数量、逻辑操作等)仅出于示例和教导的目的而提供。在不脱离本公开的精神或所附权利要求(如果有的话)或本文描述的示例的范围的情况下，可以显着地改变这样的信息。该说明书仅适用于一个非限制性示例，因此，它们应被解释为如此。在前面的描述中，已经参考特定处理器和/或组件布置描述了示例实施方案。在不脱离所附权利要求(如果有的话)或本文所述的示例的范围的情况下，可以对这些实施方案进行各种修改和改变。因此，说明书和附图应被视为说明性的而非限制性的。
注意，利用本文提供的众多示例，可以根据两个、三个、四个或更多个电子组件或部件来描述交互。然而，这仅出于清楚和示例的目的而进行。应该理解，系统可以以任何合适的方式合并。沿着类似的设计备选方案，附图中任何所示的组件、模块、块和元件可以以各种可能的配置组合，所有这些配置都明显在本说明书的广泛范围内。在某些情况下，仅通过参考有限数量的电子元件来描述给定流程集的一个或多个功能可能更容易。应当理解，附图及其教导的电气电路易于扩展，并且可以容纳大量部件，以及更复杂/复杂的布置和配置。因此，所提供的示例不应限制范围或抑制可能应用于无数其他架构的电气电路的广泛教导。
注意，在本说明书中，对“一个实施方案”、“示例实施方案”、“实施方案”、“另一个实施方案”、“一些实施方案”、“各种实施方案”、“其他实施方案”、“替代实施方案”等中包括的各种特征(例如，元件、结构、模块、组件、步骤、操作、特性等)的引用旨在表示任何这样的特征包括在本公开的一个或多个实施方案中，但是可以或可以不必在相同的实施方案中组合。同样重要的是要注意，这里描述的功能仅示出了可由图中所示的系统/电路执行或在其内执行的一些可能功能。在适当的情况下可以删除或移除这些操作中的一些，或者可以在不脱离本公开的范围的情况下显着地修改或改变这些操作。此外，这些操作的时间可能会大大改变。出于示例和讨论的目的提供了前述操作流程。本文描述的实施方案提供了实质的灵活性，因为可以提供任何合适的布置、时间顺序、配置和定时机制而不脱离本公开的教导。本领域技术人员可以确定许多其他改变、替换、变化、代替和修改，并且本公开旨在涵盖落入所附权利要求(如果有的话)或本文描述的示例的范围内的所有这样的改变、替换、变化、代替和修改。注意，上述装置的所有可选特征也可以关于本文描述的方法或过程来实现，并且示例中的细节可以在一个或多个实施方案中的任何地方使用。

Claims (15)

1.一种用于减小由负载从电源汲取的电流的电路，所述电路包括：
电流传感器，包括：
电压降元件，用于提供在电源和负载之间的受控的电压降并且用于提供感测电流输出；和
反馈元件，连接在所述电压降元件的输出端子和输入端子之间；
其中，所述反馈元件被配置为向所述电压降元件的输入端子提供驱动电压以控制所述电压降元件从而提供所述受控的电压降，所述受控的电压降独立于流动通过所述电压降元件的电流；以及
限流器，包括：
负载开关，耦合在所述电压降元件的所述输出端子与所述负载之间；
电流复制装置，被配置为提供通过所述电压降元件的电流的缩放复制；
电流比较元件，用于将通过所述电压降元件的电流的缩放复制和参考电流进行比较，从而提供比较输出信号；
其中所述负载开关由所述电流比较元件的所述比较输出信号控制，使得所述负载开关响应于所述电流的缩放复制超过所述参考电流而将所述负载与所述电压降元件的输出端子断开。
2.根据权利要求1所述的电路，其中所述限流器还包括用于提供所述参考电流的参考电流源。
3.根据权利要求2所述的电路，其中所述电压降元件包括并联连接的一个或多个晶体管M3，使得在M3的漏极端子处提供所述感测电流输出；
其中所述反馈元件包括至少一个第一晶体管M1和至少一个第二晶体管M2；其中M1的源极端子连接到M3的源极端子；
其中M1的栅极端子连接到M2的栅极端子，M2的漏极端子连接到M3的栅极端子，以及M1的栅极端子连接到M1的漏极端子；以及
其中M3的栅极电压至少部分地由M1和M2之间的尺寸比确定。
4.根据权利要求3所述的电路，其中所述限流器包括晶体管M1'、晶体管M2'、晶体管M4、晶体管M5和晶体管M6：
其中所述电流复制装置包括晶体管M5；
其中所述负载开关包括晶体管M6；
其中所述电流比较元件包括晶体管M4；
其中晶体管M5的栅极端子连接到M3的栅极端子；
其中M5的漏极端子连接到M4的源极端子和M2'的源极端子；
其中M1'的栅极端子连接到M2'的栅极端子和M2'的漏极端子；
其中M2'的栅极端子和M1'的漏极端子连接到偏置电流源；
其中M2'的栅极端子连接到M2'的漏极端子；
其中M2'的源极端子连接到M4的源极端子；
其中M4的漏极端子连接到所述参考电流源；
其中M1'的漏极端子连接到M4的栅极端子；以及
其中M4的漏极端子连接到M6的栅极端子。
5.根据权利要求4所述的电路，
其中至少一个电容器连接在M3的漏极端子和栅极端子之间。
6.根据权利要求4所述的电路，其中M1、M2、M1'和M2'的漏极端子各自连接至相应的偏置电流源，并且其中所述偏置电流源被配置为在M1、M2、M1'和M2'中诱导弱逆转操作，其中所述偏置电流源连接到电接地参考。
7.根据权利要求3所述的电路，其中晶体管M3配置为提供幅度在80毫伏-90毫伏之间的电压降。
8.根据权利要求2所述的电路，其中，所述参考电流源是与绝对温度成比例的(PTAT)电流源。
9.一种用于降低适用于负载的功率的系统，包括：
电源；
所述负载；和
根据权利要求1-8中的任一项所述的电路，所述电路连接在所述电源和所述负载之间以用于减小由所述负载从所述电源汲取的电流。
10.根据权利要求9所述的系统，其中所述系统还包括：
连接在所述电源和所述负载之间的旁路开关，所述旁路开关被配置为使得所述电流传感器和所述限流器仅在低功耗模式、超低功耗模式、休眠模式、睡眠模式、深度睡眠模式、空闲模式、省电模式或待机模式中的至少一种期间有源地连接在所述电源和所述负载之间。
11.根据权利要求9或权利要求10所述的系统，其中所述负载包括一个或多个存储块或一个或多个存储块组，以及其中每个存储块或每个存储块组单独连接到所述限流器，以及其中所述负载开关被配置为如果感测电流输出超过所述参考电流则断开存储块或存储块组。
12.根据权利要求9或权利要求10所述的系统，其中所述电源是片上功率调节器。
13.根据权利要求9或权利要求10所述的系统，其中所述系统是微控制器、现场可编程门阵列(FPGA)、片上系统(SoC)、专用集成电路(ASIC)或嵌入式系统中的任何一种。
14.一种用于控制根据权利要求9-13中的任一项所述的系统中由电源提供给一个或多个负载块的功率的方法，该方法包括：
在所述系统的低功率操作模式期间降低可用于所述一个或多个负载块的功率；以及
在所述系统的低功率操作模式期间响应于由所述负载块汲取的电流或估计的由所述负载块汲取的电流超过电流阈值，将所述一个或多个负载块中的一个负载块从电源断开。
15.根据权利要求14所述的方法，其中，降低可用于所述一个或多个负载块的功率包括：
在所述系统的所述低功率操作模式期间，激活以下中的至少一项：
电压降元件，被配置为降低系统中由电源提供给所述一个或多个负载块的功率，以及限流器，被配置为限制系统中由所述一个或多个负载块从电源汲取的电流。
CN201910358005.4A 2018-05-02 2019-04-30 用于在低功率或非激活模式期间控制和/或降低电流泄漏的方法和电路 Active CN110442227B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/969,204 2018-05-02
US15/969,204 US10509426B2 (en) 2018-05-02 2018-05-02 Methods and circuits for controlling and/or reducing current leakage during a low-power or inactive mode

Publications (2)

Publication Number Publication Date
CN110442227A CN110442227A (zh) 2019-11-12
CN110442227B true CN110442227B (zh) 2023-10-20

Family

ID=66529743

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910358005.4A Active CN110442227B (zh) 2018-05-02 2019-04-30 用于在低功率或非激活模式期间控制和/或降低电流泄漏的方法和电路

Country Status (6)

Country Link
US (1) US10509426B2 (zh)
EP (1) EP3565120B1 (zh)
JP (1) JP6873185B2 (zh)
KR (1) KR20190126711A (zh)
CN (1) CN110442227B (zh)
TW (1) TWI704449B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6930794B2 (ja) 2019-11-13 2021-09-01 Ｎｅｃプラットフォームズ株式会社 冷却システム、電子機器
KR20210060067A (ko) 2019-11-18 2021-05-26 삼성전자주식회사 전력 관리를 수행하는 전자 장치 및 그 동작 방법
CN111240459B (zh) * 2020-01-08 2021-05-28 珠海全志科技股份有限公司 片上系统功耗管理方法、计算机装置及计算机可读存储介质
CN111739568B (zh) * 2020-05-28 2022-02-11 东南大学 一种自适应工艺电压温度降低静态存储器sram漏电流的系统
CN112366672A (zh) * 2020-12-02 2021-02-12 中国科学院上海高等研究院 一种自供电物联网芯片过压保护电路
US11762408B1 (en) 2022-04-06 2023-09-19 Samsung Electronics Co., Ltd. Methods and systems for selecting voltage for a substrate connection of a bypass switch

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5847554A (en) * 1997-06-13 1998-12-08 Linear Technology Corporation Synchronous switching regulator which employs switch voltage-drop for current sensing
CN1938924A (zh) * 2004-04-13 2007-03-28 崇贸科技股份有限公司 具有用于节省功率和减少噪声的调制器的pwm控制器
CN101110420A (zh) * 2006-07-19 2008-01-23 国际商业机器公司 减少集成电路泄漏电流的方法和设备
CN103618450A (zh) * 2013-11-27 2014-03-05 苏州贝克微电子有限公司 一种双模式直流-直流功率转换的系统
US8773086B1 (en) * 2007-12-07 2014-07-08 Marvell International Ltd. Circuits and methods for dynamic voltage management
CN103970079A (zh) * 2013-01-30 2014-08-06 华为技术有限公司 供电系统、电子设备以及电子设备的电力分配方法
CN105739590A (zh) * 2014-12-29 2016-07-06 德克萨斯仪器股份有限公司 用于在多电源域芯片中在低功率模式期间降低低阈值晶体管的栅极泄露的方法和设备
CN106160419A (zh) * 2016-08-23 2016-11-23 黄继颇 低压差稳压电源电路结构
CN206878704U (zh) * 2016-12-16 2018-01-12 意法半导体亚太私人有限公司 用于电流控制的电路
CN107612299A (zh) * 2016-07-11 2018-01-19 美国亚德诺半导体公司 负载电流控制器中电流控制装置的动态交换

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5352973A (en) 1993-01-13 1994-10-04 Analog Devices, Inc. Temperature compensation bandgap voltage reference and method
JPH09134591A (ja) 1995-11-07 1997-05-20 Oki Micro Design Miyazaki:Kk 半導体メモリ装置
JP2002083494A (ja) * 2000-06-28 2002-03-22 Toshiba Corp 半導体集積回路
TWI231093B (en) 2004-05-14 2005-04-11 Quanta Comp Inc One-way conduction device
US7543163B2 (en) * 2005-01-05 2009-06-02 Exar Corporation Low power method of monitoring and of responsively initiating higher powered intelligent response to detected change of condition
DE102007002150A1 (de) 2007-01-15 2008-07-31 Infineon Technologies Ag Konzept zur Reduktion von Leckströmen von integrierten Schaltungen mit wenigstens einem Transistor
CA2697826A1 (en) * 2007-10-09 2009-04-16 Imthera Medical, Inc. System and method for neural stimulation
US7683693B2 (en) 2008-04-10 2010-03-23 Fairchild Semiconductor Corporation Hot swap controller with zero loaded charge pump
JP2012083850A (ja) * 2010-10-07 2012-04-26 On Semiconductor Trading Ltd 定電圧電源回路
US9906018B2 (en) * 2011-01-20 2018-02-27 Triune Systems, LLC Electrical line status monitoring system
US20130293986A1 (en) 2012-05-07 2013-11-07 Tower Semiconductor Ltd. Current Limit Circuit Architecture For Low Drop-Out Voltage Regulators
DE102015001705B3 (de) 2015-02-13 2016-06-23 Dialog Semiconductor (Uk) Limited Stromgesteuerte aktive Diode
US10014851B2 (en) * 2016-11-02 2018-07-03 Texas Instruments Incorporated Current sensing and control for a transistor power switch
US10079584B1 (en) * 2017-03-14 2018-09-18 Futurewei Technologies, Inc. Closed-loop automatic gain control in linear burst-mode transimpedance amplifier
US10295576B2 (en) * 2017-07-26 2019-05-21 Akustica, Inc. Ratiometric biasing for high impedance capacitive sensing
US10034336B1 (en) * 2017-09-22 2018-07-24 Dialog Semiconductor (Uk) Limited Controlling output voltage to achieve ultra-low standby power in dim-to-off LED applications

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5847554A (en) * 1997-06-13 1998-12-08 Linear Technology Corporation Synchronous switching regulator which employs switch voltage-drop for current sensing
CN1938924A (zh) * 2004-04-13 2007-03-28 崇贸科技股份有限公司 具有用于节省功率和减少噪声的调制器的pwm控制器
CN101110420A (zh) * 2006-07-19 2008-01-23 国际商业机器公司 减少集成电路泄漏电流的方法和设备
US8773086B1 (en) * 2007-12-07 2014-07-08 Marvell International Ltd. Circuits and methods for dynamic voltage management
CN103970079A (zh) * 2013-01-30 2014-08-06 华为技术有限公司 供电系统、电子设备以及电子设备的电力分配方法
CN103618450A (zh) * 2013-11-27 2014-03-05 苏州贝克微电子有限公司 一种双模式直流-直流功率转换的系统
CN105739590A (zh) * 2014-12-29 2016-07-06 德克萨斯仪器股份有限公司 用于在多电源域芯片中在低功率模式期间降低低阈值晶体管的栅极泄露的方法和设备
CN107612299A (zh) * 2016-07-11 2018-01-19 美国亚德诺半导体公司 负载电流控制器中电流控制装置的动态交换
CN106160419A (zh) * 2016-08-23 2016-11-23 黄继颇 低压差稳压电源电路结构
CN206878704U (zh) * 2016-12-16 2018-01-12 意法半导体亚太私人有限公司 用于电流控制的电路

Also Published As

Publication number Publication date
US20190339727A1 (en) 2019-11-07
EP3565120B1 (en) 2022-09-21
TWI704449B (zh) 2020-09-11
CN110442227A (zh) 2019-11-12
JP2019205338A (ja) 2019-11-28
KR20190126711A (ko) 2019-11-12
JP6873185B2 (ja) 2021-05-19
US10509426B2 (en) 2019-12-17
EP3565120A1 (en) 2019-11-06
TW202004410A (zh) 2020-01-16

Similar Documents

Publication Publication Date Title
CN110442227B (zh) 用于在低功率或非激活模式期间控制和/或降低电流泄漏的方法和电路
US9270265B2 (en) Power on reset circuit, power supply circuit, and power supply system
WO2019140113A1 (en) Low quiescent current load switch
US8841892B2 (en) Method and integrated circuit that provides tracking between multiple regulated voltages
US20080018368A1 (en) Brown out detector
US8723554B2 (en) High-stability reset circuit for monitoring supply undervoltage and overvoltage
US9407254B1 (en) Power on-reset with built-in hysteresis
US10790806B2 (en) Power-on reset circuit
US20220011800A1 (en) Asynchronous Non-Linear Control of Digital Linear Voltage Regulator
US10191527B2 (en) Brown-out detector
US10839921B2 (en) Circuits for bleeding supply voltage from a device in a power down state
JP2021528946A (ja) ドライバ及びスルーレート制御回路
US20100181987A1 (en) Start-up circuit element for a controlled electrical supply
US10382033B2 (en) Stress tolerant power supply voltage detector circuit operable over a wide range of power supply voltages
Lin et al. Power management in low-power MCUs for energy IoT applications
US20210165437A1 (en) Asynchronous Non-Linear Control of Digital Linear Voltage Regulator
US20230168703A1 (en) Techniques to limit overshoot after dropout condition in voltage regulators
KR101450255B1 (ko) 반도체 메모리 장치의 내부 전원 전압 발생 회로
CN108776501B (zh) Ldo和por的复用电路
JP4934396B2 (ja) 半導体集積回路装置
US20180173259A1 (en) Apparatus for Regulator with Improved Performance and Associated Methods
US8901968B2 (en) Active pull-up/pull-down circuit
Potanin et al. High-voltage-tolerant power supply in a low-voltage CMOS technology
Lee et al. A low quiescent current low dropout voltage regulator with self-compensation
WO2023097094A1 (en) Techniques to limit overshoot after dropout condition in voltage regulators

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20220105

Address after: Limerick

Applicant after: ANALOG DEVICES INTERNATIONAL UNLIMITED Co.

Address before: Bermuda (UK), Hamilton

Applicant before: Analog Devices Global Unlimited Co.

TA01 Transfer of patent application right
GR01 Patent grant
GR01 Patent grant