JP2016086253A - パワーオンリセット回路及び高周波通信装置 - Google Patents
パワーオンリセット回路及び高周波通信装置 Download PDFInfo
- Publication number
- JP2016086253A JP2016086253A JP2014216884A JP2014216884A JP2016086253A JP 2016086253 A JP2016086253 A JP 2016086253A JP 2014216884 A JP2014216884 A JP 2014216884A JP 2014216884 A JP2014216884 A JP 2014216884A JP 2016086253 A JP2016086253 A JP 2016086253A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- reference voltage
- comparison
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
- H03K17/223—Modifications for ensuring a predetermined initial state when the supply voltage has been applied in field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
- H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Electronic Switches (AREA)
- Emergency Protection Circuit Devices (AREA)
- Control Of Electrical Variables (AREA)
Abstract
【課題】冗長な回路を追加することなく、低電源電圧下の動作でも安定した動作を可能とする。
【解決手段】本開示のパワーオンリセット回路は、基準電圧を発生するとともに、基準電圧よりも電圧の立ち上がりが遅いノードの電圧を制御電圧として出力する基準電圧発生回路と、基準電圧発生回路から出力される制御電圧を受けて動作し、電源電圧に応じた比較電圧を出力する比較電圧発生回路と、比較電圧発生回路から出力される比較電圧を、基準電圧発生回路から出力される基準電圧と比較し、基準電圧を超えている間作動信号を出力する比較回路と、を備える。
【選択図】 図1
【解決手段】本開示のパワーオンリセット回路は、基準電圧を発生するとともに、基準電圧よりも電圧の立ち上がりが遅いノードの電圧を制御電圧として出力する基準電圧発生回路と、基準電圧発生回路から出力される制御電圧を受けて動作し、電源電圧に応じた比較電圧を出力する比較電圧発生回路と、比較電圧発生回路から出力される比較電圧を、基準電圧発生回路から出力される基準電圧と比較し、基準電圧を超えている間作動信号を出力する比較回路と、を備える。
【選択図】 図1
Description
本開示は、パワーオンリセット回路及び高周波通信装置に関する。
様々な電子機器には、電源電圧の立ち上がりを監視し、電源電圧が所望電圧以上になったら所望の回路をリセットするパワーオンリセット回路が備えられている。パワーオンリセット回路は、一般的に、電源電圧を抵抗分割して得られる比較電圧を、比較器を用いて基準電圧と比較する方式を採っている。この方式を採るパワーオンリセット回路では、電源電圧が低いときに誤動作を起こす懸念がある。
低電源電圧動作時の誤動作を防止するために、従来は、比較器の基準入力となる基準電圧と、比較入力となる比較電圧との間に時間差を持たせるように工夫している(例えば、特許文献1,2参照)。
しかしながら、上述した従来技術でも、十分動作保証がされていなかった。また、動作保証のための冗長な回路を付加する構成となっている。具体的には、特許文献1に記載の従来技術では、プロセスばらつきによって低電圧動作時に誤動作を起こす可能性がある。また、特許文献2に記載の従来技術では、基準電圧源及び比較器の他に、基準電圧と比較電圧との間に時間差を持たせるための冗長な回路(スタートアップ回路)を用いる構成となっている。
そこで、本開示は、冗長な回路を追加することなく、低電源電圧下の動作時でも安定した動作が可能なパワーオンリセット回路及び当該パワーオンリセット回路を有する高周波通信装置を提供することを目的とする。
上記の目的を達成するための本開示のパワーオンリセット回路は、
基準電圧を発生するとともに、基準電圧よりも電圧の立ち上がりが遅いノードの電圧を制御電圧として出力する基準電圧発生回路と、
基準電圧発生回路から出力される制御電圧を受けて動作し、電源電圧に応じた比較電圧を出力する比較電圧発生回路と、
比較電圧発生回路から出力される比較電圧を、基準電圧発生回路から出力される基準電圧と比較し、基準電圧を超えている間作動信号を出力する比較回路と、
を備える。
また、上記の目的を達成するための本開示の高周波通信装置は、上記の構成のパワーオンリセット回路を有する。
基準電圧を発生するとともに、基準電圧よりも電圧の立ち上がりが遅いノードの電圧を制御電圧として出力する基準電圧発生回路と、
基準電圧発生回路から出力される制御電圧を受けて動作し、電源電圧に応じた比較電圧を出力する比較電圧発生回路と、
比較電圧発生回路から出力される比較電圧を、基準電圧発生回路から出力される基準電圧と比較し、基準電圧を超えている間作動信号を出力する比較回路と、
を備える。
また、上記の目的を達成するための本開示の高周波通信装置は、上記の構成のパワーオンリセット回路を有する。
上記の構成のパワーオンリセット回路あるいは高周波通信装置において、比較電圧発生回路を動作させる制御電圧として、基準電圧発生回路の特定のノードの電圧を用いることで、冗長な回路を追加しなくても、基準電圧と比較電圧との間に時間差を持たせることができる。そして、電源電圧の立ち上がり時には、基準電圧が安定した後に比較電圧が上昇し、立ち下がり時には、基準電圧が不安定になる前に比較電圧が下降するため、低電源電圧下の動作時でも安定した動作が可能となる。
本開示によれば、冗長な回路を追加することなく、低電源電圧下の動作時でも安定した動作が可能となるため、十分な動作保証を行うことができる。
尚、ここに記載された効果に必ずしも限定されるものではなく、本明細書中に記載されたいずれかの効果であってもよい。また、本明細書に記載された効果はあくまで例示であって、これに限定されるものではなく、また付加的な効果があってもよい。
尚、ここに記載された効果に必ずしも限定されるものではなく、本明細書中に記載されたいずれかの効果であってもよい。また、本明細書に記載された効果はあくまで例示であって、これに限定されるものではなく、また付加的な効果があってもよい。
以下、本開示の技術を実施するための形態(以下、「実施形態」と記述する)について図面を用いて詳細に説明する。本開示の技術は実施形態に限定されるものではなく、実施形態における種々の数値や材料などは例示である。以下の説明において、同一要素又は同一機能を有する要素には同一符号を用いることとし、重複する説明は省略する。尚、説明は以下の順序で行う。
1.本開示のパワーオンリセット回路及び高周波通信装置、全般に関する説明
2.本開示の一実施形態に係るパワーオンリセット回路
2−1.基準電圧発生回路
2−1−1.バンドギャップリファレンス回路の動作原理
2−1−2.スタートアップ回路について
2−2.比較電圧発生回路・比較回路
2−3.パワーオンリセット回路の回路動作
2−3−1.電源電圧の立ち上がり時
2−3−2.電源電圧の立ち下がり時
2−4.本実施形態の作用、効果
2−5.バイアス電圧の選定
3.高周波通信装置
1.本開示のパワーオンリセット回路及び高周波通信装置、全般に関する説明
2.本開示の一実施形態に係るパワーオンリセット回路
2−1.基準電圧発生回路
2−1−1.バンドギャップリファレンス回路の動作原理
2−1−2.スタートアップ回路について
2−2.比較電圧発生回路・比較回路
2−3.パワーオンリセット回路の回路動作
2−3−1.電源電圧の立ち上がり時
2−3−2.電源電圧の立ち下がり時
2−4.本実施形態の作用、効果
2−5.バイアス電圧の選定
3.高周波通信装置
<本開示のパワーオンリセット回路及び高周波通信装置、全般に関する説明>
本開示のパワーオンリセット回路及び高周波通信装置にあっては、基準電圧発生回路について、バンドギャップリファレンス回路から成る構成とすることができる。また、バンドギャップリファレンス回路について、1個のダイオード素子から成る第1のダイオード素子と、複数個のダイオード素子が並列接続されて成る第2のダイオード素子と、第1のダイオード素子と第2のダイオード素子とに同じ電流値の電流を供給する電流源と、第1のダイオード素子の端子間電圧と第2のダイオード素子の端子間電圧とが同じになるように電流源を制御するオペアンプと、を有する構成とすることができる。そして、基準電圧よりも電圧の立ち上がりが遅いノードを、オペアンプの出力ノードとすることができる。
本開示のパワーオンリセット回路及び高周波通信装置にあっては、基準電圧発生回路について、バンドギャップリファレンス回路から成る構成とすることができる。また、バンドギャップリファレンス回路について、1個のダイオード素子から成る第1のダイオード素子と、複数個のダイオード素子が並列接続されて成る第2のダイオード素子と、第1のダイオード素子と第2のダイオード素子とに同じ電流値の電流を供給する電流源と、第1のダイオード素子の端子間電圧と第2のダイオード素子の端子間電圧とが同じになるように電流源を制御するオペアンプと、を有する構成とすることができる。そして、基準電圧よりも電圧の立ち上がりが遅いノードを、オペアンプの出力ノードとすることができる。
上述した好ましい構成を含む本開示のパワーオンリセット回路及び高周波通信装置にあっては、比較電圧発生回路について、電源電圧の電源ラインとグランドとの間に直列に接続された2つの抵抗素子と、基準電圧発生回路から出力される制御電圧に応じて電源ラインと2つの抵抗素子との間を選択的に接続するスイッチ素子と、を有する抵抗分割回路から成る構成とすることができる。
また、本開示の高周波通信装置にあっては、伝送対象の信号を高周波の信号に変換して送信する送信部と、送信部から送信された高周波の信号を伝送する導波管ケーブルと、導波管ケーブルを通して受信した高周波の信号を元の伝送対象の信号に復元する受信部と、を備える構成とすることができる。そして、送信部は、送信部と導波管ケーブルとの間を結合するコネクタ装置に内蔵され、受信部は、導波管ケーブルと受信部との間を結合するコネクタ装置に内蔵されており、送信部及び受信部の少なくとも一方は、パワーオンリセット回路を有する構成とすることができる。また、高周波の信号について、ミリ波帯の信号である構成とすることができる。
<本開示の一実施形態に係るパワーオンリセット回路>
図1は、本開示の一実施形態に係るパワーオンリセット回路の構成例を示す回路図である。図1に示すように、本実施形態に係るパワーオンリセット回路10は、基準電圧発生回路1、比較電圧発生回路2、及び、比較回路3を備えており、電源電圧VDDの立ち上がりを監視し、電源電圧VDDが所望電圧以上になったら所望の回路をリセットする動作を行う。すなわち、パワーオンリセット回路10は電源監視回路と言うこともできる。電源電圧VDDは、1.0[V]〜1.2[V]程度、例えば1.1[V]の低電圧である。
図1は、本開示の一実施形態に係るパワーオンリセット回路の構成例を示す回路図である。図1に示すように、本実施形態に係るパワーオンリセット回路10は、基準電圧発生回路1、比較電圧発生回路2、及び、比較回路3を備えており、電源電圧VDDの立ち上がりを監視し、電源電圧VDDが所望電圧以上になったら所望の回路をリセットする動作を行う。すなわち、パワーオンリセット回路10は電源監視回路と言うこともできる。電源電圧VDDは、1.0[V]〜1.2[V]程度、例えば1.1[V]の低電圧である。
[基準電圧発生回路]
基準電圧発生回路1は、例えばバンドギャップリファレンス回路から成り、比較回路3で用いる基準電圧VREFを発生する。基準電圧発生回路1は、pチャネル型の電界効果トランジスタM1〜M3と、第1のダイオード素子D1と、第2のダイオード素子D2と、抵抗素子R1〜R4と、容量素子Cと、オペアンプOPと、スタートアップ回路11と、を有している。第1のダイオード素子D1は、1個のダイオード素子から成る。第2のダイオード素子D2は、複数個(K個)のダイオード素子が並列接続されて成る。
基準電圧発生回路1は、例えばバンドギャップリファレンス回路から成り、比較回路3で用いる基準電圧VREFを発生する。基準電圧発生回路1は、pチャネル型の電界効果トランジスタM1〜M3と、第1のダイオード素子D1と、第2のダイオード素子D2と、抵抗素子R1〜R4と、容量素子Cと、オペアンプOPと、スタートアップ回路11と、を有している。第1のダイオード素子D1は、1個のダイオード素子から成る。第2のダイオード素子D2は、複数個(K個)のダイオード素子が並列接続されて成る。
電界効果トランジスタM1と第1のダイオード素子D1とは、電源電圧VDDの電源ラインLとグランド(GND)との間に直列に接続されている。第1のダイオード素子D1は、ベースとコレクタとが共通接続されたダイオード接続構成のpnpバイポーラトランジスタから成る。電界効果トランジスタM2と抵抗素子R1と第2のダイオード素子D2とは、電源ラインLとグランドとの間に直列に接続されている。第2のダイオード素子D2は、ダイオード接続構成のpnpバイポーラトランジスタがK個並列に接続された構成となっている。電界効果トランジスタM1と電界効果トランジスタM2とは、第1のダイオード素子D1と第2のダイオード素子D2とに同じ電流を供給する電流源となる。
電界効果トランジスタM1と電界効果トランジスタM2とは、第1のダイオード素子D1と第2のダイオード素子D2とに同じ電流値の電流を供給する電流源となる。ここで、「同じ電流値」とは、とは、厳密に同じ電流値である場合の他、実質的に同じ電流値である場合も含む意味であり、設計上あるいは製造上生ずる種々のばらつきの存在は許容される。
電界効果トランジスタM3と抵抗素子R2とは、電源ラインLとグランドとの間に直列に接続されている。そして、電界効果トランジスタM3と抵抗素子R2との共通接続ノードが本基準電圧発生回路1の出力ノードNOUTとなり、この出力ノードNOUTから基準電圧発生回路1の出力電圧BGROUTが導出される。この出力電圧BGROUTは、比較回路3に基準電圧VREFとして供給される。
抵抗素子R3は、電界効果トランジスタM1と第1のダイオード素子D1との共通接続ノードN1と出力ノードNOUTとの間に接続されている。抵抗素子R4は、電界効果トランジスタM2と抵抗素子R1との共通接続ノードN2と出力ノードNOUTとの間に接続されている。容量素子Cは、出力ノードNOUTとグランドとの間に接続されている。
電界効果トランジスタM1とダイオード素子D1との共通接続ノードN1の電圧Vaは、第1のダイオード素子D1の端子間電圧であり、オペアンプOPの反転(−)入力となる。電界効果トランジスタM2と抵抗素子R1との共通接続ノードN2の電圧Vbは、第2のダイオード素子D2の端子間電圧であり、オペアンプOPの非反転(+)入力となる。電源電圧VDDの立ち上げ時、オペアンプOPの出力ノードNOPの電圧は、基準電圧発生回路1の出力電圧BGROUT、即ち基準電圧VREFよりも立ち上がりが遅い。その理由については後述する。
オペアンプOPの出力ノードNOPの電圧、即ちオペアンプOPの出力電圧VGPは、電界効果トランジスタM1〜M3の各ゲート電極に印加される。これにより、オペアンプOPは、ノードN1の電圧Va、ノードN2の電圧Vb、及び、出力電圧BGROUTが上昇し、Va=Vbになるように、電流源である電界効果トランジスタM1,M2のゲート電圧(=出力電圧VGP)を制御する。また、オペアンプOPの出力電圧VGPは、比較電圧発生回路2に対してその動作を制御する制御電圧として供給される。
(バンドギャップリファレンス回路の動作原理)
ここで、基準電圧発生回路1を構成するバンドギャップリファレンス回路の動作原理について、図2を用いて説明する。バンドギャップリファレンス回路は、ダイオードの温度特性を利用しており、その動作原理は以下の通りである。
ここで、基準電圧発生回路1を構成するバンドギャップリファレンス回路の動作原理について、図2を用いて説明する。バンドギャップリファレンス回路は、ダイオードの温度特性を利用しており、その動作原理は以下の通りである。
図2Aに示すように、ダイオードの両端に順方向電圧Vdを印加すると、ダイオードに電流Iが流れる。順方向電圧Vdと電流Iとの関係は、次式(1)となる。
ここで、kBはボルツマン定数、Tは絶対温度、eは電荷量、Isは飽和電流量である。
電流源からダイオードに電流I1を流す場合、ダイオードの両端にかかる電圧Vdは、図2Bに下向きの矢印(点線)で示すように温度に比例して小さくなる(温度係数が負(CTAT:Complementary To Absolute Temperature))。電流源からダイオードに異なる電流I1,電流I2を流す場合、ダイオードの両端にかかる電圧の差ΔVdは、図2Bに上向きの矢印(実線)で示すように温度に比例して大きくなる(温度係数が正(PTAT:Proportional To Absolute Temperature))。この温度に対する異なる変化を利用することで、温度変化一定の電圧源、即ち基準電圧発生回路1を作製することができる。
異なる電流I1,電流I2を生成するために、図2Cに示すように、電流源(M1)からの電流I1を1個のダイオード素子D1に流す回路と、電流源(M2)からの電流I1をK個並列接続されて成るダイオード素子D2に流す回路とを作製する。ダイオード素子D1とダイオード素子D2の両端に発生する電圧Vd1と電圧Vd2との電圧差ΔVd(=Vd1−Vd2)は、I1=K×I2から、式(1)より、次式(2)となる(PTAT)。
そして、図1において、抵抗素子R1〜R4の各抵抗値を選択することにより、基準電圧発生回路1を構成するバンドギャップリファレンス回路は、式(5)のような温度依存性がない回路となる。
(スタートアップ回路について)
とこで、電源電圧VDDの立ち上げ時、バンドギャップは複数の安定点が存在するため、バンドギャップリファレンス回路にはスタートアップ回路11が必須となる。この点について以下により具体的に説明する。
とこで、電源電圧VDDの立ち上げ時、バンドギャップは複数の安定点が存在するため、バンドギャップリファレンス回路にはスタートアップ回路11が必須となる。この点について以下により具体的に説明する。
図3Aは、スタートアップ回路を備えないバンドギャップリファレンス回路を示す回路図である。図3Aに示すバンドギャップリファレンス回路において、電源電圧VDDを上昇させると、ノードN1の電圧VaとノードN2の電圧Vbとの差Va−Vbは図3Bに示すように変化する。具体的には、電源電圧VDDが0〜V1の間、Va−Vb≒0となる領域がある。
オペアンプOPの入力換算オフセットが存在するため、図3Aに示すバンドギャップリファレンス回路は、Va−Vb≒0となる領域でも安定的に動作することができる。本バンドギャップリファレンス回路では、V1≒0.4[V]、V2≒0.7[V]程度である。複数の解(妨害解)を回避するために、通常、スタートアップ回路を備えている。基準電圧発生回路1で用いるスタートアップ回路11について以下に具体的に説明する。
図1に示すように、スタートアップ回路11は、pチャネル型の電界効果トランジスタM4,M5と、nチャネル型の電界効果トランジスタM6,M7と、抵抗素子R5と、有している。電界効果トランジスタM4と抵抗素子R5とは、電源ラインLとグランドとの間に直列に接続されている。電界効果トランジスタM4のゲート電極には、オペアンプOPの出力電圧VGPが印加される。
電界効果トランジスタM5と電界効果トランジスタM6とは、電源ラインLとグランドとの間に直列に接続されており、各ゲート電極が共通に接続されることによってインバータ回路INVを構成している。このインバータ回路INVの入力端(ゲート電極の共通接続ノード)は、電界効果トランジスタM4と抵抗素子R5との共通接続ノードN3に接続されている。電界効果トランジスタM7は、電源ラインLとグランドとの間に接続され、そのゲート電極がインバータ回路INVの出力端(ドレイン電極の共通接続ノード)に接続されている。
上記の構成のスタートアップ回路11において、電源電圧VDDが入力されると、電界効果トランジスタM4に電流I5が流れ、ノードN3に電圧V5が発生する。電源電圧VDDが所望の電圧値以下の場合、ノードN3の電圧V5は、インバータ回路INVで反転されて電界効果トランジスタM7を導通状態とし、オペアンプOPの出力ノードNOPをグランドレベルに固定する。
電源電圧VDDが十分高くなり、所望の電圧値を超えると、ノードN3の電圧V5は、インバータ回路INVで反転されて電界効果トランジスタM7を非導通状態とし、オペアンプOPの出力ノードNOPとグランドとの間の接続を遮断し、バンドギャップリファレンス回路をスタートアップさせる。ノードN3の電圧V5については、電源電圧VDDが図3Bの電圧V1よりも大きい電圧値でスタートアップ回路11を動作させるように選定する。
スタートアップ後、電流源である電界効果トランジスタM1と電界効果トランジスタM2とから第1のダイオード素子D1と第2のダイオード素子D2へ電流が流れている。そして、ノードN1の電圧Va及びノードN2の電圧Vbは共に0[V]よりも大きい(Va,Vb>0)。Va=VbとなるようにオペアンプOPが動作するが、Va=Vb=0の解(妨害解)を取ることはなく、従って、バンドギャップリファレンス回路は安定に動作する。
スタートアップ回路11が動作し、オペアンプOPが動作を開始した後、Va=Vbとなるように、オペアンプOPはその出力電圧(出力ノードNOPの電圧)VGPを調整する。具体的には、電圧Va,Vbが高くなりすぎると、電流源である電界効果トランジスタM1,M2のドレイン−ソース間電圧Vdsを潰してしてしまうため(小さくしてしまうため)、オペアンプOPはその出力電圧VGPを電源電圧VDDの増加に伴って調整する。そして、電源電圧VDDが一定になると、オペアンプOPの出力電圧VGPも一定となる。
一方、電圧Va,Vbは、オペアンプOPのゲインが発生すると安定解に落ち着くため、図4に示すように、オペアンプOPの出力電圧VGPよりも先に一定値を取る。基準電圧発生回路1の出力電圧BGROUTは、電圧Va,Vbと比例関係にあるため、電圧Va,Vbと同時に一定値を取る。このため、オペアンプOPの出力電圧VGPは、基準電圧発生回路1の出力電圧BGROUTに比べて遅れて一定値を取る。換言すれば、オペアンプOPの出力ノードNOPの電圧VGPは、基準電圧発生回路1の出力電圧BGROUTである基準電圧VREFよりも立ち上がりが遅い。
[比較電圧発生回路・比較回路]
比較電圧発生回路2は、インバータ回路21と、pチャネル型の電界効果トランジスタM8と、抵抗素子Ra,Rbと、を有する抵抗分割回路から成り、基準電圧発生回路1から制御電圧として供給されるオペアンプOPの出力電圧VGPを受けて動作状態となる。
比較電圧発生回路2は、インバータ回路21と、pチャネル型の電界効果トランジスタM8と、抵抗素子Ra,Rbと、を有する抵抗分割回路から成り、基準電圧発生回路1から制御電圧として供給されるオペアンプOPの出力電圧VGPを受けて動作状態となる。
比較電圧発生回路2において、インバータ回路21は、基準電圧発生回路1から供給されるオペアンプOPの出力電圧VGPの極性を反転して電界効果トランジスタM8のゲート電極に印加する。電界効果トランジスタM8と抵抗素子Raと抵抗素子Rbとは、電源電圧VDDの電源ラインLとグランドとの間に直列に接続されている。
スイッチ素子の一例である電界効果トランジスタM8は、導通状態になることによって抵抗素子Ra,Rbに電源電圧VDDを印加するとともに、比較回路3にイネーブル信号ENを供給する。抵抗素子Raと抵抗素子Rbとは分割抵抗であり、電界効果トランジスタM8が導通状態にあるときに、それらの抵抗比によって電源電圧VDDを分圧し、それらの共通接続ノードN4から、電源電圧VDDに応じた分圧電圧を得る。この分圧電圧は、比較回路3に比較電圧VCOMPとして供給される。
比較回路3は、コンパレータ31によって構成されている。コンパレータ31は、比較電圧発生回路2からイネーブル信号ENが供給されることによって動作状態となる。コンパレータ31は、基準電圧発生回路1の出力電圧BGROUTである基準電圧VREFを非反転(+)入力とし、比較電圧発生回路2の分圧電圧である比較電圧VCOMPを反転(−)とする。そして、コンパレータ31は、比較電圧VCOMPを基準電圧VREFと比較し、基準電圧VREFを超えている間低レベルの作動信号PORを後段の論理回路(図示せず)に供給する。また、コンパレータ31は、比較電圧VCOMPが基準電圧VREF以下の場合には高レベルの停止信号を後段の論理回路に供給する。
[パワーオンリセット回路の回路動作]
次に、上述した構成のパワーオンリセット回路10の、電源電圧VDDの立ち上がり時及び立ち下がり時の回路動作について、図5を用いて説明する。図5Aには、電源電圧VDDの立ち上がり時の電圧変化を示し、図5Bには、電源電圧VDDの立ち下がり時の電圧変化を示している。
次に、上述した構成のパワーオンリセット回路10の、電源電圧VDDの立ち上がり時及び立ち下がり時の回路動作について、図5を用いて説明する。図5Aには、電源電圧VDDの立ち上がり時の電圧変化を示し、図5Bには、電源電圧VDDの立ち下がり時の電圧変化を示している。
(電源電圧の立ち上がり時)
バンドギャップリファレンス回路から成る基準電圧発生回路1は、その出力電圧BGROUTを比較回路3に対してその基準電圧VREFとして供給する(BGROUT=VREF)。基準電圧発生回路1には、電源電圧VDDの立ち上げ時、出力電圧BGROUT、即ち基準電圧VREFよりも電圧の立ち上がりが遅いノードが存在する。具体的には、オペアンプOPの出力ノードNOPが、基準電圧VREFよりも電圧の立ち上がりが遅いノードである。出力ノードNOPの電圧が、基準電圧VREFよりも立ち上がりが遅い理由については先述した通りである。
バンドギャップリファレンス回路から成る基準電圧発生回路1は、その出力電圧BGROUTを比較回路3に対してその基準電圧VREFとして供給する(BGROUT=VREF)。基準電圧発生回路1には、電源電圧VDDの立ち上げ時、出力電圧BGROUT、即ち基準電圧VREFよりも電圧の立ち上がりが遅いノードが存在する。具体的には、オペアンプOPの出力ノードNOPが、基準電圧VREFよりも電圧の立ち上がりが遅いノードである。出力ノードNOPの電圧が、基準電圧VREFよりも立ち上がりが遅い理由については先述した通りである。
そして、オペアンプOPの出力ノードNOPの電圧、即ち出力電圧VGPが、基準電圧VREFの安定時に比較電圧発生回路2を動作させるための制御電圧として用いられる。比較電圧発生回路2は、オペアンプOPの出力電圧VGPを受けて動作する。具体的には、出力電圧VGPがインバータ回路21を介して電界効果トランジスタM8のゲート電極に印加されることで、当該電界効果トランジスタM8が導通状態となる。そして、比較電圧発生回路2は、抵抗素子Raと抵抗素子Rbとによる抵抗分割によって比較電圧VCOMPを発生する。
これにより、図5Aに示す電圧変化から明らかなように、電源電圧VDDの立ち上がり時には、基準電圧VREFが安定した後比較電圧VCOMPが上昇する。そして、比較回路3において、比較電圧VCOMPと基準電圧VREFとの比較が行われ、比較電圧VCOMPが基準電圧VREFを超えている間低レベルの作動信号PORがコンパレータ31から出力される。比較電圧VCOMPが基準電圧VREF以下のときには高レベルの停止信号がコンパレータ31から出力される。
(電源電圧の立ち下がり時)
基準電圧発生回路1を構成するバンドギャップリファレンス回路は、オペアンプOPが利得を持つ間、出力電圧BGROUTを維持しようと動作する回路である。従って、電源電圧VDDの立ち下げ時には、図5Bに示ように、基準電圧VREFは、電源電圧VDDの立ち下がりよりも遅れて立ち下がる。一方、比較電圧VCOMPは、電源電圧VDDとほぼ同時に立ち下がり、電源電圧VDDに比例して下降する(低下する)。
基準電圧発生回路1を構成するバンドギャップリファレンス回路は、オペアンプOPが利得を持つ間、出力電圧BGROUTを維持しようと動作する回路である。従って、電源電圧VDDの立ち下げ時には、図5Bに示ように、基準電圧VREFは、電源電圧VDDの立ち下がりよりも遅れて立ち下がる。一方、比較電圧VCOMPは、電源電圧VDDとほぼ同時に立ち下がり、電源電圧VDDに比例して下降する(低下する)。
すなわち、比較電圧VCOMPは、基準電圧VREFが不安定になる前に下降する。そして、比較回路3において、比較電圧VCOMPと基準電圧VREFとの比較が行われ、比較電圧VCOMPが基準電圧VREF以下になると、コンパレータ31は、作動信号PORの出力を停止する。換言すれば、コンパレータ31は、高レベルの停止信号を出力する。
[本実施形態の作用、効果]
上述したように、本実施形態に係るパワーオンリセット回路10によれば、電源電圧VDDの立ち上がり時には、基準電圧VREFが安定した後比較電圧VCOMPが上昇するため、低電源電圧下の回路動作時でも安定した動作が可能となる。また、電源電圧VDDの立ち下がり時には、基準電圧VREFが不安定になる前に比較電圧VCOMPが下降するため、低電源電圧下の回路動作時でも安定した動作が可能となる。
上述したように、本実施形態に係るパワーオンリセット回路10によれば、電源電圧VDDの立ち上がり時には、基準電圧VREFが安定した後比較電圧VCOMPが上昇するため、低電源電圧下の回路動作時でも安定した動作が可能となる。また、電源電圧VDDの立ち下がり時には、基準電圧VREFが不安定になる前に比較電圧VCOMPが下降するため、低電源電圧下の回路動作時でも安定した動作が可能となる。
また、本実施形態に係るパワーオンリセット回路10では、比較電圧発生回路2の動作を制御する制御電圧として、基準電圧発生回路1の特定のノード、例えばオペアンプOPの出力ノードNOPの電圧VGPを用いている。これにより、遅延回路などの冗長な回路を追加しなくても、基準電圧VREFと比較電圧VCOMPとの間に時間差を持たせることができる。そして、冗長な追加回路ないことで、回路規模の縮小化及び回路面積の削減を図ることができる。
[バイアス電圧の選定]
ここで、本実施形態に係るパワーオンリセット回路10におけるバイアス電圧の選定、即ち、電源電圧VDDに対する基準電圧VREFや比較電圧VCOMP等の選定の一例について、図6を用いて説明する。
ここで、本実施形態に係るパワーオンリセット回路10におけるバイアス電圧の選定、即ち、電源電圧VDDに対する基準電圧VREFや比較電圧VCOMP等の選定の一例について、図6を用いて説明する。
電源電圧VDDは、1.0[V]〜1.2[V]程度、例えば1.1[V]の低電圧である。すなわち、本実施形態に係るパワーオンリセット回路10は、電源電圧VDDが1.0[V]〜1.2[V]程度の単一低電源電圧ての電源監視回路となる。
バンドギャップリファレンス回路によって生成される基準電圧VREFは、1.1[V]に対して60〜70[%]程度の値に設定される。パワーオンリセット回路10が動作可能な電圧(以下、「POR動作電圧」と記述する)VPORは、後段の論理回路(図示せず)の動作保証電圧となる。このPOR動作電圧VPORは、1.1[V]に対して80〜90[%]程度の値に設定される。
比較電圧VCOMPの選定については次の通りである。
・比較電圧VCOMPが高いと、基準電圧VREFと交差する時間が早くなり、低電源電圧時の動作不良が発生する可能性がある。
・比較電圧VCOMPが低いと、プロセスばらつきで基準電圧VREFよりも低い電圧と成る可能性がある。
上記の2点を考慮し、シミュレーションでばらつきを確認しつつ、動作不良が発生しない比較電圧VCOMPの値を選定することになる。具体的には、比較電圧VCOMPについて、1.1[V]に対して70〜75[%]程度の値に設定するのが好ましい。
・比較電圧VCOMPが高いと、基準電圧VREFと交差する時間が早くなり、低電源電圧時の動作不良が発生する可能性がある。
・比較電圧VCOMPが低いと、プロセスばらつきで基準電圧VREFよりも低い電圧と成る可能性がある。
上記の2点を考慮し、シミュレーションでばらつきを確認しつつ、動作不良が発生しない比較電圧VCOMPの値を選定することになる。具体的には、比較電圧VCOMPについて、1.1[V]に対して70〜75[%]程度の値に設定するのが好ましい。
<高周波通信装置>
上述した実施形態に係るパワーオンリセット回路10は、1.0[V]〜1.2[V]程度の電源電圧VDDで動作する様々な電子機器(電子装置)に適用して好適なものである。様々な電子機器の一つとして、高周波通信装置を例示することができる。以下に、本開示の技術が適用される例えば高周波通信装置について説明する。
上述した実施形態に係るパワーオンリセット回路10は、1.0[V]〜1.2[V]程度の電源電圧VDDで動作する様々な電子機器(電子装置)に適用して好適なものである。様々な電子機器の一つとして、高周波通信装置を例示することができる。以下に、本開示の技術が適用される例えば高周波通信装置について説明する。
図7は、本開示の技術が適用される、即ち、上記の実施形態に係るパワーオンリセット回路10を有する高周波通信装置の一例を示す概略構成図である。図7Aには、高周波通信装置のシステム構成の一例を示し、図7Bには、送信部及び受信部の具体的な構成の一例を示している。
図7Aに示すように、本適用例に係る高周波通信装置20は、高周波の信号を送信する送信部30と、高周波の信号を受信する受信部40と、送信部30と受信部40との間で高周波の信号を伝送する誘電体導波管(誘電体導波管ケーブル)50と、を備える構成となっている。
ここでは、高周波の信号として例えばミリ波帯の信号を、誘電体導波管を用いて伝送する伝送システムを例に挙げて説明する。
因みに、高周波の信号がミリ波帯の信号(ミリ波通信)であることで、次のような利点がある。
因みに、高周波の信号がミリ波帯の信号(ミリ波通信)であることで、次のような利点がある。
a)ミリ波通信は通信帯域を広く取れるため、データレートを大きくとることが簡単にできる。
b)伝送に使う周波数が他のベースバンド信号処理の周波数から離すことができ、ミリ波とベースバンド信号の周波数の干渉が起こり難い。
c)ミリ波帯は波長が短いため、波長に応じて決まる導波構造を小さくできる。加えて、距離減衰が大きく回折も少ないため電磁シールドが行ない易い。
d)通常の無線通信では、搬送波の安定度については、干渉などを防ぐために厳しい規制がある。そのような安定度の高い搬送波を実現するためには、高い安定度の外部周波数基準部品と逓倍回路やPLL(位相同期ループ回路)などが用いられ、回路規模が大きくなる。これに対して、ミリ波通信では、容易に外部に漏れないようにできるとともに、安定度の低い搬送波を伝送に使用することができ、回路規模の増大を抑えることができる。
b)伝送に使う周波数が他のベースバンド信号処理の周波数から離すことができ、ミリ波とベースバンド信号の周波数の干渉が起こり難い。
c)ミリ波帯は波長が短いため、波長に応じて決まる導波構造を小さくできる。加えて、距離減衰が大きく回折も少ないため電磁シールドが行ない易い。
d)通常の無線通信では、搬送波の安定度については、干渉などを防ぐために厳しい規制がある。そのような安定度の高い搬送波を実現するためには、高い安定度の外部周波数基準部品と逓倍回路やPLL(位相同期ループ回路)などが用いられ、回路規模が大きくなる。これに対して、ミリ波通信では、容易に外部に漏れないようにできるとともに、安定度の低い搬送波を伝送に使用することができ、回路規模の増大を抑えることができる。
ミリ波の信号を伝送する、本適用例に係る高周波通信装置20において、送信部30は、伝送対象の信号をミリ波の信号に変換し、誘電体導波管50へ出力する処理を行う。受信部40は、誘電体導波管50を通して伝送されるミリ波の信号を受信し、元の伝送対象の信号に戻す(復元する)処理を行う。
本例にあっては、送信部30は、第1の通信装置300内に設けられ、受信部40は、第2の通信装置400内に設けられる。この場合、誘電体導波管50は、第1の通信装置300と第2の通信装置400の間で高周波の信号を伝送するということもなる。誘電体導波管50を通して信号の送受信を行う各通信装置300,400においては、送信部30と受信部40とが対となって組み合わされて配置される。第1の通信装置300と第2の通信装置400との間の信号の伝送方式については、片方向(一方向)の伝送方式であってもよいし、双方向の伝送方式であってもよい。
次に、図7Bを用いて、送信部30及び受信部40の具体的な構成の一例について説明する。
送信部30は、例えば、伝送対象の信号を処理してミリ波の信号を生成する信号生成部301を有している。信号生成部301は、伝送対象の信号をミリ波の信号に変換する信号変換部であり、例えば、ASK(Amplitude Shift Keying:振幅偏移)変調回路から成る構成となっている。具体的には、信号生成部301は、発振器302から与えられるミリ波の信号と伝送対象の信号とを乗算器303で乗算することによってミリ波のASK変調波を生成し、バッファ304を介して出力する構成を採っている。送信部30と誘電体導波管50との間には、コネクタ装置60が介在している。コネクタ装置60は、例えば、容量結合、電磁誘導結合、電磁界結合、共振器結合などによって、送信部30と誘電体導波管50とを結合する。
一方、受信部40は、例えば、誘電体導波管50を通して与えられるミリ波の信号を処理して元の伝送対象の信号を復元する信号復元部401を有している。信号復元部401は、受信したミリ波の信号を、元の伝送対象の信号に変換する信号変換部であり、例えば、自乗(二乗)検波回路から成る構成となっている。具体的には、信号復元部401は、バッファ402を通して与えられるミリ波の信号(ASK変調波)を乗算器403で自乗することによって元の伝送対象の信号に変換し、バッファ404を通して出力する構成を採っている。誘電体導波管50と受信部40との間には、コネクタ装置70が介在している。コネクタ装置70は、例えば、容量結合、電磁誘導結合、電磁界結合、共振器結合などによって、誘電体導波管50と受信部40とを結合する。
誘電体導波管(誘電体導波管ケーブル)50は、ミリ波を誘電体内に閉じ込めつつ伝送する導波構造で構成し、ミリ波帯域の電磁波を効率よく伝送させる特性を有するものとする。例えば、一定範囲の比誘電率と一定範囲の誘電正接を持つ誘電体素材を含んで構成された誘電体導波管50にするとよい。
図8に、本適用例に係る高周波通信装置20に用いられる誘電体導波管50及びコネクタ装置60,70の構成の一例を示す。本例にあっては、上記の構成の送信部30がIC化されてコネクタ装置60に内蔵され、上記の構成の受信部40がIC化されてコネクタ装置70に内蔵されている。送信部30には、信号線や電源線等の配線80Aが接続されている。送信部30と誘電体導波管50の一方の端部との間にはカプラ90Aが介在している。受信部40には、信号線や電源線等の配線80Bが接続されている。受信部40と誘電体導波管50の他方の端部との間にはカプラ90Bが介在している。
上述したように、本適用例に係る高周波通信装置20は、送信部30と受信部40との間で誘電体導波管50を介してミリ波帯の信号の伝送を行う伝送システムにおいて、送信部30と受信部40とをIC化してコネクタ装置60とコネクタ装置70とに内蔵した構成を採っている。コネクタ装置60に内蔵された送信部30、及び、コネクタ装置70に内蔵された受信部40は信号変換用のICである。ミリ波帯の信号を伝送する伝送システムでは、1.0[V]〜1.2[V]程度、例えば1.1[V]の低電源電圧の単一電源が用いられ、この単一電源からコネクタ装置60とコネクタ装置70とに対して電源供給が行われる。
このような低電圧電源を動作電源として用いる本適用例に係る高周波通信装置20は、上記の実施形態に係るパワーオンリセット回路10を用いている。具体的には、コネクタ装置60に内蔵された送信部30、及び、コネクタ装置70に内蔵された受信部40がパワーオンリセット回路10を有することになる。これにより、低電源電圧下でも、電源立ち上げ時や電源立ち下げ時に、送信部30や受信部40の安定した動作を保証することができる。
また、コネクタ装置60に内蔵された送信部30、及び、コネクタ装置70に内蔵された受信部40、即ち、信号変換用のICは微小なチップである。ここで、上記の実施形態に係るパワーオンリセット回路10は、冗長な追加回路ないことで、回路規模の縮小化及び回路面積の削減を図ることができる。従って、当該パワーオンリセット回路10は、コネクタ装置60やコネクタ装置70に内蔵される微小なチップから成る信号変換用のIC(30,40)に形成することが可能となる。
尚、ここでは、送信部30及び受信部40の双方がパワーオンリセット回路10を有するものとしたが、いずれか一方がパワーオンリセット回路10を有する構成を採ることも可能である。
尚、本開示は以下のような構成をとることもできる。
[1]基準電圧を発生するとともに、基準電圧よりも電圧の立ち上がりが遅いノードの電圧を制御電圧として出力する基準電圧発生回路と、
基準電圧発生回路から出力される制御電圧を受けて動作し、電源電圧に応じた比較電圧を出力する比較電圧発生回路と、
比較電圧発生回路から出力される比較電圧を、基準電圧発生回路から出力される基準電圧と比較し、基準電圧を超えている間作動信号を出力する比較回路と、
を備えるパワーオンリセット回路。
[2]基準電圧発生回路は、バンドギャップリファレンス回路から成る、
上記[1]に記載のパワーオンリセット回路。
[3]バンドギャップリファレンス回路は、
1個のダイオード素子から成る第1のダイオード素子と、
複数個のダイオード素子が並列接続されて成る第2のダイオード素子と、
第1のダイオード素子と第2のダイオード素子とに同じ電流値の電流を供給する電流源と、
第1のダイオード素子の端子間電圧と第2のダイオード素子の端子間電圧とが同じになるように電流源を制御するオペアンプと、を有し、
基準電圧よりも電圧の立ち上がりが遅いノードは、オペアンプの出力ノードである、
上記[2]に記載のパワーオンリセット回路。
[4]比較電圧発生回路は、
電源電圧の電源ラインとグランドとの間に直列に接続された2つの抵抗素子と、
基準電圧発生回路から出力される制御電圧に応じて電源ラインと2つの抵抗素子との間を選択的に接続するスイッチ素子と、
を有する抵抗分割回路から成る、
上記[1]から上記[3]のいずれかに記載のパワーオンリセット回路。
[5]基準電圧を発生するとともに、基準電圧よりも電圧の立ち上がりが遅いノードの電圧を制御電圧として出力する基準電圧発生回路と、
基準電圧発生回路から出力される制御電圧を受けて動作し、電源電圧に応じた比較電圧を出力する比較電圧発生回路と、
比較電圧発生回路から出力される比較電圧を、基準電圧発生回路から出力される基準電圧と比較し、基準電圧を超えている間作動信号を出力する比較回路と、
を備えるパワーオンリセット回路を有する高周波通信装置。
[6]伝送対象の信号を高周波の信号に変換して送信する送信部と、
送信部から送信された高周波の信号を伝送する導波管ケーブルと、
導波管ケーブルを通して受信した高周波の信号を元の伝送対象の信号に復元する受信部と、を備え、
送信部は、送信部と導波管ケーブルとの間を結合するコネクタ装置に内蔵され、
受信部は、導波管ケーブルと受信部との間を結合するコネクタ装置に内蔵されており、
送信部及び受信部の少なくとも一方は、パワーオンリセット回路を有する、
上記[5]に記載の高周波通信装置。
[7]高周波の信号は、ミリ波帯の信号である、
上記[5]又は上記[6]に記載の高周波通信装置。
[1]基準電圧を発生するとともに、基準電圧よりも電圧の立ち上がりが遅いノードの電圧を制御電圧として出力する基準電圧発生回路と、
基準電圧発生回路から出力される制御電圧を受けて動作し、電源電圧に応じた比較電圧を出力する比較電圧発生回路と、
比較電圧発生回路から出力される比較電圧を、基準電圧発生回路から出力される基準電圧と比較し、基準電圧を超えている間作動信号を出力する比較回路と、
を備えるパワーオンリセット回路。
[2]基準電圧発生回路は、バンドギャップリファレンス回路から成る、
上記[1]に記載のパワーオンリセット回路。
[3]バンドギャップリファレンス回路は、
1個のダイオード素子から成る第1のダイオード素子と、
複数個のダイオード素子が並列接続されて成る第2のダイオード素子と、
第1のダイオード素子と第2のダイオード素子とに同じ電流値の電流を供給する電流源と、
第1のダイオード素子の端子間電圧と第2のダイオード素子の端子間電圧とが同じになるように電流源を制御するオペアンプと、を有し、
基準電圧よりも電圧の立ち上がりが遅いノードは、オペアンプの出力ノードである、
上記[2]に記載のパワーオンリセット回路。
[4]比較電圧発生回路は、
電源電圧の電源ラインとグランドとの間に直列に接続された2つの抵抗素子と、
基準電圧発生回路から出力される制御電圧に応じて電源ラインと2つの抵抗素子との間を選択的に接続するスイッチ素子と、
を有する抵抗分割回路から成る、
上記[1]から上記[3]のいずれかに記載のパワーオンリセット回路。
[5]基準電圧を発生するとともに、基準電圧よりも電圧の立ち上がりが遅いノードの電圧を制御電圧として出力する基準電圧発生回路と、
基準電圧発生回路から出力される制御電圧を受けて動作し、電源電圧に応じた比較電圧を出力する比較電圧発生回路と、
比較電圧発生回路から出力される比較電圧を、基準電圧発生回路から出力される基準電圧と比較し、基準電圧を超えている間作動信号を出力する比較回路と、
を備えるパワーオンリセット回路を有する高周波通信装置。
[6]伝送対象の信号を高周波の信号に変換して送信する送信部と、
送信部から送信された高周波の信号を伝送する導波管ケーブルと、
導波管ケーブルを通して受信した高周波の信号を元の伝送対象の信号に復元する受信部と、を備え、
送信部は、送信部と導波管ケーブルとの間を結合するコネクタ装置に内蔵され、
受信部は、導波管ケーブルと受信部との間を結合するコネクタ装置に内蔵されており、
送信部及び受信部の少なくとも一方は、パワーオンリセット回路を有する、
上記[5]に記載の高周波通信装置。
[7]高周波の信号は、ミリ波帯の信号である、
上記[5]又は上記[6]に記載の高周波通信装置。
1・・・基準電圧発生回路(バンドギャップリファレンス回路)、2・・・比較電圧発生回路(抵抗分割回路)、3・・・比較回路、10・・・パワーオンリセット回路、11・・・スタートアップ回路、20・・・高周波通信装置、30・・・送信部、40・・・受信部、50・・・誘電体導波管(誘電体導波管ケーブル)
Claims (7)
- 基準電圧を発生するとともに、基準電圧よりも電圧の立ち上がりが遅いノードの電圧を制御電圧として出力する基準電圧発生回路と、
基準電圧発生回路から出力される制御電圧を受けて動作し、電源電圧に応じた比較電圧を出力する比較電圧発生回路と、
比較電圧発生回路から出力される比較電圧を、基準電圧発生回路から出力される基準電圧と比較し、基準電圧を超えている間作動信号を出力する比較回路と、
を備えるパワーオンリセット回路。 - 基準電圧発生回路は、バンドギャップリファレンス回路から成る、
請求項1に記載のパワーオンリセット回路。 - バンドギャップリファレンス回路は、
1個のダイオード素子から成る第1のダイオード素子と、
複数個のダイオード素子が並列接続されて成る第2のダイオード素子と、
第1のダイオード素子と第2のダイオード素子とに同じ電流値の電流を供給する電流源と、
第1のダイオード素子の端子間電圧と第2のダイオード素子の端子間電圧とが同じになるように電流源を制御するオペアンプと、を有し、
基準電圧よりも電圧の立ち上がりが遅いノードは、オペアンプの出力ノードである、
請求項2に記載のパワーオンリセット回路。 - 比較電圧発生回路は、
電源電圧の電源ラインとグランドとの間に直列に接続された2つの抵抗素子と、
基準電圧発生回路から出力される制御電圧に応じて電源ラインと2つの抵抗素子との間を選択的に接続するスイッチ素子と、
を有する抵抗分割回路から成る、
請求項1に記載のパワーオンリセット回路。 - 基準電圧を発生するとともに、基準電圧よりも電圧の立ち上がりが遅いノードの電圧を制御電圧として出力する基準電圧発生回路と、
基準電圧発生回路から出力される制御電圧を受けて動作し、電源電圧に応じた比較電圧を出力する比較電圧発生回路と、
比較電圧発生回路から出力される比較電圧を、基準電圧発生回路から出力される基準電圧と比較し、基準電圧を超えている間作動信号を出力する比較回路と、
を備えるパワーオンリセット回路を有する高周波通信装置。 - 伝送対象の信号を高周波の信号に変換して送信する送信部と、
送信部から送信された高周波の信号を伝送する導波管ケーブルと、
導波管ケーブルを通して受信した高周波の信号を元の伝送対象の信号に復元する受信部と、を備え、
送信部は、送信部と導波管ケーブルとの間を結合するコネクタ装置に内蔵され、
受信部は、導波管ケーブルと受信部との間を結合するコネクタ装置に内蔵されており、
送信部及び受信部の少なくとも一方は、パワーオンリセット回路を有する、
請求項5に記載の高周波通信装置。 - 高周波の信号は、ミリ波帯の信号である、
請求項5に記載の高周波通信装置。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014216884A JP2016086253A (ja) | 2014-10-24 | 2014-10-24 | パワーオンリセット回路及び高周波通信装置 |
US15/519,485 US10374598B2 (en) | 2014-10-24 | 2015-08-06 | Power on reset circuit and high frequency communication device |
CN201580055942.2A CN107078735A (zh) | 2014-10-24 | 2015-08-06 | 上电复位电路和高频通信装置 |
PCT/JP2015/072338 WO2016063597A1 (ja) | 2014-10-24 | 2015-08-06 | パワーオンリセット回路及び高周波通信装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014216884A JP2016086253A (ja) | 2014-10-24 | 2014-10-24 | パワーオンリセット回路及び高周波通信装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2016086253A true JP2016086253A (ja) | 2016-05-19 |
Family
ID=55760645
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014216884A Pending JP2016086253A (ja) | 2014-10-24 | 2014-10-24 | パワーオンリセット回路及び高周波通信装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US10374598B2 (ja) |
JP (1) | JP2016086253A (ja) |
CN (1) | CN107078735A (ja) |
WO (1) | WO2016063597A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20200097632A (ko) * | 2019-02-07 | 2020-08-19 | 윈본드 일렉트로닉스 코포레이션 | 기준전압 발생회로, 파워 온 검출회로 및 반도체 장치 |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR3072841A1 (fr) | 2017-10-20 | 2019-04-26 | Stmicroelectronics (Rousset) Sas | Circuit electronique avec dispositif de surveillance de l'alimentation utilisant un seuil de declenchement choisi dans une plage de tensions autour d'une tension de bande interdite |
FR3072842A1 (fr) | 2017-10-20 | 2019-04-26 | Stmicroelectronics (Rousset) Sas | Circuit electronique avec dispositif de surveillance de l'alimentation |
IT202000006109A1 (it) * | 2020-03-23 | 2021-09-23 | St Microelectronics Srl | Circuito di reset all'avvio con migliorate caratteristiche elettriche e corrispondente dispositivo elettronico |
WO2022067739A1 (zh) * | 2020-09-30 | 2022-04-07 | 深圳市汇顶科技股份有限公司 | 上电复位电路 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3071654B2 (ja) | 1994-12-28 | 2000-07-31 | 日本電気アイシーマイコンシステム株式会社 | パワーオン・リセット回路 |
WO2004064254A2 (en) * | 2003-01-14 | 2004-07-29 | Arithmatica Limited | A logic circuit |
US6847240B1 (en) * | 2003-04-08 | 2005-01-25 | Xilinx, Inc. | Power-on-reset circuit with temperature compensation |
JP2005278056A (ja) * | 2004-03-26 | 2005-10-06 | Matsushita Electric Ind Co Ltd | 電源電圧低下検出回路 |
JP4866929B2 (ja) | 2009-03-11 | 2012-02-01 | ザインエレクトロニクス株式会社 | パワーオンリセット回路 |
JP2011082785A (ja) * | 2009-10-07 | 2011-04-21 | Renesas Electronics Corp | パワーオンリセット回路 |
US9515648B2 (en) * | 2010-03-26 | 2016-12-06 | Sandisk Technologies Llc | Apparatus and method for host power-on reset control |
JP5593917B2 (ja) * | 2010-07-26 | 2014-09-24 | ミツミ電機株式会社 | リセット回路及びそれを備える装置 |
KR101646910B1 (ko) * | 2011-01-11 | 2016-08-09 | 페어차일드코리아반도체 주식회사 | 파워 온 리셋 회로를 포함하는 반도체 소자 |
CN102761322B (zh) * | 2011-04-28 | 2016-08-03 | 飞兆半导体公司 | 上电复位电路及其复位方法 |
JP5817306B2 (ja) | 2011-08-03 | 2015-11-18 | 富士電機株式会社 | 電源電圧検出回路 |
WO2014151812A2 (en) * | 2013-03-15 | 2014-09-25 | Waveconnex, Inc. | Extremely high frequency systems and methods of operating the same |
WO2014162833A1 (ja) | 2013-04-03 | 2014-10-09 | ソニー株式会社 | 導波管、導波管の製造方法、及び、無線伝送システム |
CN103633974A (zh) * | 2013-12-04 | 2014-03-12 | 安徽理工大学 | 一种具有固定阻容时间延迟特性的上电复位电路 |
-
2014
- 2014-10-24 JP JP2014216884A patent/JP2016086253A/ja active Pending
-
2015
- 2015-08-06 US US15/519,485 patent/US10374598B2/en not_active Expired - Fee Related
- 2015-08-06 CN CN201580055942.2A patent/CN107078735A/zh active Pending
- 2015-08-06 WO PCT/JP2015/072338 patent/WO2016063597A1/ja active Application Filing
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20200097632A (ko) * | 2019-02-07 | 2020-08-19 | 윈본드 일렉트로닉스 코포레이션 | 기준전압 발생회로, 파워 온 검출회로 및 반도체 장치 |
US10990119B2 (en) | 2019-02-07 | 2021-04-27 | Winbond Electronics Corp. | Reference voltage generation circuit, power-on detection circuit, and semiconductor device for preventing internal circuit from operating incorrectly at low voltage |
KR102256760B1 (ko) * | 2019-02-07 | 2021-05-27 | 윈본드 일렉트로닉스 코포레이션 | 기준전압 발생회로, 파워 온 검출회로 및 반도체 장치 |
Also Published As
Publication number | Publication date |
---|---|
US20170244406A1 (en) | 2017-08-24 |
US10374598B2 (en) | 2019-08-06 |
CN107078735A (zh) | 2017-08-18 |
WO2016063597A1 (ja) | 2016-04-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2016063597A1 (ja) | パワーオンリセット回路及び高周波通信装置 | |
US10536309B2 (en) | Demodulation of on-off-key modulated signals in signal isolator systems | |
EP2996247B1 (en) | Demodulation of on-off-key modulated signals in signal isolator systems | |
CN109714234B (zh) | 用于经由差分总线传输数据的收发器单元 | |
KR20120122983A (ko) | 파워 온 리셋 회로 및 리셋 방법 | |
KR101209405B1 (ko) | 저위상 노이즈 증폭기 회로 | |
US10627430B2 (en) | Fast current-based envelope detector | |
US8928374B2 (en) | Semiconductor device and wireless communication device | |
CN104124921A (zh) | 基于电流模比较器的低压低功耗cmos张弛振荡器及方法 | |
US20220224336A1 (en) | Digital logic compatible inputs in compound semiconductor circuits | |
JP4088247B2 (ja) | 電圧減算回路及びそれを用いた強度検波回路 | |
EP2974020B1 (en) | Current-mode buffer with output swing detector for high frequency clock interconnect | |
JP2010193258A (ja) | Ask変調器 | |
CN110896338B (zh) | 时钟传输模块与网络传输方法 | |
CN112346505B (zh) | 增益调变电路 | |
KR100859780B1 (ko) | 전류전압변환기 및 전류전압변환방법 | |
US8928380B2 (en) | Current-mode D latch with reset function and associated circuit | |
JP2005072925A (ja) | 光電流・電圧変換回路 | |
JP6944108B2 (ja) | 検波回路及び無線通信装置 | |
US5990576A (en) | Power supply voltage supplying circuit | |
Moradi et al. | Differential rail‐to‐rail voltage‐controlled quadrature ring oscillator for low‐power implantable transceivers | |
CN103389768A (zh) | 差分信号驱动器 | |
CN110932670B (zh) | 振荡器电路以及相关的振荡器装置 | |
CN105409114B (zh) | 具有在非常宽调谐范围中的线性增益的vco | |
Easwaran et al. | Voltage clamping circuit with±100 mV precision in high‐voltage OTA |