JP6944108B2 - 検波回路及び無線通信装置 - Google Patents

検波回路及び無線通信装置 Download PDF

Info

Publication number
JP6944108B2
JP6944108B2 JP2017160088A JP2017160088A JP6944108B2 JP 6944108 B2 JP6944108 B2 JP 6944108B2 JP 2017160088 A JP2017160088 A JP 2017160088A JP 2017160088 A JP2017160088 A JP 2017160088A JP 6944108 B2 JP6944108 B2 JP 6944108B2
Authority
JP
Japan
Prior art keywords
inverter
channel transistor
detection circuit
signal
output voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017160088A
Other languages
English (en)
Other versions
JP2019041167A (ja
Inventor
育生 曽我
育生 曽我
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2017160088A priority Critical patent/JP6944108B2/ja
Priority to US16/106,566 priority patent/US10348285B2/en
Publication of JP2019041167A publication Critical patent/JP2019041167A/ja
Application granted granted Critical
Publication of JP6944108B2 publication Critical patent/JP6944108B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/26Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being duration, interval, position, frequency, or sequence
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/211Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/30Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
    • H03F3/3001Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor with field-effect transistors
    • H03F3/301CMOS common drain output SEPP amplifiers
    • H03F3/3016CMOS common drain output SEPP amplifiers with symmetrical driving of the end stage
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01Shaping pulses
    • H03K5/08Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding
    • H03K5/082Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding with an adaptive threshold
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H03K5/2472Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
    • H03K5/2481Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors with at least one differential stage
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2200/00Indexing scheme relating to amplifiers
    • H03F2200/105A non-specified detector of the power of a signal being used in an amplifying circuit
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2200/00Indexing scheme relating to amplifiers
    • H03F2200/294Indexing scheme relating to amplifiers the amplifier being a low noise amplifier [LNA]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Transmitters (AREA)
  • Amplifiers (AREA)

Description

本発明は、検波回路及び無線通信装置に関する。
無線通信装置では、正常に通信を行うために、装置内において入出力する交流信号(変調信号や復調信号)の電力を検出し、検出結果に応じた制御が行われる。交流信号の電力の検出には、例えば検波回路が用いられる(例えば、特許文献1、2参照)。図10(A)に、整流素子としてダイオードを用いた従来の検波回路の構成例を示す。図10(A)に示す検波回路は、容量1001、1005、インダクタ1002、ダイオード1003、抵抗1004、及び直流電圧源1006を有する。
容量1001は、一方の電極が検出対象の交流信号を伝送する伝送路に接続され、他方の電極がダイオード1003のアノードに接続される。インダクタ1002は、一端がダイオード1003のアノードに接続され、他端が直流電圧源1006に接続される。ダイオード1003のカソードは、出力電圧VOUTを出力するノードに接続される。抵抗1004は、一端がダイオード1003のカソードに接続され、他端が基準電位(例えば、グランド)に接続される。容量1005は、一方の電極がダイオード1003のカソードに接続され、他方の電極が基準電位に接続される。
容量1001、インダクタ1002、及び直流電圧源1006により生成されるバイアス電圧でバイアスされた交流信号が、ダイオード1003のアノードに入力される。ダイオード1003は、アノードに入力される交流信号を整流して電力に応じた信号(電圧)を出力する。ダイオード1003のカソードから出力された信号(電圧)は、信号における高周波成分が容量1005と抵抗1004とのローパスフィルタにより取り除かれ、出力電圧VOUTとして出力される。このようにして、図10(A)に示した検波回路は、入力された交流信号の電力を出力電圧VOUTにより直流電圧信号として出力する。
特開2005−151331号公報 特開2008−148214号公報
図10(A)に示した検波回路は、ダイオード1003の温度特性によって、図10(B)に示すような温度特性を示す。図10(B)は、図10(A)に示した検波回路の温度特性を示す図であり、横軸が入力される交流信号の電力Pinであり、縦軸が出力電圧VOUTである。図10(B)には、温度T11での特性1011、温度T12での特性1012、温度T13での特性1013、温度T14での特性1014、及び温度T15での特性1015を示している。温度T11〜T15は、T11(低温)<T12<T13<T14<T15(高温)である。
図10(B)に示されるように、同じ電力Pinの交流信号が入力された場合、検波回路の出力電圧VOUTは温度に応じて異なり、温度が高いほど出力電圧VOUTが高い。このようにダイオードを用いた検波回路は、温度変化に応じて出力電圧VOUTが変化する。無線通信装置の温度は、筐体内の発熱や環境温度により変化し一定ではないので、温度変化に対して検波回路の出力電圧が変化すると、交流信号の電力を精度良く検出することが困難である。1つの側面では、本発明の目的は、温度変化による出力電圧の変化を抑制することができる検波回路及び無線通信装置を提供することにある。
検波回路の一態様は、第1のPチャネル型トランジスタと飽和電流値が第1のPチャネル型トランジスタの飽和電流値よりも小さい第1のNチャネル型トランジスタとを有し、第1の容量を介して入力される交流信号の電力に応じた第1の出力電圧を出力する第1のインバータと、第2のPチャネル型トランジスタと飽和電流値が第2のPチャネル型トランジスタの飽和電流値よりも大きい第2のNチャネル型トランジスタとを有し、第2の容量を介して入力される交流信号の電力に応じた第2の出力電圧を出力する第2のインバータと、第1のインバータの出力ノード又は第2のインバータの出力ノードの何れか一方の出力ノードに接続される第3の容量と、第1のインバータの出力ノードと検波回路の出力ノードとの間に接続される第1の抵抗と、第2のインバータの出力ノードと検波回路の出力ノードとの間に接続される第2の抵抗とを有する。第1のインバータは、温度が高くなると第1の出力電圧が高くなる特性を有し、第2のインバータは、温度が高くなると第2の出力電圧が低くなる特性を有する。
発明の一態様においては、温度変化による検波回路の出力電圧の変化を抑制することができる。
図1(A)及び図1(B)は、本発明の実施形態における無線通信装置の構成例を示す図である。 図2(A)は、本実施形態における検波回路の構成例を示す図であり、図2(B)は、本実施形態における整流機能を説明する図である。 図3は、本実施形態におけるインバータの出力電圧及び検波回路の出力電圧の温度特性を示す図である。 図4は、本実施形態における抵抗値の算出方法を説明する図である。 図5は、本実施形態における検波回路の出力電圧の温度依存特性を示す図である。 図6は、本実施形態における温度に対する出力電圧の変化量を示す図である。 図7は、本実施形態における検波回路の他の構成例を示す図である。 図8は、本実施形態における検波回路の他の構成例を示す図である。 図9(A)及び図9(B)は、本実施形態における無線通信装置の他の構成例を示す図である。 図10(A)は、従来の検波回路の構成例を示す図であり、図10(B)は、図10(A)に示した検波回路の温度特性を示す図である。
以下、本発明の実施形態を図面に基づいて説明する。
図1(A)及び図1(B)は、本発明の一実施形態における検波回路を有する無線通信装置の構成例を示す図である。図1(A)及び図1(B)には、搬送波方式による四位相偏移変調(QPSK:Quadrature Phase Shift Keying)方式の無線通信装置の構成を一例として示しており、送信部の構成を図1(A)に示し、受信部の構成を図1(B)に示している。
図1(A)に示す無線通信装置の送信部(送信機)は、ベースバンド処理回路101、乗算器(ミキサ)102、103、局部発振器(ローカル発振器)104、90度ハイブリッド回路105、加算器106、電力増幅器(PA:Power Amplifier)107、及びアンテナ108を有する。ベースバンド処理回路101は、図示しないデジタル処理回路等から入力される送信データSDTに基づいて中間周波数信号(IF信号)を生成して出力する。
乗算器102、103は、ベースバンド処理回路101から出力されるIF信号に、局部発振器104が発振出力する局部発振信号をミキシングする。すなわち、乗算器102、103は、ベースバンド処理回路101からのIF信号を局部発振信号によりアップコンバートして高周波数信号(RF信号)を生成する。ここで、局部発振器104からの局部発振信号は、90度ハイブリッド回路105を介して乗算器102、103へ供給されており、乗算器102に供給される局部発振信号と乗算器103に供給される局部発振信号とは位相が90度ずれている。
乗算器102、103により生成されるRF信号は、加算器106によって加算されて電力増幅器107に出力される。電力増幅器107は、加算器106から出力されるRF信号の送信電力を増幅し、アンテナ108に入力する。アンテナ108は、電力増幅器107により入力されるRF信号を送信する。
図1(A)に示す無線通信装置の送信部において、例えば、電力増幅器107とアンテナ108との間に本実施形態における検波回路109が接続され、検波回路109は、電力増幅器107から出力されてアンテナ108に入力される交流信号の電力を検出する。すなわち、検波回路109は、電力増幅器107によって送信電力が増幅されたRF信号の電力を検出する。例えば、検波回路109での検出結果を基に、最終的にアンテナ108の出力電力がどの位であるかを検出したり、アンテナ108の出力電力が所望の電力となるように電力増幅器107を制御したりすることが可能となる。
図1(B)に示す無線通信装置の受信部(受信機)は、アンテナ111、低雑音増幅器(LNA:Low Noise Amplifier)112、乗算器(ミキサ)113、114、クロックデータリカバリ回路115、局部発振器(ローカル発振器)116、90度ハイブリッド回路117、リミッタ増幅器118、119、アナログ−デジタル変換器120、及びベースバンド処理回路121を有する。
低雑音増幅器112は、アンテナ111で受信したRF信号を所望のレベルまで増幅して出力する。乗算器113、114は、低雑音増幅器112から出力されるRF信号に、局部発振器116が発振出力する局部発振信号をミキシングする。すなわち、乗算器113、114は、受信したRF信号を局部発振信号によりダウンコンバートしてIF信号を生成する。乗算器113、114は、復調回路の一例である。
クロックデータリカバリ回路115は、受信したRF信号を基に局部発振器116が出力する局部発振信号の位相を制御する。また、局部発振器116からの局部発振信号は、90度ハイブリッド回路117を介して乗算器113、114へ供給されており、乗算器113に供給される局部発振信号と乗算器114に供給される局部発振信号とは位相が90度ずれている。
リミッタ増幅器118は、乗算器113から出力されるIF信号を増幅して出力する。また、リミッタ増幅器119は、乗算器114から出力されるIF信号を増幅して出力する。アナログ−デジタル変換器120は、リミッタ増幅器118、119から出力されるアナログのIF信号をアナログ−デジタル変換してデジタルデータに変換する。ベースバンド処理回路121は、アナログ−デジタル変換器120での変換によって得られたデジタルデータに基づいて受信データRDTを生成し、図示しないデジタル処理回路等に出力する。
図1(B)に示す無線通信装置の受信部において、例えば、低雑音増幅器112と乗算器113、114との間に本実施形態における検波回路122が接続され、検波回路122は、低雑音増幅器112から出力されて乗算器113、114に入力される交流信号の電力を検出する。すなわち、検波回路122は、低雑音増幅器112によって増幅されたRF信号の電力を検出する。例えば、検波回路122での検出結果を基に、受信したRF信号の電力がどの位であるかを検出することが可能となる。
また、例えば、リミッタ増幅器118、119とアナログ−デジタル変換器120との間に本実施形態における検波回路123、124が接続され、検波回路123、124は、リミッタ増幅器118、119から出力されてアナログ−デジタル変換器120に入力される交流信号の電力を検出する。すなわち、検波回路123は、リミッタ増幅器118によって増幅されたIF信号の電力を検出し、検波回路124は、リミッタ増幅器119によって増幅されたIF信号の電力を検出する。例えば、検波回路109での検出結果を基に、復調してデータの信号になったときにどの位の電力であるかを検出したり、アナログ−デジタル変換等を適切に実行できるようリミッタ増幅器118、119やアナログ−デジタル変換器120を制御したりすることが可能となる。
図2(A)は、本実施形態における検波回路の構成例を示す図である。検波回路は、ノードINからノードOUTへ交流信号を伝送する伝送路に対して接続されて交流信号の電力検出を行い、入力される交流信号の電力に応じた出力電圧VOUTを出力する。検波回路は、インバータINV1、INV2、容量C11、C21、C22、C31、及び抵抗R11、R12、R21、R22を有する。
インバータINV1は、Pチャネル型電界効果トランジスタ(Pチャネル型TFT、以下、「Pチャネル型トランジスタ」と称す。)PT1及びNチャネル型電界効果トランジスタ(Nチャネル型TFT、以下、「Nチャネル型トランジスタ」と称す。)NT1とを有するCMOS(Complementary Metal Oxide Semiconductor)インバータである。Pチャネル型トランジスタPT1のソースが電源電圧に接続され、Nチャネル型トランジスタNT1のソースが基準電位(グランドレベル)に接続され、Pチャネル型トランジスタPT1のドレインとNチャネル型トランジスタNT1のドレインとが接続される。
また、Pチャネル型トランジスタPT1のゲートとNチャネル型トランジスタNT1のゲートとが、検出対象の交流信号を伝送する伝送路に一方の電極が接続された容量C11の他方の電極に接続される。すなわち、インバータINV1の入力ノードは、ACカップリング用の容量C11を介して、検出対象の交流信号を伝送する伝送路に交流的に接続されており、インバータINV1の入力はDCカットされている。
抵抗R11は、一端がPチャネル型トランジスタPT1のドレインとNチャネル型トランジスタNT1のドレインとの相互接続点に接続され、他端が基準電位に接続される。抵抗R12は、一端がPチャネル型トランジスタPT1のドレインとNチャネル型トランジスタNT1のドレインとの相互接続点に接続され、他端が出力電圧VOUTを出力するノードに接続される。すなわち、インバータINV1の出力ノードは、抵抗R11を介して基準電位に接続されるとともに、抵抗R12を介して出力電圧VOUTの出力ノードに接続されている。
また、インバータINV2は、Pチャネル型トランジスタPT2及びNチャネル型トランジスタNT2とを有するCMOSインバータである。Pチャネル型トランジスタPT2のソースが電源電圧に接続され、Nチャネル型トランジスタNT2のソースが基準電位に接続され、Pチャネル型トランジスタPT2のドレインとNチャネル型トランジスタNT2のドレインとが接続される。
また、Pチャネル型トランジスタPT2のゲートとNチャネル型トランジスタNT2のゲートとが、検出対象の交流信号を伝送する伝送路に一方の電極が接続された容量C21の他方の電極に接続される。すなわち、インバータINV2の入力ノードは、ACカップリング用の容量C21を介して、検出対象の交流信号を伝送する伝送路に交流的に接続されており、インバータINV2の入力はDCカットされている。
容量C22は、一方の電極がPチャネル型トランジスタPT2のドレインとNチャネル型トランジスタNT2のドレインとの相互接続点に接続され、他方の電極が基準電位に接続される。抵抗R21は、一端がPチャネル型トランジスタPT2のドレインとNチャネル型トランジスタNT2のドレインとの相互接続点に接続され、他端が基準電位に接続される。抵抗R22は、一端がPチャネル型トランジスタPT2のドレインとNチャネル型トランジスタNT2のドレインとの相互接続点に接続され、他端が出力電圧VOUTを出力するノードに接続される。すなわち、インバータINV2の出力ノードは、容量C22及び抵抗R21のそれぞれを介して基準電位に接続されるとともに、抵抗R22を介して出力電圧VOUTの出力ノードに接続されている。
容量C31は、検波回路の出力を安定化させるためのものであり、一方の電極が出力電圧VOUTを出力するノードに接続され、他方の電極が基準電位に接続される。なお、抵抗R12、R22は、インバータINV1、INV2の出力電圧の温度特性の度合いに合わせた、言い換えればインバータINV1、INV2の出力電圧変化と同じ比率となるような抵抗値を有している。
図2(A)に示した検波回路では、インバータINV1、INV2が、整流素子としての機能を実現する。インバータINV1、INV2の入力は、それぞれが有するPチャネル型トランジスタ及びNチャネル型トランジスタのゲートに係る容量比等に応じた電圧でバイアスされる。例えば、図2(B)に一例を示すように、インバータINV1、INV2の入力が電圧VBでバイアスされている状態で交流信号が入力されると、インバータINV1、INV2の出力はVOに示すようになり、インバータINV1、INV2により整流素子としての機能が実現される。
ここで、検波回路が有する2つのインバータINV1、INV2は、それぞれが有するPチャネル型トランジスタ及びNチャネル型トランジスタの飽和電流値の大小関係が異なる。インバータINV1、INV2の一方のインバータは、Pチャネル型トランジスタの飽和電流値がNチャネル型トランジスタの飽和電流値よりも大きい。また、インバータINV1、INV2の他方のインバータは、Nチャネル型トランジスタの飽和電流値がPチャネル型トランジスタの飽和電流値よりも大きい。
Pチャネル型トランジスタ及びNチャネル型トランジスタの飽和電流値は、例えばトランジスタのゲート幅により調整すればよい。Pチャネル型トランジスタの飽和電流値をNチャネル型トランジスタの飽和電流値よりも大きくする場合、Pチャネル型トランジスタの飽和電流値とNチャネル型トランジスタの飽和電流値とが同じであるときと比較して、少なくともPチャネル型トランジスタのゲート幅を大きくするか、又はNチャネル型トランジスタのゲート幅を小さくする。また、Nチャネル型トランジスタの飽和電流値をPチャネル型トランジスタの飽和電流値よりも大きくする場合、Pチャネル型トランジスタの飽和電流値とNチャネル型トランジスタの飽和電流値とが同じであるときと比較して、少なくともPチャネル型トランジスタのゲート幅を小さくするか、又はNチャネル型トランジスタのゲート幅を大きくする。なお、トランジスタのゲート幅に限らず、トランジスタのゲート長によりトランジスタの飽和電流値を調整するようにしてもよい。
本例では、インバータINV1は、Pチャネル型トランジスタPT1の飽和電流値がNチャネル型トランジスタNT1の飽和電流値よりも大きく、インバータINV2は、Nチャネル型トランジスタNT2の飽和電流値がPチャネル型トランジスタPT2の飽和電流値よりも大きいものとして説明する。このとき、インバータINV1の出力電圧は、図3に示す301〜303のような特性を示し、インバータINV2の出力電圧は、図3に示す311〜313のような特性を示す。図3において、301及び311が温度T1での出力電圧を示し、302及び312が温度T2(T1<T2)での出力電圧を示し、303及び313が温度T3(T2<T3)での出力電圧を示している。なお、横軸はインバータINV1、INV2に入力される交流信号の電力であり、縦軸は出力電圧である。
図3に示されるように、インバータINV1は、温度が高くなると出力電圧が高くなり、インバータINV2は、温度が高くなると出力電圧が低くなる。すなわち、温度変化に対するインバータINV1、INV2の出力電圧の温度特性は逆の特性を示す。また、インバータINV1、INV2の出力ノードの一方には容量を設け、他方には容量を設けないことで、交流信号の電力変化に対するインバータINV1、INV2の出力電圧の変化率を異ならせる。これにより、インバータINV1、INV2の出力ノードを、それぞれの出力電圧の温度特性の度合いに合わせた抵抗値を有する抵抗R12、R22を介して接続することで抵抗R12、R22の間の電位は温度特性を持たなくなり、検波回路の出力電圧VOUTとして出力される抵抗R12、R22の間の電位は図3に示す321のような特性を示す。つまり、検波回路の出力電圧VOUTは、温度変化に対する電圧変化が抑制され、入力される交流信号の電力に応じた電圧変化を示す。
抵抗R12、R22の算出方法について、図4を参照して説明する。図4において、V1はインバータINV1の出力ノードV1の電圧(出力電圧)を示し、V2はインバータINV2の出力ノードV2の電圧(出力電圧)を示し、VOUTは検波回路の出力電圧を示している。横軸は温度であり、縦軸は出力電圧である。
抵抗R12、R22の抵抗値は、例えば、入力される交流信号の電力が小さい値であるときの出力電圧を用いて算出する。入力される交流信号の電力が所定の値であるとき、所定量の温度変化に対する、インバータINV1の出力電圧V1の変化量がdV1であり、インバータINV2の出力電圧V2の変化量がdV2であったとする。インバータINV1、INV2の出力電圧の変化と同じ比率となるように抵抗R12、R22の抵抗値を設定することで検波回路の出力電圧VOUTは温度によらず一定となる。したがって、dV2:dV1=(抵抗R22の抵抗値):(抵抗R12の抵抗値)の関係を満たすような抵抗値を算出し抵抗R12、R22の抵抗値とする。
以上のように、Pチャネル型トランジスタの飽和電流値とNチャネル型トランジスタの飽和電流値との大小関係が異なる2つのインバータINV1、INV2を整流素子として用い、一方のインバータの出力ノードには基準電位に接続された容量及び抵抗を接続し、他方のインバータの出力ノードには容量は接続せずに基準電位に接続された抵抗を接続する。そして、インバータINV1、INV2の出力ノードを2つの抵抗を介して接続し、2つの抵抗間の電位を検波回路の出力電圧VOUTとして出力する。これにより、温度変化による検波回路の出力電圧VOUTの変化を抑制することができる。したがって、温度補償された検波回路を実現し、入力される交流信号の電力を精度良く検出することが可能となる。また、インバータINV1、INV2の出力ノードを接続する2つの抵抗の抵抗値を、インバータINV1、INV2の出力電圧の変化と同じ比率となるように設定することで、温度変化による検波回路の出力電圧VOUTの変化をさらに抑制することができ、より温度補償された検波回路を実現することが可能となる。
例えば、本実施形態における検波回路の出力電圧は、図5に示すような温度依存特性を示す。図5は、本実施形態における検波回路の出力電圧の温度依存特性を示す図であり、横軸が入力される交流信号の電力Pinであり、縦軸が出力電圧VOUTである。図5には、温度T11での特性511、温度T12での特性512、温度T13での特性513、温度T14での特性514、及び温度T15での特性515を示している。温度T11〜T15は、T11(低温)<T12<T13<T14<T15(高温)である。図5から明らかなように、温度が変化したとしても、本実施形態における検波回路の出力電圧はほとんど変化しない。例えば、入力される交流信号の電力が所定の値であるときの温度変化に対する検波回路の出力電圧の変化量は、図6に一例を示すように従来と比較して1/20以下となる。図6は、温度に対する検波回路の出力電圧の変化量を示す図である。従来のダイオードを用いた検波回路では破線602で示すように0.2Vを越える変化を示すのに対して、本実施形態における検波回路では実線601で示すように変化量は0.01V以下である。
なお、前述した図2(A)に示す検波回路では、インバータINV1、INV2の入力、すなわちPチャネル型トランジスタ及びNチャネル型トランジスタのゲートは、それぞれが有するPチャネル型トランジスタ及びNチャネル型トランジスタのゲートに係る容量比等に応じた電圧でバイアスされるようにしている。しかし、これに限定されず、例えば図7に示すようにバイアス電圧を生成するバイアス回路を設けて、インバータINV1、INV2の入力を所定の電圧にバイアスするようにしてもよい。
図7は、本実施形態における検波回路の他の構成例を示す図である。図7において、図2(A)に示した構成要素と同一の機能を有する構成要素には同一の符号を付し、重複する説明は省略する。図7に示す検波回路では、インバータINV1が有するPチャネル型トランジスタPT1及びNチャネル型トランジスタNT1のゲートがインダクタ701を介してゲート電圧GATE1に接続される。すなわち、インバータINV1の入力は、ゲート電圧GATE1に基づく電圧でバイアスされる。
また、インバータINV2が有するPチャネル型トランジスタPT2及びNチャネル型トランジスタNT2のゲートがインダクタ702を介してゲート電圧GATE2に接続される。すなわち、インバータINV2の入力は、ゲート電圧GATE2に基づく電圧でバイアスされる。このようにバイアス電圧を生成するバイアス回路を設けて、インバータINV1、INV2の入力をバイアスするようにしても、同様の効果を得ることができる。
また、前述した図2(A)に示す検波回路では、インバータINV2の出力ノードであるPチャネル型トランジスタPT2のドレインとNチャネル型トランジスタNT2のドレインとの相互接続点に接続される容量を基準電位に対して接続するようにしているが、図8に示すように電源電圧に対して接続しても、同様の効果を得ることができる。
図8は、本実施形態における検波回路の他の構成例を示す図である。図8において、図2(A)に示した構成要素と同一の機能を有する構成要素には同一の符号を付し、重複する説明は省略する。図8に示す検波回路では、容量C23は、一方の電極がPチャネル型トランジスタPT2のドレインとNチャネル型トランジスタNT2のドレインとの相互接続点に接続され、他方の電極が電源電圧に接続される。
なお、本実施形態における検波回路を有する無線通信装置の一例として、四位相偏移変調方式の無線通信装置を示したが、搬送波方式による他の変調方式の無線通信装置にも、本実施形態における検波回路を適用可能である。また、搬送波方式による無線通信装置に限らず、インパルス方式による無線通信装置にも、本実施形態における検波回路を適用可能である。
図9(A)及び図9(B)は、本実施形態における検波回路を有するインパルス方式による無線通信装置の構成例を示す図である。図9(A)に無線通信装置の送信部の構成を示し、図9(B)に無線通信装置の受信部の構成を示す。なお、以下に説明するインパルス方式による無線通信装置は、1シンボル周期内におけるパルスの配置位置(位相)を送信データに応じて変えることで、1シンボルに複数のビットの情報をのせて通信を行う。
図9(A)に示す無線通信装置の送信部(送信機)は、パルス位置変調回路201、ディレイロックドループ回路(DLL:Delay Locked Loop)202、203、パルス発生器204、バンドパスフィルタ205、電力増幅器(PA:Power Amplifier)206、及びアンテナ207を有する。
パルス位置変調回路201は、送信データSDT及びクロックCLKが入力され、送信データSDTに応じて1シンボル周期内におけるパルスの配置位置を制御する。例えば、71−76GHzや81−86GHzのEバンドと呼ばれる周波数帯(ミリ波帯)を使用して無線通信を行う場合、パルス位置変調回路201は、送信データSDTに応じて時間的に+6ps(π)、+3ps(π/2)、0ps、−3ps(−π/2)の何れかにパルスの配置位置(位相)をずらす。パルス位置変調回路201は、ディレイロックドループ回路202、203から出力される信号を用いて、パルスの配置位置(位相)の制御を行う。
パルス発生器204は、パルス位置変調回路201の出力に応じたタイミングで、幅の狭い短パルス(インパルス)を発生する。バンドバスフィルタ205は、パルス発生器204により発生された短パルスに無線通信に使用する周波数帯に応じた帯域制限を施して、高周波成分を抽出する。電力増幅器206は、バンドパスフィルタ205から出力される信号の送信電力を増幅し、アンテナ108に入力する。アンテナ108は、電力増幅器107により入力される信号を送信する。
図9(A)に示す無線通信装置の送信部においては、例えば、電力増幅器206とアンテナ207との間に検波回路208が接続され、検波回路208は、電力増幅器206から出力されてアンテナ207に入力される交流信号の電力を検出する。すなわち、検波回路206は、電力増幅器206によって送信電力が増幅された交流信号の電力を検出する。
図9(B)に示す無線通信装置の受信部(受信機)は、アンテナ211、低雑音増幅器(LNA:Low Noise Amplifier)212、乗算器(ミキサ)213、214、クロックデータリカバリ回路215、パルス発生器216、バンドパスフィルタ217、90度ハイブリッド回路218、リミッタ増幅器219、220、アナログ−デジタル変換器221、及びベースバンド処理回路222を有する。
低雑音増幅器212は、アンテナ211で受信したRF信号を所望のレベルまで増幅して出力する。乗算器213、214は、低雑音増幅器212から出力されるRF信号に、パルス発生器216及びバンドパスフィルタ217により生成されるパルス信号をミキシングして検波を行う。これにより、乗算器213、214は、受信したRF信号からIF信号を生成する。乗算器213、214は復調回路の一例である。
クロックデータリカバリ回路215は、受信したRF信号を基にパルス発生器216における短パルスの発生タイミング(位相)を制御する。パルス発生器216は、送信部のパルス発生器204と同様の周期で短パルスを発生する。バンドバスフィルタ217は、送信部のバンドパスフィルタ205と同様の通過特性を有し、パルス発生器216により発生された短パルスから高周波成分を抽出する。バンドパスフィルタ217から出力される信号は、90度ハイブリッド回路218を介して乗算器213、214へ供給されており、乗算器213に供給されるパルス信号と乗算器214に供給されるパルス信号とは位相が90度ずれている。
リミッタ増幅器219は、乗算器213から出力されるIF信号を増幅して出力する。また、リミッタ増幅器220は、乗算器214から出力されるIF信号を増幅して出力する。アナログ−デジタル変換器221は、リミッタ増幅器219、220から出力されるアナログのIF信号をアナログ−デジタル変換してデジタルデータに変換する。ベースバンド処理回路222は、アナログ−デジタル変換器221での変換によって得られたデジタルデータに基づいて受信データRDTを生成し出力する。
図9(B)に示す無線通信装置の受信部においては、例えば、低雑音増幅器212と乗算器213、214との間に検波回路223が接続され、検波回路223は、低雑音増幅器212から出力されて乗算器213、214に入力される交流信号の電力を検出する。すなわち、検波回路223は、低雑音増幅器212によって増幅されたRF信号の電力を検出する。
また、例えば、リミッタ増幅器219、220とアナログ−デジタル変換器221との間に検波回路224、225が接続され、検波回路224、225は、リミッタ増幅器219、220から出力されてアナログ−デジタル変換器221に入力される交流信号の電力を検出する。すなわち、検波回路224は、リミッタ増幅器219によって増幅されたIF信号の電力を検出し、検波回路225は、リミッタ増幅器220によって増幅されたIF信号の電力を検出する。
なお、前記実施形態は、何れも本発明を実施するにあたっての具体化のほんの一例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、またはその主要な特徴から逸脱することなく、様々な形で実施することができる。
101、121 ベースバンド処理回路
102、103、113、114 乗算器
104、116 局部発振器
105、117 90度ハイブリッド回路
106 加算器
107、111 電力増幅器
108 アンテナ
109、122〜124、208、223〜225 検波回路
112 低雑音増幅器
115 クロックデータリカバリ回路
118、119 リミッタ増幅器
120 アナログ−デジタル変換器
INV1,INV2 インバータ
C11、C21、C22、C31 容量
R11、R12、R21、R22 抵抗

Claims (9)

  1. 第1のPチャネル型トランジスタと飽和電流値が前記第1のPチャネル型トランジスタの飽和電流値よりも小さい第1のNチャネル型トランジスタとを有し、入力ノードが交流信号を伝送する伝送路に第1の容量を介して接続され、前記交流信号の電力に応じた第1の出力電圧を出力し、温度が高くなると前記第1の出力電圧が高くなる第1のインバータと、
    第2のPチャネル型トランジスタと飽和電流値が前記第2のPチャネル型トランジスタの飽和電流値よりも大きい第2のNチャネル型トランジスタとを有し、入力ノードが前記伝送路に第2の容量を介して接続され、前記交流信号の電力に応じた第2の出力電圧を出力し、温度が高くなると前記第2の出力電圧が低くなる第2のインバータと、
    前記第1のインバータの出力ノード又は前記第2のインバータの出力ノードの何れか一方の出力ノードに、一方の電極が接続される第3の容量と、
    前記第1のインバータの出力ノードと検波回路の出力ノードとの間に接続される第1の抵抗と、
    前記第2のインバータの出力ノードと前記検波回路の出力ノードとの間に接続される第2の抵抗とを有することを特徴とする検波回路。
  2. 前記第1の抵抗及び前記第2の抵抗は、温度変化に対する前記第1のインバータの前記第1の出力電圧の変化量をdV1前記第2のインバータの前記第2の出力電圧の変化量をdV2し、前記第1の抵抗の抵抗値をR1とし前記第2の抵抗の抵抗値をR2としたとき、dV2:dV1=R2:R1の関係を満たす抵抗値を有することを特徴とする請求項1記載の検波回路。
  3. 前記第1のインバータの入力ノード及び前記第2のインバータの入力ノードは、それぞれ所定の電圧にバイアスされることを特徴とする請求項1又は2記載の検波回路。
  4. 前記第1のインバータの入力ノード及び前記第2のインバータの入力ノードをそれぞれ所定の電圧にバイアスするバイアス回路を有することを特徴とする請求項1又は2記載の検波回路。
  5. 送信する交流信号の電力を増幅する電力増幅器と、
    前記電力増幅器により入力される前記交流信号を送信するアンテナと、
    前記交流信号の電力を検出する検波回路とを有し、
    前記検波回路は、
    第1のPチャネル型トランジスタと飽和電流値が前記第1のPチャネル型トランジスタの飽和電流値よりも小さい第1のNチャネル型トランジスタとを有し、第1の容量を介して入力される前記交流信号の電力に応じた第1の出力電圧を出力し、温度が高くなると前記第1の出力電圧が高くなる第1のインバータと、
    第2のPチャネル型トランジスタと飽和電流値が前記第2のPチャネル型トランジスタの飽和電流値よりも大きい第2のNチャネル型トランジスタとを有し、第2の容量を介して入力される前記交流信号の電力に応じた第2の出力電圧を出力し、温度が高くなると前記第2の出力電圧が低くなる第2のインバータと、
    前記第1のインバータの出力ノード又は前記第2のインバータの出力ノードの何れか一方の出力ノードに、一方の電極が接続される第3の容量と、
    前記第1のインバータの出力ノードと前記検波回路の出力ノードとの間に接続される第1の抵抗と、
    前記第2のインバータの出力ノードと前記検波回路の出力ノードとの間に接続される第2の抵抗とを有することを特徴とする無線通信装置。
  6. 前記電力増幅器と前記アンテナとの間に前記検波回路が接続されることを特徴とする請求項記載の無線通信装置。
  7. アンテナと、
    前記アンテナで受信した交流信号を増幅する増幅器と、
    前記増幅器で増幅された前記交流信号を復調する復調回路と、
    復調された前記交流信号をデジタル信号に変換する変換器と、
    前記交流信号の電力を検出する検波回路とを有し、
    前記検波回路は、
    第1のPチャネル型トランジスタと飽和電流値が前記第1のPチャネル型トランジスタの飽和電流値よりも小さい第1のNチャネル型トランジスタとを有し、第1の容量を介して入力される前記交流信号の電力に応じた第1の出力電圧を出力し、温度が高くなると前記第1の出力電圧が高くなる第1のインバータと、
    第2のPチャネル型トランジスタと飽和電流値が前記第2のPチャネル型トランジスタの飽和電流値よりも大きい第2のNチャネル型トランジスタとを有し、第2の容量を介して入力される前記交流信号の電力に応じた第2の出力電圧を出力し、温度が高くなると前記第2の出力電圧が低くなる第2のインバータと、
    前記第1のインバータの出力ノード又は前記第2のインバータの出力ノードの何れか一方の出力ノードに、一方の電極が接続される第3の容量と、
    前記第1のインバータの出力ノードと前記検波回路の出力ノードとの間に接続される第1の抵抗と、
    前記第2のインバータの出力ノードと前記検波回路の出力ノードとの間に接続される第2の抵抗とを有することを特徴とする無線通信装置。
  8. 前記増幅器と前記復調回路との間に前記検波回路が接続されることを特徴とする請求項記載の無線通信装置。
  9. 前記復調回路と前記変換器との間に前記検波回路が接続されることを特徴とする請求項又は記載の無線通信装置。
JP2017160088A 2017-08-23 2017-08-23 検波回路及び無線通信装置 Active JP6944108B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2017160088A JP6944108B2 (ja) 2017-08-23 2017-08-23 検波回路及び無線通信装置
US16/106,566 US10348285B2 (en) 2017-08-23 2018-08-21 Detector circuit and wireless communication apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017160088A JP6944108B2 (ja) 2017-08-23 2017-08-23 検波回路及び無線通信装置

Publications (2)

Publication Number Publication Date
JP2019041167A JP2019041167A (ja) 2019-03-14
JP6944108B2 true JP6944108B2 (ja) 2021-10-06

Family

ID=65434399

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017160088A Active JP6944108B2 (ja) 2017-08-23 2017-08-23 検波回路及び無線通信装置

Country Status (2)

Country Link
US (1) US10348285B2 (ja)
JP (1) JP6944108B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210028841A (ko) 2019-09-05 2021-03-15 삼성전자주식회사 무선 통신 회로의 성능 검출 및 캘리브레이션하기 위한 방법 및 전자 장치

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3971368B2 (ja) 2003-11-18 2007-09-05 株式会社東芝 信号強度検波回路およびそれを用いた増幅率制御システム。
JP4689591B2 (ja) 2006-12-13 2011-05-25 三菱電機株式会社 検波回路
ATE518298T1 (de) * 2007-04-20 2011-08-15 Fujitsu Ltd Verstärkervorrichtung
US8019292B2 (en) * 2007-07-11 2011-09-13 Axiom Microdevices, Inc. Power amplifier amplitude modulator system and method
CN109923781B (zh) * 2016-11-02 2023-05-30 派赛公司 使用复制电路的失配检测

Also Published As

Publication number Publication date
US20190068180A1 (en) 2019-02-28
JP2019041167A (ja) 2019-03-14
US10348285B2 (en) 2019-07-09

Similar Documents

Publication Publication Date Title
US9917586B2 (en) Digital signal up-converting apparatus and related digital signal up-converting method
US8374571B2 (en) Semiconductor integrated circuit and operating method thereof
CN102870328B (zh) 具有减少的至偏置节点的耦合的pll电荷泵
US6346861B2 (en) Phase locked loop with high-speed locking characteristic
US20070026835A1 (en) Multiplier and radio communication apparatus using the same
US7772913B2 (en) Mixer circuit, communication device, and electronic equipment
WO2011119746A1 (en) Frequency multiplying transceiver
US7911281B2 (en) PLL circuit and radio communication apparatus
US7719338B2 (en) Pulse generating circuit and UWB communication system
JP4477520B2 (ja) キャリアリーク低減送信回路
JP6944108B2 (ja) 検波回路及び無線通信装置
US7792514B2 (en) Envelope detector for AM radio
US20190214998A1 (en) Delay locked loop circuit
JP6755093B2 (ja) 無線送信装置及び無線送信方法
US9166848B2 (en) Frequency-shift keying receiver
US10594342B1 (en) Power amplifying system and associated power amplifying method for bluetooth device
Lee et al. A 32-Gb/s CMOS Receiver With Analog Carrier Recovery and Synchronous QPSK Demodulation
CN110896338B (zh) 时钟传输模块与网络传输方法
JP2009017528A (ja) パルス発生回路及びuwb通信装置
US11012078B1 (en) IQ signal source
US20190068356A1 (en) Impulse generation circuit and wireless communication apparatus
JP6492848B2 (ja) 復調回路及びこれを用いた無線タグ装置
JP6950043B2 (ja) 無線送信装置及び無線送信方法
CN112543067B (zh) 射频信号检测器及其方法
JP3923826B2 (ja) 無線受信回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200514

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210309

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210412

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210810

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210823

R150 Certificate of patent or registration of utility model

Ref document number: 6944108

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150