JP6944108B2 - Detection circuit and wireless communication device - Google Patents

Detection circuit and wireless communication device Download PDF

Info

Publication number
JP6944108B2
JP6944108B2 JP2017160088A JP2017160088A JP6944108B2 JP 6944108 B2 JP6944108 B2 JP 6944108B2 JP 2017160088 A JP2017160088 A JP 2017160088A JP 2017160088 A JP2017160088 A JP 2017160088A JP 6944108 B2 JP6944108 B2 JP 6944108B2
Authority
JP
Japan
Prior art keywords
inverter
channel transistor
detection circuit
signal
output voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017160088A
Other languages
Japanese (ja)
Other versions
JP2019041167A (en
Inventor
育生 曽我
育生 曽我
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2017160088A priority Critical patent/JP6944108B2/en
Priority to US16/106,566 priority patent/US10348285B2/en
Publication of JP2019041167A publication Critical patent/JP2019041167A/en
Application granted granted Critical
Publication of JP6944108B2 publication Critical patent/JP6944108B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/26—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being duration, interval, position, frequency, or sequence
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195—High frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/211—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
    • H03F3/3001—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor with field-effect transistors
    • H03F3/301—CMOS common drain output SEPP amplifiers
    • H03F3/3016—CMOS common drain output SEPP amplifiers with symmetrical driving of the end stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H03K5/08—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding
    • H03K5/082—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding with an adaptive threshold
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
    • H03K5/2481—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors with at least one differential stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/105—A non-specified detector of the power of a signal being used in an amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/294—Indexing scheme relating to amplifiers the amplifier being a low noise amplifier [LNA]

Description

本発明は、検波回路及び無線通信装置に関する。 The present invention relates to a detection circuit and a wireless communication device.

無線通信装置では、正常に通信を行うために、装置内において入出力する交流信号（変調信号や復調信号）の電力を検出し、検出結果に応じた制御が行われる。交流信号の電力の検出には、例えば検波回路が用いられる（例えば、特許文献１、２参照）。図１０（Ａ）に、整流素子としてダイオードを用いた従来の検波回路の構成例を示す。図１０（Ａ）に示す検波回路は、容量１００１、１００５、インダクタ１００２、ダイオード１００３、抵抗１００４、及び直流電圧源１００６を有する。 In the wireless communication device, in order to perform normal communication, the power of the AC signal (modulation signal or demodulation signal) input / output in the device is detected, and control is performed according to the detection result. For example, a detection circuit is used to detect the power of the AC signal (see, for example, Patent Documents 1 and 2). FIG. 10A shows a configuration example of a conventional detection circuit using a diode as a rectifying element. The detection circuit shown in FIG. 10A has capacitances 1001, 1005, an inductor 1002, a diode 1003, a resistor 1004, and a DC voltage source 1006.

容量１００１は、一方の電極が検出対象の交流信号を伝送する伝送路に接続され、他方の電極がダイオード１００３のアノードに接続される。インダクタ１００２は、一端がダイオード１００３のアノードに接続され、他端が直流電圧源１００６に接続される。ダイオード１００３のカソードは、出力電圧ＶＯＵＴを出力するノードに接続される。抵抗１００４は、一端がダイオード１００３のカソードに接続され、他端が基準電位（例えば、グランド）に接続される。容量１００５は、一方の電極がダイオード１００３のカソードに接続され、他方の電極が基準電位に接続される。 In the capacitance 1001, one electrode is connected to a transmission line for transmitting an AC signal to be detected, and the other electrode is connected to the anode of the diode 1003. One end of the inductor 1002 is connected to the anode of the diode 1003, and the other end is connected to the DC voltage source 1006. The cathode of diode 1003 is connected to a node that outputs the output voltage VOUT. One end of the resistor 1004 is connected to the cathode of the diode 1003, and the other end is connected to a reference potential (for example, ground). In the capacitance 1005, one electrode is connected to the cathode of the diode 1003 and the other electrode is connected to the reference potential.

容量１００１、インダクタ１００２、及び直流電圧源１００６により生成されるバイアス電圧でバイアスされた交流信号が、ダイオード１００３のアノードに入力される。ダイオード１００３は、アノードに入力される交流信号を整流して電力に応じた信号（電圧）を出力する。ダイオード１００３のカソードから出力された信号（電圧）は、信号における高周波成分が容量１００５と抵抗１００４とのローパスフィルタにより取り除かれ、出力電圧ＶＯＵＴとして出力される。このようにして、図１０（Ａ）に示した検波回路は、入力された交流信号の電力を出力電圧ＶＯＵＴにより直流電圧信号として出力する。 An AC signal biased by the bias voltage generated by the capacitance 1001, the inductor 1002, and the DC voltage source 1006 is input to the anode of the diode 1003. The diode 1003 rectifies the AC signal input to the anode and outputs a signal (voltage) corresponding to the electric power. The signal (voltage) output from the cathode of the diode 1003 is output as an output voltage VOUT after the high-frequency component in the signal is removed by a low-pass filter having a capacitance 1005 and a resistor 1004. In this way, the detection circuit shown in FIG. 10A outputs the power of the input AC signal as a DC voltage signal by the output voltage VOUT.

特開２００５−１５１３３１号公報Japanese Unexamined Patent Publication No. 2005-151331 特開２００８−１４８２１４号公報Japanese Unexamined Patent Publication No. 2008-148214

図１０（Ａ）に示した検波回路は、ダイオード１００３の温度特性によって、図１０（Ｂ）に示すような温度特性を示す。図１０（Ｂ）は、図１０（Ａ）に示した検波回路の温度特性を示す図であり、横軸が入力される交流信号の電力Ｐｉｎであり、縦軸が出力電圧ＶＯＵＴである。図１０（Ｂ）には、温度Ｔ１１での特性１０１１、温度Ｔ１２での特性１０１２、温度Ｔ１３での特性１０１３、温度Ｔ１４での特性１０１４、及び温度Ｔ１５での特性１０１５を示している。温度Ｔ１１〜Ｔ１５は、Ｔ１１（低温）＜Ｔ１２＜Ｔ１３＜Ｔ１４＜Ｔ１５（高温）である。 The detection circuit shown in FIG. 10 (A) exhibits the temperature characteristics as shown in FIG. 10 (B) depending on the temperature characteristics of the diode 1003. FIG. 10B is a diagram showing the temperature characteristics of the detection circuit shown in FIG. 10A, in which the horizontal axis is the power pin of the input AC signal and the vertical axis is the output voltage VOUT. FIG. 10B shows the characteristic 1011 at the temperature T11, the characteristic 1012 at the temperature T12, the characteristic 1013 at the temperature T13, the characteristic 1014 at the temperature T14, and the characteristic 1015 at the temperature T15. The temperatures T11 to T15 are T11 (low temperature) <T12 <T13 <T14 <T15 (high temperature).

図１０（Ｂ）に示されるように、同じ電力Ｐｉｎの交流信号が入力された場合、検波回路の出力電圧ＶＯＵＴは温度に応じて異なり、温度が高いほど出力電圧ＶＯＵＴが高い。このようにダイオードを用いた検波回路は、温度変化に応じて出力電圧ＶＯＵＴが変化する。無線通信装置の温度は、筐体内の発熱や環境温度により変化し一定ではないので、温度変化に対して検波回路の出力電圧が変化すると、交流信号の電力を精度良く検出することが困難である。１つの側面では、本発明の目的は、温度変化による出力電圧の変化を抑制することができる検波回路及び無線通信装置を提供することにある。 As shown in FIG. 10B, when an AC signal having the same power pin is input, the output voltage VOUT of the detection circuit differs depending on the temperature, and the higher the temperature, the higher the output voltage VOUT. In the detection circuit using the diode in this way, the output voltage VOUT changes according to the temperature change. Since the temperature of the wireless communication device changes due to heat generation in the housing and the ambient temperature and is not constant, it is difficult to accurately detect the power of the AC signal when the output voltage of the detection circuit changes in response to the temperature change. .. On one aspect, an object of the present invention is to provide a detection circuit and a wireless communication device capable of suppressing a change in output voltage due to a temperature change.

検波回路の一態様は、第１のＰチャネル型トランジスタと飽和電流値が第１のＰチャネル型トランジスタの飽和電流値よりも小さい第１のＮチャネル型トランジスタとを有し、第１の容量を介して入力される交流信号の電力に応じた第１の出力電圧を出力する第１のインバータと、第２のＰチャネル型トランジスタと飽和電流値が第２のＰチャネル型トランジスタの飽和電流値よりも大きい第２のＮチャネル型トランジスタとを有し、第２の容量を介して入力される交流信号の電力に応じた第２の出力電圧を出力する第２のインバータと、第１のインバータの出力ノード又は第２のインバータの出力ノードの何れか一方の出力ノードに接続される第３の容量と、第１のインバータの出力ノードと検波回路の出力ノードとの間に接続される第１の抵抗と、第２のインバータの出力ノードと検波回路の出力ノードとの間に接続される第２の抵抗とを有する。第１のインバータは、温度が高くなると第１の出力電圧が高くなる特性を有し、第２のインバータは、温度が高くなると第２の出力電圧が低くなる特性を有する。 One aspect of the detection circuit has a first P-channel transistor and a first N-channel transistor whose saturation current value is smaller than the saturation current value of the first P-channel transistor, and has a first capacitance. The saturation current value of the first inverter that outputs the first output voltage corresponding to the power of the AC signal input via the second P-channel transistor and the saturation current value of the second P-channel transistor is higher than the saturation current value of the second P-channel transistor. A second inverter having a second N-channel transistor having a large size and outputting a second output voltage corresponding to the power of an AC signal input via the second capacitance, and a first inverter. The third capacitance connected to either the output node of the output node or the output node of the second inverter, and the first capacitance connected between the output node of the first inverter and the output node of the detection circuit. It has a resistor and a second resistor connected between the output node of the second inverter and the output node of the detection circuit. The first inverter has a characteristic that the first output voltage increases as the temperature rises, and the second inverter has a characteristic that the second output voltage decreases as the temperature rises.

発明の一態様においては、温度変化による検波回路の出力電圧の変化を抑制することができる。 In one aspect of the invention, it is possible to suppress a change in the output voltage of the detection circuit due to a temperature change.

図１（Ａ）及び図１（Ｂ）は、本発明の実施形態における無線通信装置の構成例を示す図である。1 (A) and 1 (B) are diagrams showing a configuration example of a wireless communication device according to an embodiment of the present invention. 図２（Ａ）は、本実施形態における検波回路の構成例を示す図であり、図２（Ｂ）は、本実施形態における整流機能を説明する図である。FIG. 2A is a diagram showing a configuration example of a detection circuit according to the present embodiment, and FIG. 2B is a diagram illustrating a rectifying function according to the present embodiment. 図３は、本実施形態におけるインバータの出力電圧及び検波回路の出力電圧の温度特性を示す図である。FIG. 3 is a diagram showing the temperature characteristics of the output voltage of the inverter and the output voltage of the detection circuit in this embodiment. 図４は、本実施形態における抵抗値の算出方法を説明する図である。FIG. 4 is a diagram illustrating a method of calculating a resistance value in the present embodiment. 図５は、本実施形態における検波回路の出力電圧の温度依存特性を示す図である。FIG. 5 is a diagram showing the temperature-dependent characteristics of the output voltage of the detection circuit in this embodiment. 図６は、本実施形態における温度に対する出力電圧の変化量を示す図である。FIG. 6 is a diagram showing the amount of change in the output voltage with respect to the temperature in the present embodiment. 図７は、本実施形態における検波回路の他の構成例を示す図である。FIG. 7 is a diagram showing another configuration example of the detection circuit according to the present embodiment. 図８は、本実施形態における検波回路の他の構成例を示す図である。FIG. 8 is a diagram showing another configuration example of the detection circuit according to the present embodiment. 図９（Ａ）及び図９（Ｂ）は、本実施形態における無線通信装置の他の構成例を示す図である。9 (A) and 9 (B) are diagrams showing other configuration examples of the wireless communication device according to the present embodiment. 図１０（Ａ）は、従来の検波回路の構成例を示す図であり、図１０（Ｂ）は、図１０（Ａ）に示した検波回路の温度特性を示す図である。FIG. 10 (A) is a diagram showing a configuration example of a conventional detection circuit, and FIG. 10 (B) is a diagram showing the temperature characteristics of the detection circuit shown in FIG. 10 (A).

以下、本発明の実施形態を図面に基づいて説明する。 Hereinafter, embodiments of the present invention will be described with reference to the drawings.

図１（Ａ）及び図１（Ｂ）は、本発明の一実施形態における検波回路を有する無線通信装置の構成例を示す図である。図１（Ａ）及び図１（Ｂ）には、搬送波方式による四位相偏移変調（ＱＰＳＫ：Quadrature Phase Shift Keying）方式の無線通信装置の構成を一例として示しており、送信部の構成を図１（Ａ）に示し、受信部の構成を図１（Ｂ）に示している。 1 (A) and 1 (B) are diagrams showing a configuration example of a wireless communication device having a detection circuit according to an embodiment of the present invention. FIGS. 1 (A) and 1 (B) show, as an example, the configuration of a four-phase shift keying (QPSK) wireless communication device based on a carrier wave system, and show the configuration of a transmitter. 1 (A) is shown, and the configuration of the receiving unit is shown in FIG. 1 (B).

図１（Ａ）に示す無線通信装置の送信部（送信機）は、ベースバンド処理回路１０１、乗算器（ミキサ）１０２、１０３、局部発振器（ローカル発振器）１０４、９０度ハイブリッド回路１０５、加算器１０６、電力増幅器（ＰＡ：Power Amplifier）１０７、及びアンテナ１０８を有する。ベースバンド処理回路１０１は、図示しないデジタル処理回路等から入力される送信データＳＤＴに基づいて中間周波数信号（ＩＦ信号）を生成して出力する。 The transmitter of the wireless communication device shown in FIG. 1A includes a baseband processing circuit 101, a multiplier (mixer) 102, 103, a local oscillator (local oscillator) 104, a 90-degree hybrid circuit 105, and an adder. It has 106, a power amplifier (PA: Power Amplifier) 107, and an antenna 108. The baseband processing circuit 101 generates and outputs an intermediate frequency signal (IF signal) based on the transmission data SDT input from a digital processing circuit or the like (not shown).

乗算器１０２、１０３は、ベースバンド処理回路１０１から出力されるＩＦ信号に、局部発振器１０４が発振出力する局部発振信号をミキシングする。すなわち、乗算器１０２、１０３は、ベースバンド処理回路１０１からのＩＦ信号を局部発振信号によりアップコンバートして高周波数信号（ＲＦ信号）を生成する。ここで、局部発振器１０４からの局部発振信号は、９０度ハイブリッド回路１０５を介して乗算器１０２、１０３へ供給されており、乗算器１０２に供給される局部発振信号と乗算器１０３に供給される局部発振信号とは位相が９０度ずれている。 The multipliers 102 and 103 mix the local oscillation signal oscillated and output by the local oscillator 104 with the IF signal output from the baseband processing circuit 101. That is, the multipliers 102 and 103 up-convert the IF signal from the baseband processing circuit 101 with the local oscillation signal to generate a high frequency signal (RF signal). Here, the local oscillation signal from the local oscillator 104 is supplied to the multipliers 102 and 103 via the 90-degree hybrid circuit 105, and is supplied to the multiplier 102 and the local oscillation signal supplied to the multiplier 102. The phase is 90 degrees out of phase with the locally oscillated signal.

乗算器１０２、１０３により生成されるＲＦ信号は、加算器１０６によって加算されて電力増幅器１０７に出力される。電力増幅器１０７は、加算器１０６から出力されるＲＦ信号の送信電力を増幅し、アンテナ１０８に入力する。アンテナ１０８は、電力増幅器１０７により入力されるＲＦ信号を送信する。 The RF signals generated by the multipliers 102 and 103 are added by the adder 106 and output to the power amplifier 107. The power amplifier 107 amplifies the transmission power of the RF signal output from the adder 106 and inputs it to the antenna 108. The antenna 108 transmits an RF signal input by the power amplifier 107.

図１（Ａ）に示す無線通信装置の送信部において、例えば、電力増幅器１０７とアンテナ１０８との間に本実施形態における検波回路１０９が接続され、検波回路１０９は、電力増幅器１０７から出力されてアンテナ１０８に入力される交流信号の電力を検出する。すなわち、検波回路１０９は、電力増幅器１０７によって送信電力が増幅されたＲＦ信号の電力を検出する。例えば、検波回路１０９での検出結果を基に、最終的にアンテナ１０８の出力電力がどの位であるかを検出したり、アンテナ１０８の出力電力が所望の電力となるように電力増幅器１０７を制御したりすることが可能となる。 In the transmission unit of the wireless communication device shown in FIG. 1A, for example, the detection circuit 109 of the present embodiment is connected between the power amplifier 107 and the antenna 108, and the detection circuit 109 is output from the power amplifier 107. The power of the AC signal input to the antenna 108 is detected. That is, the detection circuit 109 detects the power of the RF signal whose transmission power is amplified by the power amplifier 107. For example, based on the detection result of the detection circuit 109, it is finally detected how much the output power of the antenna 108 is, and the power amplifier 107 is controlled so that the output power of the antenna 108 becomes the desired power. It becomes possible to do.

図１（Ｂ）に示す無線通信装置の受信部（受信機）は、アンテナ１１１、低雑音増幅器（ＬＮＡ：Low Noise Amplifier）１１２、乗算器（ミキサ）１１３、１１４、クロックデータリカバリ回路１１５、局部発振器（ローカル発振器）１１６、９０度ハイブリッド回路１１７、リミッタ増幅器１１８、１１９、アナログ−デジタル変換器１２０、及びベースバンド処理回路１２１を有する。 The receiver (receiver) of the wireless communication device shown in FIG. 1B includes an antenna 111, a low noise amplifier (LNA) 112, multipliers (mixers) 113 and 114, a clock data recovery circuit 115, and a local part. It has an oscillator (local oscillator) 116, a 90-degree hybrid circuit 117, a limiter amplifier 118, 119, an analog-digital converter 120, and a baseband processing circuit 121.

低雑音増幅器１１２は、アンテナ１１１で受信したＲＦ信号を所望のレベルまで増幅して出力する。乗算器１１３、１１４は、低雑音増幅器１１２から出力されるＲＦ信号に、局部発振器１１６が発振出力する局部発振信号をミキシングする。すなわち、乗算器１１３、１１４は、受信したＲＦ信号を局部発振信号によりダウンコンバートしてＩＦ信号を生成する。乗算器１１３、１１４は、復調回路の一例である。 The low noise amplifier 112 amplifies the RF signal received by the antenna 111 to a desired level and outputs it. The multipliers 113 and 114 mix the local oscillation signal oscillated and output by the local oscillator 116 with the RF signal output from the low noise amplifier 112. That is, the multipliers 113 and 114 down-convert the received RF signal with the local oscillation signal to generate an IF signal. The multipliers 113 and 114 are examples of demodulation circuits.

クロックデータリカバリ回路１１５は、受信したＲＦ信号を基に局部発振器１１６が出力する局部発振信号の位相を制御する。また、局部発振器１１６からの局部発振信号は、９０度ハイブリッド回路１１７を介して乗算器１１３、１１４へ供給されており、乗算器１１３に供給される局部発振信号と乗算器１１４に供給される局部発振信号とは位相が９０度ずれている。 The clock data recovery circuit 115 controls the phase of the local oscillation signal output by the local oscillator 116 based on the received RF signal. Further, the local oscillation signal from the local oscillator 116 is supplied to the multipliers 113 and 114 via the 90-degree hybrid circuit 117, and the local oscillation signal supplied to the multiplier 113 and the local oscillation signal supplied to the multiplier 114. The phase is 90 degrees out of phase with the oscillating signal.

リミッタ増幅器１１８は、乗算器１１３から出力されるＩＦ信号を増幅して出力する。また、リミッタ増幅器１１９は、乗算器１１４から出力されるＩＦ信号を増幅して出力する。アナログ−デジタル変換器１２０は、リミッタ増幅器１１８、１１９から出力されるアナログのＩＦ信号をアナログ−デジタル変換してデジタルデータに変換する。ベースバンド処理回路１２１は、アナログ−デジタル変換器１２０での変換によって得られたデジタルデータに基づいて受信データＲＤＴを生成し、図示しないデジタル処理回路等に出力する。 The limiter amplifier 118 amplifies and outputs the IF signal output from the multiplier 113. Further, the limiter amplifier 119 amplifies and outputs the IF signal output from the multiplier 114. The analog-digital converter 120 converts the analog IF signal output from the limiter amplifiers 118 and 119 into analog-digital conversion and digital data. The baseband processing circuit 121 generates received data RDT based on the digital data obtained by the conversion by the analog-digital converter 120, and outputs the received data RDT to a digital processing circuit or the like (not shown).

図１（Ｂ）に示す無線通信装置の受信部において、例えば、低雑音増幅器１１２と乗算器１１３、１１４との間に本実施形態における検波回路１２２が接続され、検波回路１２２は、低雑音増幅器１１２から出力されて乗算器１１３、１１４に入力される交流信号の電力を検出する。すなわち、検波回路１２２は、低雑音増幅器１１２によって増幅されたＲＦ信号の電力を検出する。例えば、検波回路１２２での検出結果を基に、受信したＲＦ信号の電力がどの位であるかを検出することが可能となる。 In the receiving unit of the wireless communication device shown in FIG. 1B, for example, the detection circuit 122 of the present embodiment is connected between the low noise amplifier 112 and the multipliers 113 and 114, and the detection circuit 122 is a low noise amplifier. The power of the AC signal output from 112 and input to the multipliers 113 and 114 is detected. That is, the detection circuit 122 detects the power of the RF signal amplified by the low noise amplifier 112. For example, it is possible to detect how much power the received RF signal is based on the detection result of the detection circuit 122.

また、例えば、リミッタ増幅器１１８、１１９とアナログ−デジタル変換器１２０との間に本実施形態における検波回路１２３、１２４が接続され、検波回路１２３、１２４は、リミッタ増幅器１１８、１１９から出力されてアナログ−デジタル変換器１２０に入力される交流信号の電力を検出する。すなわち、検波回路１２３は、リミッタ増幅器１１８によって増幅されたＩＦ信号の電力を検出し、検波回路１２４は、リミッタ増幅器１１９によって増幅されたＩＦ信号の電力を検出する。例えば、検波回路１０９での検出結果を基に、復調してデータの信号になったときにどの位の電力であるかを検出したり、アナログ−デジタル変換等を適切に実行できるようリミッタ増幅器１１８、１１９やアナログ−デジタル変換器１２０を制御したりすることが可能となる。 Further, for example, the detection circuits 123 and 124 of the present embodiment are connected between the limiter amplifiers 118 and 119 and the analog-to-digital converter 120, and the detection circuits 123 and 124 are output from the limiter amplifiers 118 and 119 and are analog. -Detects the power of the analog signal input to the digital converter 120. That is, the detection circuit 123 detects the power of the IF signal amplified by the limiter amplifier 118, and the detection circuit 124 detects the power of the IF signal amplified by the limiter amplifier 119. For example, based on the detection result of the detection circuit 109, the limiter amplifier 118 can detect how much power is used when demodulated into a data signal, and can appropriately perform analog-to-digital conversion and the like. It is possible to control the 119 and the analog-to-digital converter 120.

図２（Ａ）は、本実施形態における検波回路の構成例を示す図である。検波回路は、ノードＩＮからノードＯＵＴへ交流信号を伝送する伝送路に対して接続されて交流信号の電力検出を行い、入力される交流信号の電力に応じた出力電圧ＶＯＵＴを出力する。検波回路は、インバータＩＮＶ１、ＩＮＶ２、容量Ｃ１１、Ｃ２１、Ｃ２２、Ｃ３１、及び抵抗Ｒ１１、Ｒ１２、Ｒ２１、Ｒ２２を有する。 FIG. 2A is a diagram showing a configuration example of the detection circuit according to the present embodiment. The detection circuit is connected to a transmission line that transmits an AC signal from the node IN to the node OUT, detects the power of the AC signal, and outputs an output voltage VOUT corresponding to the power of the input AC signal. The detection circuit has inverters INV1, INV2, capacitances C11, C21, C22, C31, and resistors R11, R12, R21, R22.

インバータＩＮＶ１は、Ｐチャネル型電界効果トランジスタ（Ｐチャネル型ＴＦＴ、以下、「Ｐチャネル型トランジスタ」と称す。）ＰＴ１及びＮチャネル型電界効果トランジスタ（Ｎチャネル型ＴＦＴ、以下、「Ｎチャネル型トランジスタ」と称す。）ＮＴ１とを有するＣＭＯＳ（Complementary Metal Oxide Semiconductor）インバータである。Ｐチャネル型トランジスタＰＴ１のソースが電源電圧に接続され、Ｎチャネル型トランジスタＮＴ１のソースが基準電位（グランドレベル）に接続され、Ｐチャネル型トランジスタＰＴ１のドレインとＮチャネル型トランジスタＮＴ１のドレインとが接続される。 The inverter INV1 is a P-channel field effect transistor (P-channel TFT, hereinafter referred to as "P-channel transistor") PT1 and an N-channel field-effect transistor (N-channel TFT, hereinafter "N-channel transistor"). It is a CMOS (Complementary Metal Oxide Semiconductor) inverter having NT1. The source of the P-channel transistor PT1 is connected to the power supply voltage, the source of the N-channel transistor NT1 is connected to the reference potential (ground level), and the drain of the P-channel transistor PT1 and the drain of the N-channel transistor NT1 are connected. Will be done.

また、Ｐチャネル型トランジスタＰＴ１のゲートとＮチャネル型トランジスタＮＴ１のゲートとが、検出対象の交流信号を伝送する伝送路に一方の電極が接続された容量Ｃ１１の他方の電極に接続される。すなわち、インバータＩＮＶ１の入力ノードは、ＡＣカップリング用の容量Ｃ１１を介して、検出対象の交流信号を伝送する伝送路に交流的に接続されており、インバータＩＮＶ１の入力はＤＣカットされている。 Further, the gate of the P-channel transistor PT1 and the gate of the N-channel transistor NT1 are connected to the other electrode of the capacitance C11 to which one electrode is connected to the transmission line for transmitting the AC signal to be detected. That is, the input node of the inverter INV1 is AC-connected to the transmission line for transmitting the AC signal to be detected via the AC coupling capacitance C11, and the input of the inverter INV1 is DC-cut.

抵抗Ｒ１１は、一端がＰチャネル型トランジスタＰＴ１のドレインとＮチャネル型トランジスタＮＴ１のドレインとの相互接続点に接続され、他端が基準電位に接続される。抵抗Ｒ１２は、一端がＰチャネル型トランジスタＰＴ１のドレインとＮチャネル型トランジスタＮＴ１のドレインとの相互接続点に接続され、他端が出力電圧ＶＯＵＴを出力するノードに接続される。すなわち、インバータＩＮＶ１の出力ノードは、抵抗Ｒ１１を介して基準電位に接続されるとともに、抵抗Ｒ１２を介して出力電圧ＶＯＵＴの出力ノードに接続されている。 One end of the resistor R11 is connected to the interconnection point between the drain of the P-channel transistor PT1 and the drain of the N-channel transistor NT1, and the other end is connected to the reference potential. One end of the resistor R12 is connected to the interconnection point between the drain of the P-channel transistor PT1 and the drain of the N-channel transistor NT1, and the other end is connected to the node that outputs the output voltage VOUT. That is, the output node of the inverter INV1 is connected to the reference potential via the resistor R11 and is connected to the output node of the output voltage VOUT via the resistor R12.

また、インバータＩＮＶ２は、Ｐチャネル型トランジスタＰＴ２及びＮチャネル型トランジスタＮＴ２とを有するＣＭＯＳインバータである。Ｐチャネル型トランジスタＰＴ２のソースが電源電圧に接続され、Ｎチャネル型トランジスタＮＴ２のソースが基準電位に接続され、Ｐチャネル型トランジスタＰＴ２のドレインとＮチャネル型トランジスタＮＴ２のドレインとが接続される。 Further, the inverter INV2 is a CMOS inverter having a P-channel transistor PT2 and an N-channel transistor NT2. The source of the P-channel transistor PT2 is connected to the power supply voltage, the source of the N-channel transistor NT2 is connected to the reference potential, and the drain of the P-channel transistor PT2 and the drain of the N-channel transistor NT2 are connected.

また、Ｐチャネル型トランジスタＰＴ２のゲートとＮチャネル型トランジスタＮＴ２のゲートとが、検出対象の交流信号を伝送する伝送路に一方の電極が接続された容量Ｃ２１の他方の電極に接続される。すなわち、インバータＩＮＶ２の入力ノードは、ＡＣカップリング用の容量Ｃ２１を介して、検出対象の交流信号を伝送する伝送路に交流的に接続されており、インバータＩＮＶ２の入力はＤＣカットされている。 Further, the gate of the P-channel transistor PT2 and the gate of the N-channel transistor NT2 are connected to the other electrode of the capacitance C21 to which one electrode is connected to the transmission line for transmitting the AC signal to be detected. That is, the input node of the inverter INV2 is AC-connected to the transmission line for transmitting the AC signal to be detected via the AC coupling capacitance C21, and the input of the inverter INV2 is DC-cut.

容量Ｃ２２は、一方の電極がＰチャネル型トランジスタＰＴ２のドレインとＮチャネル型トランジスタＮＴ２のドレインとの相互接続点に接続され、他方の電極が基準電位に接続される。抵抗Ｒ２１は、一端がＰチャネル型トランジスタＰＴ２のドレインとＮチャネル型トランジスタＮＴ２のドレインとの相互接続点に接続され、他端が基準電位に接続される。抵抗Ｒ２２は、一端がＰチャネル型トランジスタＰＴ２のドレインとＮチャネル型トランジスタＮＴ２のドレインとの相互接続点に接続され、他端が出力電圧ＶＯＵＴを出力するノードに接続される。すなわち、インバータＩＮＶ２の出力ノードは、容量Ｃ２２及び抵抗Ｒ２１のそれぞれを介して基準電位に接続されるとともに、抵抗Ｒ２２を介して出力電圧ＶＯＵＴの出力ノードに接続されている。 In the capacitance C22, one electrode is connected to the interconnection point between the drain of the P-channel transistor PT2 and the drain of the N-channel transistor NT2, and the other electrode is connected to the reference potential. One end of the resistor R21 is connected to the interconnection point between the drain of the P-channel transistor PT2 and the drain of the N-channel transistor NT2, and the other end is connected to the reference potential. One end of the resistor R22 is connected to the interconnection point between the drain of the P-channel transistor PT2 and the drain of the N-channel transistor NT2, and the other end is connected to a node that outputs the output voltage VOUT. That is, the output node of the inverter INV2 is connected to the reference potential via the capacitance C22 and the resistor R21, respectively, and is connected to the output node of the output voltage VOUT via the resistor R22.

容量Ｃ３１は、検波回路の出力を安定化させるためのものであり、一方の電極が出力電圧ＶＯＵＴを出力するノードに接続され、他方の電極が基準電位に接続される。なお、抵抗Ｒ１２、Ｒ２２は、インバータＩＮＶ１、ＩＮＶ２の出力電圧の温度特性の度合いに合わせた、言い換えればインバータＩＮＶ１、ＩＮＶ２の出力電圧変化と同じ比率となるような抵抗値を有している。 The capacitance C31 is for stabilizing the output of the detection circuit, one electrode is connected to a node that outputs an output voltage VOUT, and the other electrode is connected to a reference potential. The resistors R12 and R22 have resistance values that match the degree of temperature characteristics of the output voltages of the inverters INV1 and INV2, in other words, have the same ratio as the output voltage changes of the inverters INV1 and INV2.

図２（Ａ）に示した検波回路では、インバータＩＮＶ１、ＩＮＶ２が、整流素子としての機能を実現する。インバータＩＮＶ１、ＩＮＶ２の入力は、それぞれが有するＰチャネル型トランジスタ及びＮチャネル型トランジスタのゲートに係る容量比等に応じた電圧でバイアスされる。例えば、図２（Ｂ）に一例を示すように、インバータＩＮＶ１、ＩＮＶ２の入力が電圧ＶＢでバイアスされている状態で交流信号が入力されると、インバータＩＮＶ１、ＩＮＶ２の出力はＶＯに示すようになり、インバータＩＮＶ１、ＩＮＶ２により整流素子としての機能が実現される。 In the detection circuit shown in FIG. 2A, the inverters INV1 and INV2 realize the function as a rectifying element. The inputs of the inverters INV1 and INV2 are biased by a voltage corresponding to the capacitance ratio and the like of the gates of the P-channel transistor and the N-channel transistor, respectively. For example, as shown in FIG. 2B, when an AC signal is input while the inputs of the inverters INV1 and INV2 are biased by the voltage VB, the outputs of the inverters INV1 and INV2 are shown in the VO. Therefore, the functions as a rectifying element are realized by the inverters INV1 and INV2.

ここで、検波回路が有する２つのインバータＩＮＶ１、ＩＮＶ２は、それぞれが有するＰチャネル型トランジスタ及びＮチャネル型トランジスタの飽和電流値の大小関係が異なる。インバータＩＮＶ１、ＩＮＶ２の一方のインバータは、Ｐチャネル型トランジスタの飽和電流値がＮチャネル型トランジスタの飽和電流値よりも大きい。また、インバータＩＮＶ１、ＩＮＶ２の他方のインバータは、Ｎチャネル型トランジスタの飽和電流値がＰチャネル型トランジスタの飽和電流値よりも大きい。 Here, the two inverters INV1 and INV2 of the detection circuit differ in the magnitude relationship of the saturation current values of the P-channel transistor and the N-channel transistor each of them. In one of the inverters INV1 and INV2, the saturation current value of the P-channel transistor is larger than the saturation current value of the N-channel transistor. Further, in the other inverters of the inverters INV1 and INV2, the saturation current value of the N-channel transistor is larger than the saturation current value of the P-channel transistor.

Ｐチャネル型トランジスタ及びＮチャネル型トランジスタの飽和電流値は、例えばトランジスタのゲート幅により調整すればよい。Ｐチャネル型トランジスタの飽和電流値をＮチャネル型トランジスタの飽和電流値よりも大きくする場合、Ｐチャネル型トランジスタの飽和電流値とＮチャネル型トランジスタの飽和電流値とが同じであるときと比較して、少なくともＰチャネル型トランジスタのゲート幅を大きくするか、又はＮチャネル型トランジスタのゲート幅を小さくする。また、Ｎチャネル型トランジスタの飽和電流値をＰチャネル型トランジスタの飽和電流値よりも大きくする場合、Ｐチャネル型トランジスタの飽和電流値とＮチャネル型トランジスタの飽和電流値とが同じであるときと比較して、少なくともＰチャネル型トランジスタのゲート幅を小さくするか、又はＮチャネル型トランジスタのゲート幅を大きくする。なお、トランジスタのゲート幅に限らず、トランジスタのゲート長によりトランジスタの飽和電流値を調整するようにしてもよい。 The saturation current value of the P-channel transistor and the N-channel transistor may be adjusted by, for example, the gate width of the transistor. When the saturation current value of the P-channel transistor is made larger than the saturation current value of the N-channel transistor, it is compared with the case where the saturation current value of the P-channel transistor and the saturation current value of the N-channel transistor are the same. , At least increase the gate width of the P-channel transistor, or decrease the gate width of the N-channel transistor. Further, when the saturation current value of the N-channel transistor is made larger than the saturation current value of the P-channel transistor, it is compared with the case where the saturation current value of the P-channel transistor and the saturation current value of the N-channel transistor are the same. Then, at least the gate width of the P-channel transistor is reduced, or the gate width of the N-channel transistor is increased. The saturation current value of the transistor may be adjusted not only by the gate width of the transistor but also by the gate length of the transistor.

本例では、インバータＩＮＶ１は、Ｐチャネル型トランジスタＰＴ１の飽和電流値がＮチャネル型トランジスタＮＴ１の飽和電流値よりも大きく、インバータＩＮＶ２は、Ｎチャネル型トランジスタＮＴ２の飽和電流値がＰチャネル型トランジスタＰＴ２の飽和電流値よりも大きいものとして説明する。このとき、インバータＩＮＶ１の出力電圧は、図３に示す３０１〜３０３のような特性を示し、インバータＩＮＶ２の出力電圧は、図３に示す３１１〜３１３のような特性を示す。図３において、３０１及び３１１が温度Ｔ１での出力電圧を示し、３０２及び３１２が温度Ｔ２（Ｔ１＜Ｔ２）での出力電圧を示し、３０３及び３１３が温度Ｔ３（Ｔ２＜Ｔ３）での出力電圧を示している。なお、横軸はインバータＩＮＶ１、ＩＮＶ２に入力される交流信号の電力であり、縦軸は出力電圧である。 In this example, the inverter INV1 has a saturation current value of the P-channel transistor PT1 larger than the saturation current value of the N-channel transistor NT1, and the inverter INV2 has a saturation current value of the N-channel transistor NT2 of the P-channel transistor PT2. It will be described as being larger than the saturation current value of. At this time, the output voltage of the inverter INV1 shows the characteristics as shown in FIGS. 301 to 303, and the output voltage of the inverter INV2 shows the characteristics as shown in FIGS. 331 to 313. In FIG. 3, 301 and 311 indicate the output voltage at the temperature T1, 302 and 312 indicate the output voltage at the temperature T2 (T1 <T2), and 303 and 313 indicate the output voltage at the temperature T3 (T2 <T3). Is shown. The horizontal axis is the power of the AC signal input to the inverters INV1 and INV2, and the vertical axis is the output voltage.

図３に示されるように、インバータＩＮＶ１は、温度が高くなると出力電圧が高くなり、インバータＩＮＶ２は、温度が高くなると出力電圧が低くなる。すなわち、温度変化に対するインバータＩＮＶ１、ＩＮＶ２の出力電圧の温度特性は逆の特性を示す。また、インバータＩＮＶ１、ＩＮＶ２の出力ノードの一方には容量を設け、他方には容量を設けないことで、交流信号の電力変化に対するインバータＩＮＶ１、ＩＮＶ２の出力電圧の変化率を異ならせる。これにより、インバータＩＮＶ１、ＩＮＶ２の出力ノードを、それぞれの出力電圧の温度特性の度合いに合わせた抵抗値を有する抵抗Ｒ１２、Ｒ２２を介して接続することで抵抗Ｒ１２、Ｒ２２の間の電位は温度特性を持たなくなり、検波回路の出力電圧ＶＯＵＴとして出力される抵抗Ｒ１２、Ｒ２２の間の電位は図３に示す３２１のような特性を示す。つまり、検波回路の出力電圧ＶＯＵＴは、温度変化に対する電圧変化が抑制され、入力される交流信号の電力に応じた電圧変化を示す。 As shown in FIG. 3, the output voltage of the inverter INV1 increases as the temperature rises, and the output voltage of the inverter INV2 decreases as the temperature rises. That is, the temperature characteristics of the output voltages of the inverters INV1 and INV2 with respect to the temperature change show the opposite characteristics. Further, by providing a capacitance to one of the output nodes of the inverters INV1 and INV2 and not providing a capacitance to the other, the rate of change of the output voltage of the inverters INV1 and INV2 with respect to the power change of the AC signal is made different. As a result, by connecting the output nodes of the inverters INV1 and INV2 via resistors R12 and R22 having resistance values corresponding to the degree of temperature characteristics of the respective output voltages, the potential between the resistors R12 and R22 becomes the temperature characteristics. The potential between the resistors R12 and R22, which is output as the output voltage VOUT of the detection circuit, shows the characteristics as shown in FIG. That is, the output voltage VOUT of the detection circuit shows a voltage change corresponding to the power of the input AC signal in which the voltage change with respect to the temperature change is suppressed.

抵抗Ｒ１２、Ｒ２２の算出方法について、図４を参照して説明する。図４において、Ｖ１はインバータＩＮＶ１の出力ノードＶ１の電圧（出力電圧）を示し、Ｖ２はインバータＩＮＶ２の出力ノードＶ２の電圧（出力電圧）を示し、ＶＯＵＴは検波回路の出力電圧を示している。横軸は温度であり、縦軸は出力電圧である。 The calculation method of the resistors R12 and R22 will be described with reference to FIG. In FIG. 4, V1 indicates the voltage (output voltage) of the output node V1 of the inverter INV1, V2 indicates the voltage (output voltage) of the output node V2 of the inverter INV2, and VOUT indicates the output voltage of the detection circuit. The horizontal axis is temperature and the vertical axis is output voltage.

抵抗Ｒ１２、Ｒ２２の抵抗値は、例えば、入力される交流信号の電力が小さい値であるときの出力電圧を用いて算出する。入力される交流信号の電力が所定の値であるとき、所定量の温度変化に対する、インバータＩＮＶ１の出力電圧Ｖ１の変化量がｄＶ１であり、インバータＩＮＶ２の出力電圧Ｖ２の変化量がｄＶ２であったとする。インバータＩＮＶ１、ＩＮＶ２の出力電圧の変化と同じ比率となるように抵抗Ｒ１２、Ｒ２２の抵抗値を設定することで検波回路の出力電圧ＶＯＵＴは温度によらず一定となる。したがって、ｄＶ２：ｄＶ１＝（抵抗Ｒ２２の抵抗値）：（抵抗Ｒ１２の抵抗値）の関係を満たすような抵抗値を算出し抵抗Ｒ１２、Ｒ２２の抵抗値とする。 The resistance values of the resistors R12 and R22 are calculated using, for example, the output voltage when the power of the input AC signal is a small value. When the power of the input AC signal is a predetermined value, the amount of change in the output voltage V1 of the inverter INV1 is dV1 and the amount of change in the output voltage V2 of the inverter INV2 is dV2 with respect to a predetermined amount of temperature change. do. By setting the resistance values of the resistors R12 and R22 so as to have the same ratio as the changes in the output voltages of the inverters INV1 and INV2, the output voltage VOUT of the detection circuit becomes constant regardless of the temperature. Therefore, a resistance value that satisfies the relationship of dV2: dV1 = (resistance value of resistor R22): (resistance value of resistor R12) is calculated and used as the resistance value of the resistors R12 and R22.

以上のように、Ｐチャネル型トランジスタの飽和電流値とＮチャネル型トランジスタの飽和電流値との大小関係が異なる２つのインバータＩＮＶ１、ＩＮＶ２を整流素子として用い、一方のインバータの出力ノードには基準電位に接続された容量及び抵抗を接続し、他方のインバータの出力ノードには容量は接続せずに基準電位に接続された抵抗を接続する。そして、インバータＩＮＶ１、ＩＮＶ２の出力ノードを２つの抵抗を介して接続し、２つの抵抗間の電位を検波回路の出力電圧ＶＯＵＴとして出力する。これにより、温度変化による検波回路の出力電圧ＶＯＵＴの変化を抑制することができる。したがって、温度補償された検波回路を実現し、入力される交流信号の電力を精度良く検出することが可能となる。また、インバータＩＮＶ１、ＩＮＶ２の出力ノードを接続する２つの抵抗の抵抗値を、インバータＩＮＶ１、ＩＮＶ２の出力電圧の変化と同じ比率となるように設定することで、温度変化による検波回路の出力電圧ＶＯＵＴの変化をさらに抑制することができ、より温度補償された検波回路を実現することが可能となる。 As described above, two inverters INV1 and INV2 having different magnitude relations between the saturation current value of the P-channel transistor and the saturation current value of the N-channel transistor are used as rectifying elements, and the output node of one of the inverters has a reference potential. Connect the capacitance and resistor connected to, and connect the resistor connected to the reference potential without connecting the capacitance to the output node of the other inverter. Then, the output nodes of the inverters INV1 and INV2 are connected via two resistors, and the potential between the two resistors is output as the output voltage VOUT of the detection circuit. As a result, it is possible to suppress a change in the output voltage VOUT of the detection circuit due to a temperature change. Therefore, it is possible to realize a temperature-compensated detection circuit and accurately detect the power of the input AC signal. Further, by setting the resistance values of the two resistors connecting the output nodes of the inverters INV1 and INV2 to be the same ratio as the change of the output voltage of the inverters INV1 and INV2, the output voltage VOUT of the detection circuit due to the temperature change is set. It is possible to further suppress the change in the voltage and realize a more temperature-compensated detection circuit.

例えば、本実施形態における検波回路の出力電圧は、図５に示すような温度依存特性を示す。図５は、本実施形態における検波回路の出力電圧の温度依存特性を示す図であり、横軸が入力される交流信号の電力Ｐｉｎであり、縦軸が出力電圧ＶＯＵＴである。図５には、温度Ｔ１１での特性５１１、温度Ｔ１２での特性５１２、温度Ｔ１３での特性５１３、温度Ｔ１４での特性５１４、及び温度Ｔ１５での特性５１５を示している。温度Ｔ１１〜Ｔ１５は、Ｔ１１（低温）＜Ｔ１２＜Ｔ１３＜Ｔ１４＜Ｔ１５（高温）である。図５から明らかなように、温度が変化したとしても、本実施形態における検波回路の出力電圧はほとんど変化しない。例えば、入力される交流信号の電力が所定の値であるときの温度変化に対する検波回路の出力電圧の変化量は、図６に一例を示すように従来と比較して１／２０以下となる。図６は、温度に対する検波回路の出力電圧の変化量を示す図である。従来のダイオードを用いた検波回路では破線６０２で示すように０．２Ｖを越える変化を示すのに対して、本実施形態における検波回路では実線６０１で示すように変化量は０．０１Ｖ以下である。 For example, the output voltage of the detection circuit in this embodiment shows temperature-dependent characteristics as shown in FIG. FIG. 5 is a diagram showing temperature-dependent characteristics of the output voltage of the detection circuit in the present embodiment, in which the horizontal axis is the power pin of the input AC signal and the vertical axis is the output voltage VOUT. FIG. 5 shows the characteristic 511 at the temperature T11, the characteristic 512 at the temperature T12, the characteristic 513 at the temperature T13, the characteristic 514 at the temperature T14, and the characteristic 515 at the temperature T15. The temperatures T11 to T15 are T11 (low temperature) <T12 <T13 <T14 <T15 (high temperature). As is clear from FIG. 5, even if the temperature changes, the output voltage of the detection circuit in the present embodiment hardly changes. For example, the amount of change in the output voltage of the detection circuit with respect to the temperature change when the power of the input AC signal is a predetermined value is 1/20 or less as compared with the conventional case as shown by an example in FIG. FIG. 6 is a diagram showing the amount of change in the output voltage of the detection circuit with respect to temperature. The detection circuit using a conventional diode shows a change exceeding 0.2 V as shown by the broken line 602, whereas the detection circuit in the present embodiment shows a change amount of 0.01 V or less as shown by the solid line 601. ..

なお、前述した図２（Ａ）に示す検波回路では、インバータＩＮＶ１、ＩＮＶ２の入力、すなわちＰチャネル型トランジスタ及びＮチャネル型トランジスタのゲートは、それぞれが有するＰチャネル型トランジスタ及びＮチャネル型トランジスタのゲートに係る容量比等に応じた電圧でバイアスされるようにしている。しかし、これに限定されず、例えば図７に示すようにバイアス電圧を生成するバイアス回路を設けて、インバータＩＮＶ１、ＩＮＶ２の入力を所定の電圧にバイアスするようにしてもよい。 In the detection circuit shown in FIG. 2A described above, the inputs of the inverters INV1 and INV2, that is, the gates of the P-channel transistor and the N-channel transistor are the gates of the P-channel transistor and the N-channel transistor, respectively. It is biased by a voltage according to the capacitance ratio and the like. However, the present invention is not limited to this, and for example, as shown in FIG. 7, a bias circuit for generating a bias voltage may be provided to bias the inputs of the inverters INV1 and INV2 to a predetermined voltage.

図７は、本実施形態における検波回路の他の構成例を示す図である。図７において、図２（Ａ）に示した構成要素と同一の機能を有する構成要素には同一の符号を付し、重複する説明は省略する。図７に示す検波回路では、インバータＩＮＶ１が有するＰチャネル型トランジスタＰＴ１及びＮチャネル型トランジスタＮＴ１のゲートがインダクタ７０１を介してゲート電圧ＧＡＴＥ１に接続される。すなわち、インバータＩＮＶ１の入力は、ゲート電圧ＧＡＴＥ１に基づく電圧でバイアスされる。 FIG. 7 is a diagram showing another configuration example of the detection circuit according to the present embodiment. In FIG. 7, components having the same functions as the components shown in FIG. 2A are designated by the same reference numerals, and redundant description will be omitted. In the detection circuit shown in FIG. 7, the gates of the P-channel transistor PT1 and the N-channel transistor NT1 included in the inverter INV1 are connected to the gate voltage GATE1 via the inductor 701. That is, the input of the inverter INV1 is biased by the voltage based on the gate voltage GATE1.

また、インバータＩＮＶ２が有するＰチャネル型トランジスタＰＴ２及びＮチャネル型トランジスタＮＴ２のゲートがインダクタ７０２を介してゲート電圧ＧＡＴＥ２に接続される。すなわち、インバータＩＮＶ２の入力は、ゲート電圧ＧＡＴＥ２に基づく電圧でバイアスされる。このようにバイアス電圧を生成するバイアス回路を設けて、インバータＩＮＶ１、ＩＮＶ２の入力をバイアスするようにしても、同様の効果を得ることができる。 Further, the gates of the P-channel transistor PT2 and the N-channel transistor NT2 included in the inverter INV2 are connected to the gate voltage GATE2 via the inductor 702. That is, the input of the inverter INV2 is biased by the voltage based on the gate voltage GATE2. The same effect can be obtained by providing a bias circuit for generating a bias voltage in this way to bias the inputs of the inverters INV1 and INV2.

また、前述した図２（Ａ）に示す検波回路では、インバータＩＮＶ２の出力ノードであるＰチャネル型トランジスタＰＴ２のドレインとＮチャネル型トランジスタＮＴ２のドレインとの相互接続点に接続される容量を基準電位に対して接続するようにしているが、図８に示すように電源電圧に対して接続しても、同様の効果を得ることができる。 Further, in the detection circuit shown in FIG. 2A described above, the capacitance connected to the interconnection point between the drain of the P-channel transistor PT2, which is the output node of the inverter INV2, and the drain of the N-channel transistor NT2 is used as the reference potential. However, the same effect can be obtained by connecting to the power supply voltage as shown in FIG.

図８は、本実施形態における検波回路の他の構成例を示す図である。図８において、図２（Ａ）に示した構成要素と同一の機能を有する構成要素には同一の符号を付し、重複する説明は省略する。図８に示す検波回路では、容量Ｃ２３は、一方の電極がＰチャネル型トランジスタＰＴ２のドレインとＮチャネル型トランジスタＮＴ２のドレインとの相互接続点に接続され、他方の電極が電源電圧に接続される。 FIG. 8 is a diagram showing another configuration example of the detection circuit according to the present embodiment. In FIG. 8, components having the same functions as the components shown in FIG. 2 (A) are designated by the same reference numerals, and redundant description will be omitted. In the detection circuit shown in FIG. 8, one electrode of the capacitance C23 is connected to the interconnection point between the drain of the P-channel transistor PT2 and the drain of the N-channel transistor NT2, and the other electrode is connected to the power supply voltage. ..

なお、本実施形態における検波回路を有する無線通信装置の一例として、四位相偏移変調方式の無線通信装置を示したが、搬送波方式による他の変調方式の無線通信装置にも、本実施形態における検波回路を適用可能である。また、搬送波方式による無線通信装置に限らず、インパルス方式による無線通信装置にも、本実施形態における検波回路を適用可能である。 As an example of the wireless communication device having the detection circuit in the present embodiment, the wireless communication device of the four-phase shift keying system is shown, but the wireless communication device of the other modulation system by the carrier wave system is also used in the present embodiment. A detection circuit can be applied. Further, the detection circuit according to the present embodiment can be applied not only to the wireless communication device based on the carrier wave method but also to the wireless communication device based on the impulse method.

図９（Ａ）及び図９（Ｂ）は、本実施形態における検波回路を有するインパルス方式による無線通信装置の構成例を示す図である。図９（Ａ）に無線通信装置の送信部の構成を示し、図９（Ｂ）に無線通信装置の受信部の構成を示す。なお、以下に説明するインパルス方式による無線通信装置は、１シンボル周期内におけるパルスの配置位置（位相）を送信データに応じて変えることで、１シンボルに複数のビットの情報をのせて通信を行う。 9 (A) and 9 (B) are diagrams showing a configuration example of a wireless communication device by an impulse system having a detection circuit according to the present embodiment. FIG. 9A shows the configuration of the transmitting unit of the wireless communication device, and FIG. 9B shows the configuration of the receiving unit of the wireless communication device. The impulse-type wireless communication device described below performs communication by carrying information of a plurality of bits on one symbol by changing the pulse arrangement position (phase) within one symbol cycle according to the transmission data. ..

図９（Ａ）に示す無線通信装置の送信部（送信機）は、パルス位置変調回路２０１、ディレイロックドループ回路（ＤＬＬ：Delay Locked Loop）２０２、２０３、パルス発生器２０４、バンドパスフィルタ２０５、電力増幅器（ＰＡ：Power Amplifier）２０６、及びアンテナ２０７を有する。 The transmitter of the wireless communication device shown in FIG. 9A includes a pulse position modulation circuit 201, a delay locked loop circuit (DLL: Delay Locked Loop) 202, 203, a pulse generator 204, and a bandpass filter 205. It has a power amplifier (PA: Power Amplifier) 206 and an antenna 207.

パルス位置変調回路２０１は、送信データＳＤＴ及びクロックＣＬＫが入力され、送信データＳＤＴに応じて１シンボル周期内におけるパルスの配置位置を制御する。例えば、７１−７６ＧＨｚや８１−８６ＧＨｚのＥバンドと呼ばれる周波数帯（ミリ波帯）を使用して無線通信を行う場合、パルス位置変調回路２０１は、送信データＳＤＴに応じて時間的に＋６ｐｓ（π）、＋３ｐｓ（π／２）、０ｐｓ、−３ｐｓ（−π／２）の何れかにパルスの配置位置（位相）をずらす。パルス位置変調回路２０１は、ディレイロックドループ回路２０２、２０３から出力される信号を用いて、パルスの配置位置（位相）の制御を行う。 The pulse position modulation circuit 201 receives the transmission data SDT and the clock CLK, and controls the pulse arrangement position within one symbol period according to the transmission data SDT. For example, when wireless communication is performed using a frequency band (millimeter wave band) called the E band of 71-76 GHz or 81-86 GHz, the pulse position modulation circuit 201 temporally +6 ps (π) according to the transmission data SDT. ), + 3ps (π / 2), 0ps, -3ps (−π / 2). The pulse position modulation circuit 201 controls the pulse arrangement position (phase) by using the signals output from the delay locked loop circuits 202 and 203.

パルス発生器２０４は、パルス位置変調回路２０１の出力に応じたタイミングで、幅の狭い短パルス（インパルス）を発生する。バンドバスフィルタ２０５は、パルス発生器２０４により発生された短パルスに無線通信に使用する周波数帯に応じた帯域制限を施して、高周波成分を抽出する。電力増幅器２０６は、バンドパスフィルタ２０５から出力される信号の送信電力を増幅し、アンテナ１０８に入力する。アンテナ１０８は、電力増幅器１０７により入力される信号を送信する。 The pulse generator 204 generates a narrow short pulse (impulse) at a timing corresponding to the output of the pulse position modulation circuit 201. The band-pass filter 205 extracts a high-frequency component by limiting the short pulse generated by the pulse generator 204 according to the frequency band used for wireless communication. The power amplifier 206 amplifies the transmission power of the signal output from the bandpass filter 205 and inputs it to the antenna 108. The antenna 108 transmits a signal input by the power amplifier 107.

図９（Ａ）に示す無線通信装置の送信部においては、例えば、電力増幅器２０６とアンテナ２０７との間に検波回路２０８が接続され、検波回路２０８は、電力増幅器２０６から出力されてアンテナ２０７に入力される交流信号の電力を検出する。すなわち、検波回路２０６は、電力増幅器２０６によって送信電力が増幅された交流信号の電力を検出する。 In the transmission unit of the wireless communication device shown in FIG. 9A, for example, the detection circuit 208 is connected between the power amplifier 206 and the antenna 207, and the detection circuit 208 is output from the power amplifier 206 to the antenna 207. Detects the power of the input AC signal. That is, the detection circuit 206 detects the power of the AC signal whose transmission power is amplified by the power amplifier 206.

図９（Ｂ）に示す無線通信装置の受信部（受信機）は、アンテナ２１１、低雑音増幅器（ＬＮＡ：Low Noise Amplifier）２１２、乗算器（ミキサ）２１３、２１４、クロックデータリカバリ回路２１５、パルス発生器２１６、バンドパスフィルタ２１７、９０度ハイブリッド回路２１８、リミッタ増幅器２１９、２２０、アナログ−デジタル変換器２２１、及びベースバンド処理回路２２２を有する。 The receiver of the wireless communication device shown in FIG. 9B includes an antenna 211, a low noise amplifier (LNA) 212, a multiplier (mixer) 213 and 214, a clock data recovery circuit 215, and a pulse. It has a generator 216, a bandpass filter 217, a 90 degree hybrid circuit 218, limiter amplifiers 219 and 220, an analog-to-digital converter 221 and a baseband processing circuit 222.

低雑音増幅器２１２は、アンテナ２１１で受信したＲＦ信号を所望のレベルまで増幅して出力する。乗算器２１３、２１４は、低雑音増幅器２１２から出力されるＲＦ信号に、パルス発生器２１６及びバンドパスフィルタ２１７により生成されるパルス信号をミキシングして検波を行う。これにより、乗算器２１３、２１４は、受信したＲＦ信号からＩＦ信号を生成する。乗算器２１３、２１４は復調回路の一例である。 The low noise amplifier 212 amplifies the RF signal received by the antenna 211 to a desired level and outputs it. The multipliers 213 and 214 detect the RF signal output from the low noise amplifier 212 by mixing the pulse signal generated by the pulse generator 216 and the bandpass filter 217. As a result, the multipliers 213 and 214 generate an IF signal from the received RF signal. The multipliers 213 and 214 are examples of demodulation circuits.

クロックデータリカバリ回路２１５は、受信したＲＦ信号を基にパルス発生器２１６における短パルスの発生タイミング（位相）を制御する。パルス発生器２１６は、送信部のパルス発生器２０４と同様の周期で短パルスを発生する。バンドバスフィルタ２１７は、送信部のバンドパスフィルタ２０５と同様の通過特性を有し、パルス発生器２１６により発生された短パルスから高周波成分を抽出する。バンドパスフィルタ２１７から出力される信号は、９０度ハイブリッド回路２１８を介して乗算器２１３、２１４へ供給されており、乗算器２１３に供給されるパルス信号と乗算器２１４に供給されるパルス信号とは位相が９０度ずれている。 The clock data recovery circuit 215 controls the generation timing (phase) of the short pulse in the pulse generator 216 based on the received RF signal. The pulse generator 216 generates a short pulse at a cycle similar to that of the pulse generator 204 of the transmission unit. The band bus filter 217 has the same pass characteristics as the band pass filter 205 of the transmission unit, and extracts high frequency components from the short pulse generated by the pulse generator 216. The signal output from the bandpass filter 217 is supplied to the multipliers 213 and 214 via the 90-degree hybrid circuit 218, and includes a pulse signal supplied to the multiplier 213 and a pulse signal supplied to the multiplier 214. Is 90 degrees out of phase.

リミッタ増幅器２１９は、乗算器２１３から出力されるＩＦ信号を増幅して出力する。また、リミッタ増幅器２２０は、乗算器２１４から出力されるＩＦ信号を増幅して出力する。アナログ−デジタル変換器２２１は、リミッタ増幅器２１９、２２０から出力されるアナログのＩＦ信号をアナログ−デジタル変換してデジタルデータに変換する。ベースバンド処理回路２２２は、アナログ−デジタル変換器２２１での変換によって得られたデジタルデータに基づいて受信データＲＤＴを生成し出力する。 The limiter amplifier 219 amplifies and outputs the IF signal output from the multiplier 213. Further, the limiter amplifier 220 amplifies and outputs the IF signal output from the multiplier 214. The analog-digital converter 221 converts the analog IF signal output from the limiter amplifiers 219 and 220 into analog-digital conversion and converts it into digital data. The baseband processing circuit 222 generates and outputs the received data RDT based on the digital data obtained by the conversion in the analog-digital converter 221.

図９（Ｂ）に示す無線通信装置の受信部においては、例えば、低雑音増幅器２１２と乗算器２１３、２１４との間に検波回路２２３が接続され、検波回路２２３は、低雑音増幅器２１２から出力されて乗算器２１３、２１４に入力される交流信号の電力を検出する。すなわち、検波回路２２３は、低雑音増幅器２１２によって増幅されたＲＦ信号の電力を検出する。 In the receiving unit of the wireless communication device shown in FIG. 9B, for example, the detection circuit 223 is connected between the low noise amplifier 212 and the multipliers 213 and 214, and the detection circuit 223 outputs from the low noise amplifier 212. The power of the AC signal input to the multipliers 213 and 214 is detected. That is, the detection circuit 223 detects the power of the RF signal amplified by the low noise amplifier 212.

また、例えば、リミッタ増幅器２１９、２２０とアナログ−デジタル変換器２２１との間に検波回路２２４、２２５が接続され、検波回路２２４、２２５は、リミッタ増幅器２１９、２２０から出力されてアナログ−デジタル変換器２２１に入力される交流信号の電力を検出する。すなわち、検波回路２２４は、リミッタ増幅器２１９によって増幅されたＩＦ信号の電力を検出し、検波回路２２５は、リミッタ増幅器２２０によって増幅されたＩＦ信号の電力を検出する。 Further, for example, the detection circuits 224 and 225 are connected between the limiter amplifiers 219 and 220 and the analog-digital converter 221. The detection circuits 224 and 225 are output from the limiter amplifiers 219 and 220 to be an analog-to-digital converter. The power of the AC signal input to 221 is detected. That is, the detection circuit 224 detects the power of the IF signal amplified by the limiter amplifier 219, and the detection circuit 225 detects the power of the IF signal amplified by the limiter amplifier 220.

なお、前記実施形態は、何れも本発明を実施するにあたっての具体化のほんの一例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、またはその主要な特徴から逸脱することなく、様々な形で実施することができる。 It should be noted that the above-described embodiments are merely examples of embodiment of the present invention, and the technical scope of the present invention should not be construed in a limited manner by these. That is, the present invention can be implemented in various forms without departing from the technical idea or its main features.

１０１、１２１ ベースバンド処理回路
１０２、１０３、１１３、１１４ 乗算器
１０４、１１６ 局部発振器
１０５、１１７ ９０度ハイブリッド回路
１０６ 加算器
１０７、１１１ 電力増幅器
１０８ アンテナ
１０９、１２２〜１２４、２０８、２２３〜２２５ 検波回路
１１２ 低雑音増幅器
１１５ クロックデータリカバリ回路
１１８、１１９ リミッタ増幅器
１２０ アナログ−デジタル変換器
ＩＮＶ１，ＩＮＶ２ インバータ
Ｃ１１、Ｃ２１、Ｃ２２、Ｃ３１ 容量
Ｒ１１、Ｒ１２、Ｒ２１、Ｒ２２ 抵抗 101, 121 Baseband processing circuit 102, 103, 113, 114 Multiplier 104, 116 Local oscillator 105, 117 90 degree hybrid circuit 106 Adder 107, 111 Power amplifier 108 Antenna 109, 122-124, 208, 223-225 Detection Circuit 112 Low Noise Amplifier 115 Clock Data Recovery Circuit 118, 119 Limiter Amplifier 120 Analog-Digital Converter INV1, INV2 Inverter C11, C21, C22, C31 Capacity R11, R12, R21, R22 Resistance

Claims (9)

第１のＰチャネル型トランジスタと飽和電流値が前記第１のＰチャネル型トランジスタの飽和電流値よりも小さい第１のＮチャネル型トランジスタとを有し、入力ノードが交流信号を伝送する伝送路に第１の容量を介して接続され、前記交流信号の電力に応じた第１の出力電圧を出力し、温度が高くなると前記第１の出力電圧が高くなる第１のインバータと、
第２のＰチャネル型トランジスタと飽和電流値が前記第２のＰチャネル型トランジスタの飽和電流値よりも大きい第２のＮチャネル型トランジスタとを有し、入力ノードが前記伝送路に第２の容量を介して接続され、前記交流信号の電力に応じた第２の出力電圧を出力し、温度が高くなると前記第２の出力電圧が低くなる第２のインバータと、
前記第１のインバータの出力ノード又は前記第２のインバータの出力ノードの何れか一方の出力ノードに、一方の電極が接続される第３の容量と、
前記第１のインバータの出力ノードと検波回路の出力ノードとの間に接続される第１の抵抗と、
前記第２のインバータの出力ノードと前記検波回路の出力ノードとの間に接続される第２の抵抗とを有することを特徴とする検波回路。 A transmission line having a first P-channel transistor and a first N-channel transistor whose saturation current value is smaller than the saturation current value of the first P-channel transistor, and an input node transmitting an AC signal. is connected via a first capacitor, and outputs a first output voltage corresponding to the power of the AC signal, a first inverter is the first output voltage and the temperature rises higher,
It has a second P-channel transistor and a second N-channel transistor whose saturation current value is larger than the saturation current value of the second P-channel transistor, and an input node has a second capacitance in the transmission path. are connected via a, and outputs a second output voltage corresponding to the power of the AC signal, and a second inverter to which the second output voltage at higher temperatures is lowered,
A third capacitance in which one electrode is connected to either the output node of the first inverter or the output node of the second inverter.
A first resistor connected between the output node of the first inverter and the output node of the detection circuit,
A detection circuit having a second resistor connected between an output node of the second inverter and an output node of the detection circuit. 前記第１の抵抗及び前記第２の抵抗は、温度変化に対する前記第１のインバータの前記第１の出力電圧の変化量をｄＶ１とし前記第２のインバータの前記第２の出力電圧の変化量をｄＶ２とし、前記第１の抵抗の抵抗値をＲ１とし前記第２の抵抗の抵抗値をＲ２としたとき、ｄＶ２：ｄＶ１＝Ｒ２：Ｒ１の関係を満たす抵抗値を有することを特徴とする請求項１記載の検波回路。 Said first resistor and said second resistor, the change amount of the second output voltage of the first of said first amount of change in output voltage as a dV1 the second inverter of the inverter to a temperature change Is dV2 , the resistance value of the first resistor is R1, and the resistance value of the second resistor is R2, the resistance value satisfies the relationship of dV2: dV1 = R2: R1. The detection circuit according to claim 1. 前記第１のインバータの入力ノード及び前記第２のインバータの入力ノードは、それぞれ所定の電圧にバイアスされることを特徴とする請求項１又は２記載の検波回路。 The detection circuit according to claim 1 or 2, wherein the input node of the first inverter and the input node of the second inverter are biased to a predetermined voltage, respectively. 前記第１のインバータの入力ノード及び前記第２のインバータの入力ノードをそれぞれ所定の電圧にバイアスするバイアス回路を有することを特徴とする請求項１又は２記載の検波回路。 The detection circuit according to claim 1 or 2, further comprising a bias circuit for biasing the input node of the first inverter and the input node of the second inverter to a predetermined voltage, respectively. 送信する交流信号の電力を増幅する電力増幅器と、
前記電力増幅器により入力される前記交流信号を送信するアンテナと、
前記交流信号の電力を検出する検波回路とを有し、
前記検波回路は、
第１のＰチャネル型トランジスタと飽和電流値が前記第１のＰチャネル型トランジスタの飽和電流値よりも小さい第１のＮチャネル型トランジスタとを有し、第１の容量を介して入力される前記交流信号の電力に応じた第１の出力電圧を出力し、温度が高くなると前記第１の出力電圧が高くなる第１のインバータと、
第２のＰチャネル型トランジスタと飽和電流値が前記第２のＰチャネル型トランジスタの飽和電流値よりも大きい第２のＮチャネル型トランジスタとを有し、第２の容量を介して入力される前記交流信号の電力に応じた第２の出力電圧を出力し、温度が高くなると前記第２の出力電圧が低くなる第２のインバータと、
前記第１のインバータの出力ノード又は前記第２のインバータの出力ノードの何れか一方の出力ノードに、一方の電極が接続される第３の容量と、
前記第１のインバータの出力ノードと前記検波回路の出力ノードとの間に接続される第１の抵抗と、
前記第２のインバータの出力ノードと前記検波回路の出力ノードとの間に接続される第２の抵抗とを有することを特徴とする無線通信装置。 A power amplifier that amplifies the power of the AC signal to be transmitted, and
An antenna that transmits the AC signal input by the power amplifier, and
It has a detection circuit that detects the power of the AC signal.
The detection circuit
The first P-channel transistor and the first N-channel transistor whose saturation current value is smaller than the saturation current value of the first P-channel transistor are included, and the input is input via the first capacitance. outputting a first output voltage corresponding to the power of an AC signal, a first inverter is the first output voltage and the temperature rises higher,
The second P-channel transistor and the second N-channel transistor whose saturation current value is larger than the saturation current value of the second P-channel transistor are included, and the second N-channel transistor is input via the second capacitance. outputting a second output voltage corresponding to the power of the AC signal, and a second inverter to which the second output voltage at higher temperatures is lowered,
A third capacitance in which one electrode is connected to either the output node of the first inverter or the output node of the second inverter.
A first resistor connected between the output node of the output node and the detection circuit of the first inverter,
A wireless communication device having a second resistor connected between an output node of the second inverter and an output node of the detection circuit. 前記電力増幅器と前記アンテナとの間に前記検波回路が接続されることを特徴とする請求項５記載の無線通信装置。 The wireless communication device according to claim 5 , wherein the detection circuit is connected between the power amplifier and the antenna. アンテナと、
前記アンテナで受信した交流信号を増幅する増幅器と、
前記増幅器で増幅された前記交流信号を復調する復調回路と、
復調された前記交流信号をデジタル信号に変換する変換器と、
前記交流信号の電力を検出する検波回路とを有し、
前記検波回路は、
第１のＰチャネル型トランジスタと飽和電流値が前記第１のＰチャネル型トランジスタの飽和電流値よりも小さい第１のＮチャネル型トランジスタとを有し、第１の容量を介して入力される前記交流信号の電力に応じた第１の出力電圧を出力し、温度が高くなると前記第１の出力電圧が高くなる第１のインバータと、
第２のＰチャネル型トランジスタと飽和電流値が前記第２のＰチャネル型トランジスタの飽和電流値よりも大きい第２のＮチャネル型トランジスタとを有し、第２の容量を介して入力される前記交流信号の電力に応じた第２の出力電圧を出力し、温度が高くなると前記第２の出力電圧が低くなる第２のインバータと、
前記第１のインバータの出力ノード又は前記第２のインバータの出力ノードの何れか一方の出力ノードに、一方の電極が接続される第３の容量と、
前記第１のインバータの出力ノードと前記検波回路の出力ノードとの間に接続される第１の抵抗と、
前記第２のインバータの出力ノードと前記検波回路の出力ノードとの間に接続される第２の抵抗とを有することを特徴とする無線通信装置。 With the antenna
An amplifier that amplifies the AC signal received by the antenna, and
A demodulation circuit that demodulates the AC signal amplified by the amplifier,
A converter that converts the demodulated AC signal into a digital signal,
It has a detection circuit that detects the power of the AC signal.
The detection circuit
The first P-channel transistor and the first N-channel transistor whose saturation current value is smaller than the saturation current value of the first P-channel transistor are included, and the input is input via the first capacitance. outputting a first output voltage corresponding to the power of an AC signal, a first inverter is the first output voltage and the temperature rises higher,
The second P-channel transistor and the second N-channel transistor whose saturation current value is larger than the saturation current value of the second P-channel transistor are included, and the second N-channel transistor is input via the second capacitance. outputting a second output voltage corresponding to the power of the AC signal, and a second inverter to which the second output voltage at higher temperatures is lowered,
A third capacitance in which one electrode is connected to either the output node of the first inverter or the output node of the second inverter.
A first resistor connected between the output node of the output node and the detection circuit of the first inverter,
A wireless communication device having a second resistor connected between an output node of the second inverter and an output node of the detection circuit. 前記増幅器と前記復調回路との間に前記検波回路が接続されることを特徴とする請求項７記載の無線通信装置。 The wireless communication device according to claim 7 , wherein the detection circuit is connected between the amplifier and the demodulation circuit. 前記復調回路と前記変換器との間に前記検波回路が接続されることを特徴とする請求項７又は８記載の無線通信装置。 The wireless communication device according to claim 7 or 8 , wherein the detection circuit is connected between the demodulation circuit and the converter.
JP2017160088A 2017-08-23 2017-08-23 Detection circuit and wireless communication device Active JP6944108B2 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2017160088A JP6944108B2 (en) 2017-08-23 2017-08-23 Detection circuit and wireless communication device
US16/106,566 US10348285B2 (en) 2017-08-23 2018-08-21 Detector circuit and wireless communication apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017160088A JP6944108B2 (en) 2017-08-23 2017-08-23 Detection circuit and wireless communication device

Publications (2)

Publication Number Publication Date
JP2019041167A JP2019041167A (en) 2019-03-14
JP6944108B2 true JP6944108B2 (en) 2021-10-06

Family

ID=65434399

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017160088A Active JP6944108B2 (en) 2017-08-23 2017-08-23 Detection circuit and wireless communication device

Country Status (2)

Country Link
US (1) US10348285B2 (en)
JP (1) JP6944108B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210028841A (en) 2019-09-05 2021-03-15 삼성전자주식회사 An electronic device and method for calibrating and detecting ferformance of a radio frequency intergrated circuit

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3971368B2 (en) 2003-11-18 2007-09-05 株式会社東芝 A signal intensity detection circuit and an amplification factor control system using the same.
JP4689591B2 (en) 2006-12-13 2011-05-25 三菱電機株式会社 Detection circuit
ATE518298T1 (en) * 2007-04-20 2011-08-15 Fujitsu Ltd AMPLIFIER DEVICE
US8019292B2 (en) * 2007-07-11 2011-09-13 Axiom Microdevices, Inc. Power amplifier amplitude modulator system and method
WO2018084889A1 (en) * 2016-11-02 2018-05-11 Peregrine Semiconductor Corporation Mismatch detection using replica circuit

Also Published As

Publication number Publication date
US10348285B2 (en) 2019-07-09
US20190068180A1 (en) 2019-02-28
JP2019041167A (en) 2019-03-14

Similar Documents

Publication Publication Date Title
US9917586B2 (en) Digital signal up-converting apparatus and related digital signal up-converting method
US8374571B2 (en) Semiconductor integrated circuit and operating method thereof
CN102870328B (en) There is the PLL charge pump of the coupling to bias node of minimizing
US6346861B2 (en) Phase locked loop with high-speed locking characteristic
US20070026835A1 (en) Multiplier and radio communication apparatus using the same
US7772913B2 (en) Mixer circuit, communication device, and electronic equipment
WO2011119746A1 (en) Frequency multiplying transceiver
US7911281B2 (en) PLL circuit and radio communication apparatus
US7719338B2 (en) Pulse generating circuit and UWB communication system
JP4477520B2 (en) Carrier leak reduction transmitter circuit
JP6944108B2 (en) Detection circuit and wireless communication device
US7792514B2 (en) Envelope detector for AM radio
US20190214998A1 (en) Delay locked loop circuit
JP6755093B2 (en) Wireless transmitter and wireless transmission method
US9166848B2 (en) Frequency-shift keying receiver
US10594342B1 (en) Power amplifying system and associated power amplifying method for bluetooth device
CN110896338B (en) Clock transmission module and network transmission method
JP2009017528A (en) Pulse generating circuit and uwb communication system
US11012078B1 (en) IQ signal source
US20190068356A1 (en) Impulse generation circuit and wireless communication apparatus
JP6492848B2 (en) Demodulation circuit and wireless tag device using the same
JP6950043B2 (en) Wireless transmitter and wireless transmission method
CN112543067B (en) Radio frequency signal detector and method thereof
US10615780B2 (en) Low power 25% duty cycle local oscillator clock generation circuit
JP3923826B2 (en) Wireless receiver circuit

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200514

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210309

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210412

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210810

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210823

R150 Certificate of patent or registration of utility model

Ref document number: 6944108

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150