JP3923826B2 - 無線受信回路 - Google Patents
無線受信回路 Download PDFInfo
- Publication number
- JP3923826B2 JP3923826B2 JP2002079112A JP2002079112A JP3923826B2 JP 3923826 B2 JP3923826 B2 JP 3923826B2 JP 2002079112 A JP2002079112 A JP 2002079112A JP 2002079112 A JP2002079112 A JP 2002079112A JP 3923826 B2 JP3923826 B2 JP 3923826B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- phase
- oscillation
- image processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Superheterodyne Receivers (AREA)
- Noise Elimination (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、受信信号ＲＦから中間信号ＩＦを抽出するとともにその中間信号ＩＦに含まれる不要成分であるイメージ信号成分を除去するイメージ処理を行なう無線受信回路に関する。
【０００２】
【従来の技術】
従来より、受信された高周波信号ＲＦ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ）と、そのＲＦ信号に対し所定の周波数だけ低い周波数の信号ＬＯとをミキシングして中間周波数の信号ＩＦ（Ｉｎｔｅｒｍｅｄｉａｔｅ Ｆｒｅｑｕｅｎｃｙ）を抽出するとともにそのＩＦ信号に含まれるイメージ信号成分を除去するイメージ処理を行なう無線受信回路が知られている。ここで、信号ＬＯは、例えば無線受信回路に内蔵された発振器回路により生成され、受信信号ＲＦのキャリア周波数を下げるのに用いられる。
【０００３】
図５は、無線受信回路を構成する、ＩＦ信号を抽出するためのダウンコンバート回路を示す図である。
【０００４】
図５に示すダウンコンバート回路１は、ミキサ１＿１とローパスフィルタ（ＬＰＦ：Ｌｏｗ Ｐａｓｓ Ｆｉｌｔｅｒ）１＿２から構成されている。ミキサ１＿１には、ＲＦ信号と、図示しない発振回路からの、ＲＦ信号に対し所定の周波数だけ低い周波数のＬＯ信号が入力される。このダウンコンバート回路１は、ＲＦ信号とＬＯ信号をミキサ１＿１でミキシングしてローパスフィルタ１＿２を通過させることで、ＲＦ信号の周波数とＬＯ信号の周波数の差の周波数を有するＩＦ信号を抽出する。このようにして、ＲＦ信号をＩＦ信号へと周波数変換（ダウンコンバート）する。ここで、ダウンコンバートにあたり、以下の問題がある。
【０００５】
図６は、ダウンコンバートにおける問題を説明するための図である。
【０００６】
ここでは、ＲＦ信号の周波数をωRF、ＬＯ信号の周波数をωLO、ＩＦ信号の周波数をωIFとする。ωRF−ωLO＝ωIFの場合、即ちωRF＞ωLOの場合を考えると、この図６のカーブＡで示すように、周波数ωRFのＲＦ信号と周波数ωLOのＬＯ信号との差である周波数ωIFのＩＦ信号にダウンコンバートされる。しかし、ＲＦ信号が、ωRF−２ωIFのωImageという周波数成分を持っていた場合、この図６のカーブＢで示すように、ωLO−ωImage＝ωIFとなり、これも周波数ωIFのＩＦ信号にダウンコンバートされてしまうという問題がある。ここで、ωImageとなる周波数を持つ信号はイメージ信号と呼ばれる不要な信号であり、このような信号の周波数成分を除去する必要がある。
【０００７】
そこで、無線受信回路では、イメージ信号を除去する処理（イメージ処理と称する）を行なうために、位相が相互に９０°ずれたＬＯ信号のＱ成分及びＩ成分であるＬＯQ信号とＬＯI信号を生成し、これらＬＯQ信号，ＬＯI信号それぞれでダウンコンバートして、後段で演算処理するということが行なわれている。
【０００８】
図７は、位相が相互に９０°ずれたＬＯQ信号，ＬＯI信号それぞれでＲＦ信号をダウンコンバートするダウンコンバート回路を示す図である。
【０００９】
図７に示すダウンコンバート回路１２は、ミキサ１＿１とローパスフィルタ１＿２のペア、およびミキサ１＿３とローパスフィルタ１＿４のペアから構成されている。ミキサ１＿１，１＿３には、ＲＦ信号と、図示しない発振回路からの、ＲＦ信号に対し所定の周波数だけ低い周波数のＬＯQ信号，ＬＯI信号が入力される。これらＬＯQ信号，ＬＯI信号は、位相が相互に９０°ずれた信号である。
【００１０】
このダウンコンバート回路１２は、ＲＦ信号と、そのＲＦ信号に対して所定の周波数分低く、かつ位相が相互に９０°ずれたＬＯQ信号，ＬＯI信号とを、ミキサ１＿１，１＿３によりそれぞれミキシングし、さらにローパスフィルタ１＿２，１＿４を通過させることで、ＲＦ信号に対して所定の周波数分低い、かつ位相が相互に９０°ずれたＩＦQ信号，ＩＦI信号を抽出する。
【００１１】
図８は、図７に示すミキサ１＿１の回路構成の一例を示す図である。
【００１２】
尚、図７に示すミキサ１＿３の回路構成も、この図８に示すミキサ１＿１の回路構成と同様である。
【００１３】
図８に示すミキサ１＿１には、各一端が電源ＶDDに共通接続された抵抗１＿１１，１＿１３と、各ドレインが抵抗１＿１１，１＿１３の各他端に接続されるとともに各ソースが共通接続されたＮＭＯＳトランジスタ１＿１２，１＿１４と、共通接続されたＮＭＯＳトランジスタ１＿１２，１＿１４の各ソースとグラウンドＧＮＤとの間に配置されたＮＭＯＳトランジスタ１＿１５とが備えられている。ＮＭＯＳトランジスタ１＿１２，１＿１４のゲートには、ＬＯQ信号を構成する、位相が相互に１８０°ずれたＱ+信号，Ｑ-信号が入力される。また、ＮＭＯＳトランジスタ１＿１５のゲートにはＲＦ信号が入力される。
【００１４】
ミキサ１＿１は、ＮＭＯＳトランジスタ１＿１５のゲートに入力されたＲＦ信号の論理と、ＮＭＯＳトランジスタ１＿１２，１＿１４のゲートに入力されたＱ+信号，Ｑ-信号の論理とにより定まる、それらＮＭＯＳトランジスタ１＿１５，１＿１２，１＿１４のオン，オフ状態に応じて出力されるＩＦ+信号，ＩＦ-信号を得る。これらＩＦ+信号，ＩＦ-信号は、位相が相互に１８０°ずれた信号であり、前述したローパスフィルタ１＿２に入力されそのローパスフィルタ１＿２からＩＦQ信号として出力される。
【００１５】
図９は、位相が相互に９０°ずれたＬＯQ信号とＬＯI信号を生成する発振回路を示す図である。
【００１６】
図９に示す発振回路１１は、文献「ＩＥＥＥ Ｊ． ｏｆ Ｓｏｌｉｄ−Ｓｔａｔｅ Ｃｉｒｃｕｉｔｓ，Ａｐｒｉｌ １９９８…Ｐａｒｔ１；Ａｒｃｈｉｔｅｃｔｕｒｅ ＆ Ｔｒａｎｓｍｉｔｔｅｒ」に提案されたクワドラチャ（Ｑｕａｄｒａｔｕｒｅ）発振回路であり、この発振回路１１には、２つの差動発振回路１００が備えられている。尚、２つの差動発振回路１００の構成は同じであるため、ここでは１つの差動発振回路１００の構成について説明する。
【００１７】
差動発振回路１００には、各一端が電源ＶDDに共通接続されるとともに各他端が互いに接続されたインダクタ１１１＿１およびキャパシタ１１２＿１からなる第１のＬＣタンクと、各一端が電源ＶDDに接続されるとともに各他端が互いに接続されたインダクタ１１１＿２およびキャパシタ１１２＿２からなる第２のＬＣタンクと、上記インダクタ１１１＿１およびキャパシタ１１２＿１の接続点とグラウンドＧＮＤとの間に配置されたＮＭＯＳトランジスタ１１３＿１と、上記インダクタ１１１＿２およびキャパシタ１１２＿２の接続点とグラウンドＧＮＤとの間に配置されたＮＭＯＳトランジスタ１１３＿２とが備えられている。ＮＭＯＳトランジスタ１１３＿１のゲートは、インダクタ１１１＿２およびキャパシタ１１２＿２の接続点に接続されている。また、ＮＭＯＳトランジスタ１１３＿２のゲートは、インダクタ１１１＿１およびキャパシタ１１２＿１の接続点に接続されている。
【００１８】
また、発振回路１１には、２つの差動発振回路１００のうちの左側の差動発振回路１００を構成するＮＭＯＳトランジスタ１１３＿１，１１３＿２に並列にＮＭＯＳトランジスタ１１３＿３，１１３＿４が備えられている。また、右側の差動発振回路１００を構成するＮＭＯＳトランジスタ１１３＿１，１１３＿２に並列にＮＭＯＳトランジスタ１１３＿５，１１３＿６が備えられている。ＮＭＯＳトランジスタ１１３＿３，１１３＿４の各ゲートは、右側の差動発振回路１００を構成するＮＭＯＳトランジスタ１１３＿１，１１３＿２の各ゲートに接続されている。また、ＮＭＯＳトランジスタ１１３＿５，１１３＿６の各ゲートは、左側の差動発振回路１００を構成するＮＭＯＳトランジスタ１１３＿２，１１３＿１の各ゲートに接続されている。ここで、各２つのＮＭＯＳトランジスタ１１３＿１，１１３＿２を差動損失補償用トランジスタと称する。また、ＮＭＯＳトランジスタ１１３＿３，１１３＿４,１１３＿５，１１３＿６をクワドラチャ位相保持用トランジスタと称する。この発振回路１１の信号Ｑ+,Ｑ-,Ｉ+,Ｉ-が表わす電圧Ｖ（Ｑ+）,Ｖ（Ｑ-）,Ｖ（Ｉ+）,Ｖ（Ｉ-）は、下記のように相互に位相が９０度ずれた電圧である。
【００１９】
Ｖ（Ｑ+）＝ｊＶ（Ｉ+）
Ｖ（Ｉ-）＝−Ｖ（Ｉ+）
Ｖ（Ｑ-）＝−ｊＶ（Ｉ+）
尚、信号Ｑ+,Ｑ-からＬＯQ信号が構成され、信号Ｉ+,Ｉ-からＬＯI信号が構成される。
【００２０】
この差動発振装置１００では、インダクタ１１１＿１およびキャパシタ１１２＿１からなる第１のＬＣタンクと、インダクタ１１１＿２およびキャパシタ１１２＿２からなる第２のＬＣタンクとが、ＮＭＯＳトランジスタ１１３＿２，１１３＿１にクロスカップルに接続されて、互いに１８０°位相のずれた発振信号Ｉ-，Ｉ+が出力される。ＮＭＯＳトランジスタ１１３＿１，１１３＿２は、インダクタ１１１＿１，１１１＿２が有する寄生抵抗などによるエネルギー損失を補う役割を担うとともに、このエネルギー損失を補うのに十分な利得を有する。
【００２１】
尚、差動発振回路１００を構成するキャパシタ１１２＿１，１１２＿２として、印加電圧によって容量値が変化する、いわゆる電圧制御可変容量を有するデバイスであるバラクタ等を用いれば、制御電圧に応じた発振周波数の発振信号を出力する電圧制御発振装置（ＶＣＯ；Ｖｏｌｔａｇｅ Ｃｏｎｔｒｏｌｌｅｄ Ｏｓｃｉｌｌａｔｏｒ）が実現できる。図９ではキャパシタ１１２＿１，１１２＿２のそれぞれの一端は電源ＶDDに接続されているが、電圧制御発振装置の場合、キャパシタ１１２＿１，１１２＿２のこれらの一端は、可変容量制御信号の端子へ接続されていてもよい。
【００２２】
ところで、このような発振回路１１では、ＬＯI信号とＬＯQ信号の位相が逆転する可能性がある。すなわち、Ｖ（Ｑ+）＝−ｊＶ（Ｉ+），Ｖ（Ｉ-）＝−Ｖ（Ｉ+），Ｖ（Ｑ-）＝ｊＶ（Ｉ+）となる可能性がある。この発振回路１１が組み込まれた無線受信回路において、ＬＯI信号とＬＯQ信号の位相関係が定まらないと、後段でのイメージ処理の実行にあたりＩＦ信号に含まれるイメージ信号成分を除去することは困難であるという問題がある。
【００２３】
本発明は、上記事情に鑑み、ＩＦ信号に含まれるイメージ信号成分を十分に除去することができる無線受信回路を提供することを目的とする。
【００２４】
【課題を解決するための手段】
上記目的を達成する本発明の無線受信回路は、受信信号と、所定周波数の信号とをミキシングして中間信号を抽出するとともにその中間信号に含まれるイメージ信号成分を除去するイメージ処理を行なう無線受信回路において、
（１）上記所定周波数の信号であって位相が相互に略９０°ずれたＩ成分信号とＱ成分信号を生成する発振回路
（２）受信信号に、上記発振回路で生成されたＩ成分信号とＱ成分信号をそれぞれミキシングして２つの中間信号を抽出するダウンコンバート回路
（３）上記ダウンコンバート回路で得られた２つの中間信号を入力してイメージ処理を行なうイメージ処理回路
（４）上記発振回路で生成されたＩ成分信号とＱ成分信号との間でいずれが位相が略９０°進んだ信号であっていずれが位相が略９０°遅れた信号であるかを検出する位相検出回路
（５）上記ダウンコンバート回路と上記イメージ処理回路との間に介在し、上記位相検出回路による検出結果に応じて、上記ダウンコンバート回路から出力された２つの中間信号の、上記イメージ処理回路への入力パスを切り替える信号切替回路を備えたことを特徴とする。
【００２５】
無線受信回路において、受信信号ＲＦと、そのＲＦ信号に対し所定周波数低いＬＯ信号とをミキシングして中間信号ＩＦを抽出するにあたり、位相が相互に９０°ずれた２つのＬＯ信号であるＬＯI信号とＬＯQ信号を生成する発振回路では、ＬＯI信号とＬＯQ信号の位相が逆転する可能性がある。ＬＯI信号とＬＯQ信号の位相関係が定まらないと、ＩＦ信号に含まれるイメージ信号成分の影響を十分に減ずることは困難である。
【００２６】
本発明は、発振回路で生成されたＬＯI信号とＬＯQ信号との間でいずれが位相が９０°進んだ信号であっていずれが位相が９０°遅れた信号であるかを位相検出回路で検出し、その検出結果に応じて、上記ダウンコンバート回路から出力された２つのＩＦ信号の、上記イメージ処理回路への入力パスを信号切替回路で切り替えるものであるため、ＬＯI信号とＬＯQ信号の位相が逆転していた場合であっても、ダウンコンバート回路から出力された２つのＩＦ信号を切り替えて後段のイメージ処理回路に出力することができる。従って、ＩＦ信号に含まれるイメージ信号成分を十分に除去することができる。
【００２７】
ここで、上記発振回路は、コイルとキャパシタを結合したＬＣタンク回路を使った構成の２つの差動発振回路を位相保持用のトランジスタで相互に結合したクワドラチャ発振回路であることが好ましい。
【００２８】
近年、無線通信トランシーバー技術の発達とともに、数ＧＨｚレベルの高周波数で互いに位相が９０度ずれてなる２つのＬＯ信号であるＬＯI信号とＬＯQ信号を出力する必要性が高まっている。そこで、このようなクワドラチャ発振回路を備えると、上記ＬＯI信号とＬＯQ信号を簡単に生成することができる。
【００２９】
【発明の実施の形態】
以下、本発明の実施形態について説明する。
【００３０】
図１は、本発明の一実施形態の無線受信回路の構成を示す図である。
【００３１】
図１に示す無線受信回路１０は、受信信号ＲＦと、そのＲＦ信号に対し所定の周波数低いＬＯ信号とをミキシングして受信信号ＲＦの周波数より低い中間信号ＩＦを抽出するとともにそのＩＦ信号に含まれるイメージ信号成分を除去するイメージ処理を行なう無線受信回路である。
【００３２】
この無線受信回路１０には、位相が相互に９０°ずれたＬＯ信号のＩ成分及びＱ成分であるＬＯI信号とＬＯQ信号を生成する、前述した発振回路１１が備えられている。
【００３３】
また、この無線受信回路１０には、受信されたＲＦ信号に、発振回路１１で生成されたＬＯI信号とＬＯQ信号をそれぞれミキシングして２つのＩＦQ，ＩＦI信号を抽出するダウンコンバート回路１２が備えられている。ダウンコンバート回路１２は、ミキサ１＿１とローパスフィルタ１＿２のペア、およびミキサ１＿３とローパスフィルタ１＿４のペアから構成されている。ミキサ１＿１，１＿３には、ＲＦ信号と、発振回路１１からの、ＲＦ信号に対し所定の周波数低いＬＯQ信号，ＬＯI信号が入力される。これらＬＯQ信号，ＬＯI信号は、位相が相互に９０°ずれた信号である。ダウンコンバート回路１２は、ＲＦ信号と、ＬＯQ信号，ＬＯI信号とを、ミキサ１＿１，１＿３によりそれぞれミキシングし、さらにローパスフィルタ１＿２，１＿４を通過させることで、ＲＦ信号に対して所定の周波数低くかつ、位相が相互に９０°ずれたＩＦQ信号，ＩＦI信号を抽出する。
【００３４】
さらに、無線受信回路１０には、ダウンコンバート回路１２で得られた２つのＩＦQ信号，ＩＦI信号を入力してイメージ処理を行なうイメージ処理回路１３と、発振回路１１で生成されたＬＯQ信号とＬＯI信号との間でいずれが位相が９０°進んだ信号であっていずれが位相が９０°遅れた信号であるかを検出する位相検出回路（Ｐｈａｓｅ Ｄｅｔｅｃｔｏｒ）１４と、ダウンコンバート回路１２とイメージ処理回路１３との間に介在し、位相検出回路１４による検出結果に応じて、ダウンコンバート回路１２から出力された２つのＩＦQ信号，ＩＦI信号の、イメージ処理回路１３への入力パスを切り替える信号切替回路１５とが備えられている。
【００３５】
図２は、図１に示す位相検出回路の回路図である。
【００３６】
位相検出回路１４は、第１のフリップフロップ１４＿１と第２のフリップフロップ１４＿２から構成されている。第１のフリップフロップ１４＿１の正相データ端子Ｄ，逆相データ端子ＤＮには、発振回路１１からのＬＯQ信号の成分である、位相が相互に１８０°ずれたＱ+信号，Ｑ-信号が入力される。また、第１，第２のフリップフロップ１４＿１，１４＿２の正相クロック端子ＣＫ，逆相クロック端子ＣＫＮには、発振回路１１からのＬＯI信号の成分である、位相が相互に１８０°ずれたＩ+信号，Ｉ-信号が入力される。この位相検出回路１４は、以下のようにして、ＬＯQ信号とＬＯI信号との間でいずれが位相が９０°進んだ信号であっていずれが位相が９０°遅れた信号であるかを検出する位相検出信号ＰDを構成する、論理が相互に異なるＱ２信号，ＱＮ２信号を出力する。
【００３７】
図３は、図２に示す第１のフリップフロップ１４＿１の回路図である。
【００３８】
尚、図２に示す第２のフリップフロップ１４＿２の回路図も、この図３に示す第１のフリップフロップ１４＿１の回路図と同様である。
【００３９】
第１のフリップフロップ１４＿１は、差動アンプが２つ結合されたものと同様の機能を有する。ここでは、左側の差動アンプのゲインをＡ１、右側の差動アンプのゲインをＡ２として説明する。
【００４０】
左側の差動アンプは、各一端が電源ＶDDに共通接続された抵抗１４＿１１，１４＿１２と、抵抗１４＿１１，１４＿１２の各他端に各ドレインが接続されたＮＭＯトランジスタ１４＿１３，１４＿１４と、ＮＭＯトランジスタ１４＿１３，１４＿１４の各ソースにドレインが接続されたＮＭＯトランジスタ１４＿１５とから構成されている。また、右側の差動アンプは、各一端が電源ＶDDに共通接続された抵抗１４＿２１，１４＿２２と、抵抗１４＿２１，１４＿２２の各他端に各ドレインが接続されたＮＭＯトランジスタ１４＿２３，１４＿２４と、ＮＭＯトランジスタ１４＿２３，１４＿２４の各ソースにドレインが接続されたＮＭＯトランジスタ１４＿２５とから構成されている。ＮＭＯトランジスタ１４＿２３のゲートはＮＭＯトランジスタ１４＿１４，１４＿２４のドレインに接続され、ＮＭＯトランジスタ１４＿２４のゲートはＮＭＯトランジスタ１４＿１３，１４＿２３のドレインに接続されている。
【００４１】
また、第１のフリップフロップ１４＿１には、ＮＭＯトランジスタ１４＿１５，１４＿２５のソースとグラウンドＧＮＤとの間に配置されたＮＭＯＳトランジスタ１４＿３１が備えられている。このＮＭＯＳトランジスタ１４＿３１は定電流源としての機能を有し、このＮＭＯＳトランジスタ１４＿３１には所定のバイアス電圧ＶＢが印加される。
【００４２】
図４は、図２に示す位相検出回路に入力されるＬＯQ信号の成分であるＱ+信号，Ｑ-信号およびＬＯI信号の成分であるＩ+信号，Ｉ-信号と、そのタイミング期間を示す図である。
【００４３】
図４に示すように、Ｑ+信号はＩ+信号に対して位相が９０°遅れている。また、Ｑ-信号もＩ-信号に対して位相が９０°遅れている。このようなＱ+信号，Ｉ+信号，Ｑ-信号，Ｉ-信号が位相検出回路１４を構成する第１のフリップフロップ１４＿１に入力される。
【００４４】
期間ｔ１（Ｉ+信号＞Ｉ-信号）において、Ｑ+信号，Ｑ-信号が第１のフリップフロップ１４＿１にロード（ｌｏａｄ）され、その第１のフリップフロップ１４＿１からＱ１信号，ＱＮ１信号が出力される。ここで、Ｑ１信号とＱＮ１信号の電位差はゲインＡ１×（Ｑ+信号−Ｑ-信号）の値となる。
【００４５】
期間ｔ２（Ｉ+信号＜Ｉ-信号）において、Ｑ１信号，ＱＮ１信号が第２のフリップフロップ１４＿２にタイミングｔ１１でラッチ（ｌａｔｃｈ）される。第２のフリップフロップ１４＿２から出力されるＱ２信号とＱＮ２信号の電位差は、ラッチした瞬間（タイミングｔ１１）におけるゲインＡ２×Ａ１×（Ｑ+信号−Ｑ-信号）の値である。図４に示すとおり、この場合は必ずＱ+信号＞Ｑ-信号である。タイミングｔ１１では、Ｑ１信号は電源電圧ＶDD付近の値となり、一方ＱＮ１信号は数百ｍＶ程度の値となる。この値は、定電流源ＭＯＳトランジスタ（ＮＭＯＳトランジスタ１４＿３１）のＶｄｓ（ドレイン−ソース間の電圧）と、Ｉ+信号，Ｉ-信号が入力されるＭＯＳトランジスタ（ＮＭＯＳトランジスタ１４＿１５，１４＿２５）のＶｄｓの和である。このため、第２のフリップフロップ１４＿２にとっては、Ｑ１信号＝Ｈ，ＱＮ１信号＝Ｌと考えてよいので、最終出力であるＱ２信号，ＱＮ２信号も各々Ｈ，Ｌとなる。
【００４６】
再び、Ｉ+信号＞Ｉ-信号（期間ｔ３）において、Ｑ+信号，Ｑ-信号がロードされるが、上述したように、Ｑ１信号とＱＮ１信号の電位差はきわめて大きくなっているため、第１のフリップフロップ１４＿１の正相データ端子Ｄ，逆相データ端子ＤＮに小さなＱ+信号，Ｑ-信号が入力されたとしても、Ｑ１信号とＱＮ１信号の電位が逆転するまでには至らない。従って、Ｑ１信号とＱＮ１信号の大小関係はこの時点で確定される。
【００４７】
このように、Ｑ+信号はＩ+信号に対して位相が９０°遅れており、またＱ-信号もＩ-信号に対して位相が９０°遅れている場合は、位相検出回路１４からＱ２信号＝Ｈ，ＱＮ２信号＝Ｌが出力される。このようにして、位相検出回路１４からＱ２信号，ＱＮ２信号からなる位相検出信号ＰDが信号切替回路１５に向けて出力される。
【００４８】
信号切替回路１５は、位相検出回路１４からの位相検出信号ＰDに応じて、ダウンコンバート回路１２から出力された２つのＩＦQ信号，ＩＦI信号の、イメージ処理回路１３への入力パスを切り替える。このようにして、イメージ処理回路１３でイメージ処理を行なう。
【００４９】
このように、本実施形態では、発振回路１１で生成されたＬＯI信号とＬＯQ信号との間でいずれが位相が９０°進んだ信号であっていずれが位相が９０°遅れた信号であるかを位相検出回路１４で検出し、その検出結果に応じて、ダウンコンバート回路１２から出力された２つのＩＦQ信号，ＩＦI信号の、イメージ処理回路１３への入力パスを信号切替回路１５で切り替えるものであるため、ＬＯI信号とＬＯQ信号の位相が逆転していた場合であっても、ダウンコンバート回路１２から出力された２つのＩＦQ信号，ＩＦI信号を切り替えて後段のイメージ処理回路１３に出力することができる。従って、ＩＦ信号に含まれるイメージ信号成分を十分に除去することができる。
【００５０】
尚、本実施形態では、発振回路１１で生成されたＬＯI信号とＬＯQ信号を位相検出回路１４に直接入力する例で説明したが、それらＬＯI信号とＬＯQ信号の周波数を分周回路で分周してから位相検出回路１４に入力してもよい。
【００５１】
【発明の効果】
以上説明したように、本発明の無線受信回路によれば、ＩＦ信号に含まれるイメージ信号成分を十分に除去することができる。
【図面の簡単な説明】
【図１】本発明の一実施形態の無線受信回路の構成を示す図である。
【図２】図１に示す位相検出回路の回路図である。
【図３】図２に示す第１のフリップフロップ１４＿１の回路図である。
【図４】図２に示す位相検出回路に入力されるＬＯQ信号の成分であるＱ+信号，Ｑ-信号およびＬＯI信号の成分であるＩ+信号，Ｉ-信号と、そのタイミング期間を示す図である。
【図５】無線受信回路を構成する、ＩＦ信号を抽出するためのダウンコンバート回路を示す図である。
【図６】ダウンコンバートにおける問題を説明するための図である。
【図７】位相が相互に９０°ずれたＬＯQ信号，ＬＯI信号それぞれでＲＦ信号をダウンコンバートするダウンコンバート回路を示す図である。
【図８】図７に示すミキサ１＿１の回路構成の一例を示す図である。
【図９】位相が相互に９０°ずれたＬＯQ信号とＬＯI信号を生成する発振回路を示す図である。
【符号の説明】
１＿１，１＿３ ミキサ
１＿２，１＿４ ローパスフィルタ
１０ 無線受信回路
１１ 発振回路
１２ ダウンコンバート回路
１３ イメージ処理回路
１４ 位相検出回路
１４＿１ 第１のフリップフロップ
１４＿２ 第２のフリップフロップ
１４＿１１，１４＿１２,１４＿２１，１４＿２２ 抵抗
１４＿１３，１４＿１４,１４＿１５，１４＿２３，１４＿２４，１４＿２５，１４＿３１ ＮＭＯＳトランジスタ
【発明の属する技術分野】
本発明は、受信信号ＲＦから中間信号ＩＦを抽出するとともにその中間信号ＩＦに含まれる不要成分であるイメージ信号成分を除去するイメージ処理を行なう無線受信回路に関する。
【０００２】
【従来の技術】
従来より、受信された高周波信号ＲＦ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ）と、そのＲＦ信号に対し所定の周波数だけ低い周波数の信号ＬＯとをミキシングして中間周波数の信号ＩＦ（Ｉｎｔｅｒｍｅｄｉａｔｅ Ｆｒｅｑｕｅｎｃｙ）を抽出するとともにそのＩＦ信号に含まれるイメージ信号成分を除去するイメージ処理を行なう無線受信回路が知られている。ここで、信号ＬＯは、例えば無線受信回路に内蔵された発振器回路により生成され、受信信号ＲＦのキャリア周波数を下げるのに用いられる。
【０００３】
図５は、無線受信回路を構成する、ＩＦ信号を抽出するためのダウンコンバート回路を示す図である。
【０００４】
図５に示すダウンコンバート回路１は、ミキサ１＿１とローパスフィルタ（ＬＰＦ：Ｌｏｗ Ｐａｓｓ Ｆｉｌｔｅｒ）１＿２から構成されている。ミキサ１＿１には、ＲＦ信号と、図示しない発振回路からの、ＲＦ信号に対し所定の周波数だけ低い周波数のＬＯ信号が入力される。このダウンコンバート回路１は、ＲＦ信号とＬＯ信号をミキサ１＿１でミキシングしてローパスフィルタ１＿２を通過させることで、ＲＦ信号の周波数とＬＯ信号の周波数の差の周波数を有するＩＦ信号を抽出する。このようにして、ＲＦ信号をＩＦ信号へと周波数変換（ダウンコンバート）する。ここで、ダウンコンバートにあたり、以下の問題がある。
【０００５】
図６は、ダウンコンバートにおける問題を説明するための図である。
【０００６】
ここでは、ＲＦ信号の周波数をωRF、ＬＯ信号の周波数をωLO、ＩＦ信号の周波数をωIFとする。ωRF−ωLO＝ωIFの場合、即ちωRF＞ωLOの場合を考えると、この図６のカーブＡで示すように、周波数ωRFのＲＦ信号と周波数ωLOのＬＯ信号との差である周波数ωIFのＩＦ信号にダウンコンバートされる。しかし、ＲＦ信号が、ωRF−２ωIFのωImageという周波数成分を持っていた場合、この図６のカーブＢで示すように、ωLO−ωImage＝ωIFとなり、これも周波数ωIFのＩＦ信号にダウンコンバートされてしまうという問題がある。ここで、ωImageとなる周波数を持つ信号はイメージ信号と呼ばれる不要な信号であり、このような信号の周波数成分を除去する必要がある。
【０００７】
そこで、無線受信回路では、イメージ信号を除去する処理（イメージ処理と称する）を行なうために、位相が相互に９０°ずれたＬＯ信号のＱ成分及びＩ成分であるＬＯQ信号とＬＯI信号を生成し、これらＬＯQ信号，ＬＯI信号それぞれでダウンコンバートして、後段で演算処理するということが行なわれている。
【０００８】
図７は、位相が相互に９０°ずれたＬＯQ信号，ＬＯI信号それぞれでＲＦ信号をダウンコンバートするダウンコンバート回路を示す図である。
【０００９】
図７に示すダウンコンバート回路１２は、ミキサ１＿１とローパスフィルタ１＿２のペア、およびミキサ１＿３とローパスフィルタ１＿４のペアから構成されている。ミキサ１＿１，１＿３には、ＲＦ信号と、図示しない発振回路からの、ＲＦ信号に対し所定の周波数だけ低い周波数のＬＯQ信号，ＬＯI信号が入力される。これらＬＯQ信号，ＬＯI信号は、位相が相互に９０°ずれた信号である。
【００１０】
このダウンコンバート回路１２は、ＲＦ信号と、そのＲＦ信号に対して所定の周波数分低く、かつ位相が相互に９０°ずれたＬＯQ信号，ＬＯI信号とを、ミキサ１＿１，１＿３によりそれぞれミキシングし、さらにローパスフィルタ１＿２，１＿４を通過させることで、ＲＦ信号に対して所定の周波数分低い、かつ位相が相互に９０°ずれたＩＦQ信号，ＩＦI信号を抽出する。
【００１１】
図８は、図７に示すミキサ１＿１の回路構成の一例を示す図である。
【００１２】
尚、図７に示すミキサ１＿３の回路構成も、この図８に示すミキサ１＿１の回路構成と同様である。
【００１３】
図８に示すミキサ１＿１には、各一端が電源ＶDDに共通接続された抵抗１＿１１，１＿１３と、各ドレインが抵抗１＿１１，１＿１３の各他端に接続されるとともに各ソースが共通接続されたＮＭＯＳトランジスタ１＿１２，１＿１４と、共通接続されたＮＭＯＳトランジスタ１＿１２，１＿１４の各ソースとグラウンドＧＮＤとの間に配置されたＮＭＯＳトランジスタ１＿１５とが備えられている。ＮＭＯＳトランジスタ１＿１２，１＿１４のゲートには、ＬＯQ信号を構成する、位相が相互に１８０°ずれたＱ+信号，Ｑ-信号が入力される。また、ＮＭＯＳトランジスタ１＿１５のゲートにはＲＦ信号が入力される。
【００１４】
ミキサ１＿１は、ＮＭＯＳトランジスタ１＿１５のゲートに入力されたＲＦ信号の論理と、ＮＭＯＳトランジスタ１＿１２，１＿１４のゲートに入力されたＱ+信号，Ｑ-信号の論理とにより定まる、それらＮＭＯＳトランジスタ１＿１５，１＿１２，１＿１４のオン，オフ状態に応じて出力されるＩＦ+信号，ＩＦ-信号を得る。これらＩＦ+信号，ＩＦ-信号は、位相が相互に１８０°ずれた信号であり、前述したローパスフィルタ１＿２に入力されそのローパスフィルタ１＿２からＩＦQ信号として出力される。
【００１５】
図９は、位相が相互に９０°ずれたＬＯQ信号とＬＯI信号を生成する発振回路を示す図である。
【００１６】
図９に示す発振回路１１は、文献「ＩＥＥＥ Ｊ． ｏｆ Ｓｏｌｉｄ−Ｓｔａｔｅ Ｃｉｒｃｕｉｔｓ，Ａｐｒｉｌ １９９８…Ｐａｒｔ１；Ａｒｃｈｉｔｅｃｔｕｒｅ ＆ Ｔｒａｎｓｍｉｔｔｅｒ」に提案されたクワドラチャ（Ｑｕａｄｒａｔｕｒｅ）発振回路であり、この発振回路１１には、２つの差動発振回路１００が備えられている。尚、２つの差動発振回路１００の構成は同じであるため、ここでは１つの差動発振回路１００の構成について説明する。
【００１７】
差動発振回路１００には、各一端が電源ＶDDに共通接続されるとともに各他端が互いに接続されたインダクタ１１１＿１およびキャパシタ１１２＿１からなる第１のＬＣタンクと、各一端が電源ＶDDに接続されるとともに各他端が互いに接続されたインダクタ１１１＿２およびキャパシタ１１２＿２からなる第２のＬＣタンクと、上記インダクタ１１１＿１およびキャパシタ１１２＿１の接続点とグラウンドＧＮＤとの間に配置されたＮＭＯＳトランジスタ１１３＿１と、上記インダクタ１１１＿２およびキャパシタ１１２＿２の接続点とグラウンドＧＮＤとの間に配置されたＮＭＯＳトランジスタ１１３＿２とが備えられている。ＮＭＯＳトランジスタ１１３＿１のゲートは、インダクタ１１１＿２およびキャパシタ１１２＿２の接続点に接続されている。また、ＮＭＯＳトランジスタ１１３＿２のゲートは、インダクタ１１１＿１およびキャパシタ１１２＿１の接続点に接続されている。
【００１８】
また、発振回路１１には、２つの差動発振回路１００のうちの左側の差動発振回路１００を構成するＮＭＯＳトランジスタ１１３＿１，１１３＿２に並列にＮＭＯＳトランジスタ１１３＿３，１１３＿４が備えられている。また、右側の差動発振回路１００を構成するＮＭＯＳトランジスタ１１３＿１，１１３＿２に並列にＮＭＯＳトランジスタ１１３＿５，１１３＿６が備えられている。ＮＭＯＳトランジスタ１１３＿３，１１３＿４の各ゲートは、右側の差動発振回路１００を構成するＮＭＯＳトランジスタ１１３＿１，１１３＿２の各ゲートに接続されている。また、ＮＭＯＳトランジスタ１１３＿５，１１３＿６の各ゲートは、左側の差動発振回路１００を構成するＮＭＯＳトランジスタ１１３＿２，１１３＿１の各ゲートに接続されている。ここで、各２つのＮＭＯＳトランジスタ１１３＿１，１１３＿２を差動損失補償用トランジスタと称する。また、ＮＭＯＳトランジスタ１１３＿３，１１３＿４,１１３＿５，１１３＿６をクワドラチャ位相保持用トランジスタと称する。この発振回路１１の信号Ｑ+,Ｑ-,Ｉ+,Ｉ-が表わす電圧Ｖ（Ｑ+）,Ｖ（Ｑ-）,Ｖ（Ｉ+）,Ｖ（Ｉ-）は、下記のように相互に位相が９０度ずれた電圧である。
【００１９】
Ｖ（Ｑ+）＝ｊＶ（Ｉ+）
Ｖ（Ｉ-）＝−Ｖ（Ｉ+）
Ｖ（Ｑ-）＝−ｊＶ（Ｉ+）
尚、信号Ｑ+,Ｑ-からＬＯQ信号が構成され、信号Ｉ+,Ｉ-からＬＯI信号が構成される。
【００２０】
この差動発振装置１００では、インダクタ１１１＿１およびキャパシタ１１２＿１からなる第１のＬＣタンクと、インダクタ１１１＿２およびキャパシタ１１２＿２からなる第２のＬＣタンクとが、ＮＭＯＳトランジスタ１１３＿２，１１３＿１にクロスカップルに接続されて、互いに１８０°位相のずれた発振信号Ｉ-，Ｉ+が出力される。ＮＭＯＳトランジスタ１１３＿１，１１３＿２は、インダクタ１１１＿１，１１１＿２が有する寄生抵抗などによるエネルギー損失を補う役割を担うとともに、このエネルギー損失を補うのに十分な利得を有する。
【００２１】
尚、差動発振回路１００を構成するキャパシタ１１２＿１，１１２＿２として、印加電圧によって容量値が変化する、いわゆる電圧制御可変容量を有するデバイスであるバラクタ等を用いれば、制御電圧に応じた発振周波数の発振信号を出力する電圧制御発振装置（ＶＣＯ；Ｖｏｌｔａｇｅ Ｃｏｎｔｒｏｌｌｅｄ Ｏｓｃｉｌｌａｔｏｒ）が実現できる。図９ではキャパシタ１１２＿１，１１２＿２のそれぞれの一端は電源ＶDDに接続されているが、電圧制御発振装置の場合、キャパシタ１１２＿１，１１２＿２のこれらの一端は、可変容量制御信号の端子へ接続されていてもよい。
【００２２】
ところで、このような発振回路１１では、ＬＯI信号とＬＯQ信号の位相が逆転する可能性がある。すなわち、Ｖ（Ｑ+）＝−ｊＶ（Ｉ+），Ｖ（Ｉ-）＝−Ｖ（Ｉ+），Ｖ（Ｑ-）＝ｊＶ（Ｉ+）となる可能性がある。この発振回路１１が組み込まれた無線受信回路において、ＬＯI信号とＬＯQ信号の位相関係が定まらないと、後段でのイメージ処理の実行にあたりＩＦ信号に含まれるイメージ信号成分を除去することは困難であるという問題がある。
【００２３】
本発明は、上記事情に鑑み、ＩＦ信号に含まれるイメージ信号成分を十分に除去することができる無線受信回路を提供することを目的とする。
【００２４】
【課題を解決するための手段】
上記目的を達成する本発明の無線受信回路は、受信信号と、所定周波数の信号とをミキシングして中間信号を抽出するとともにその中間信号に含まれるイメージ信号成分を除去するイメージ処理を行なう無線受信回路において、
（１）上記所定周波数の信号であって位相が相互に略９０°ずれたＩ成分信号とＱ成分信号を生成する発振回路
（２）受信信号に、上記発振回路で生成されたＩ成分信号とＱ成分信号をそれぞれミキシングして２つの中間信号を抽出するダウンコンバート回路
（３）上記ダウンコンバート回路で得られた２つの中間信号を入力してイメージ処理を行なうイメージ処理回路
（４）上記発振回路で生成されたＩ成分信号とＱ成分信号との間でいずれが位相が略９０°進んだ信号であっていずれが位相が略９０°遅れた信号であるかを検出する位相検出回路
（５）上記ダウンコンバート回路と上記イメージ処理回路との間に介在し、上記位相検出回路による検出結果に応じて、上記ダウンコンバート回路から出力された２つの中間信号の、上記イメージ処理回路への入力パスを切り替える信号切替回路を備えたことを特徴とする。
【００２５】
無線受信回路において、受信信号ＲＦと、そのＲＦ信号に対し所定周波数低いＬＯ信号とをミキシングして中間信号ＩＦを抽出するにあたり、位相が相互に９０°ずれた２つのＬＯ信号であるＬＯI信号とＬＯQ信号を生成する発振回路では、ＬＯI信号とＬＯQ信号の位相が逆転する可能性がある。ＬＯI信号とＬＯQ信号の位相関係が定まらないと、ＩＦ信号に含まれるイメージ信号成分の影響を十分に減ずることは困難である。
【００２６】
本発明は、発振回路で生成されたＬＯI信号とＬＯQ信号との間でいずれが位相が９０°進んだ信号であっていずれが位相が９０°遅れた信号であるかを位相検出回路で検出し、その検出結果に応じて、上記ダウンコンバート回路から出力された２つのＩＦ信号の、上記イメージ処理回路への入力パスを信号切替回路で切り替えるものであるため、ＬＯI信号とＬＯQ信号の位相が逆転していた場合であっても、ダウンコンバート回路から出力された２つのＩＦ信号を切り替えて後段のイメージ処理回路に出力することができる。従って、ＩＦ信号に含まれるイメージ信号成分を十分に除去することができる。
【００２７】
ここで、上記発振回路は、コイルとキャパシタを結合したＬＣタンク回路を使った構成の２つの差動発振回路を位相保持用のトランジスタで相互に結合したクワドラチャ発振回路であることが好ましい。
【００２８】
近年、無線通信トランシーバー技術の発達とともに、数ＧＨｚレベルの高周波数で互いに位相が９０度ずれてなる２つのＬＯ信号であるＬＯI信号とＬＯQ信号を出力する必要性が高まっている。そこで、このようなクワドラチャ発振回路を備えると、上記ＬＯI信号とＬＯQ信号を簡単に生成することができる。
【００２９】
【発明の実施の形態】
以下、本発明の実施形態について説明する。
【００３０】
図１は、本発明の一実施形態の無線受信回路の構成を示す図である。
【００３１】
図１に示す無線受信回路１０は、受信信号ＲＦと、そのＲＦ信号に対し所定の周波数低いＬＯ信号とをミキシングして受信信号ＲＦの周波数より低い中間信号ＩＦを抽出するとともにそのＩＦ信号に含まれるイメージ信号成分を除去するイメージ処理を行なう無線受信回路である。
【００３２】
この無線受信回路１０には、位相が相互に９０°ずれたＬＯ信号のＩ成分及びＱ成分であるＬＯI信号とＬＯQ信号を生成する、前述した発振回路１１が備えられている。
【００３３】
また、この無線受信回路１０には、受信されたＲＦ信号に、発振回路１１で生成されたＬＯI信号とＬＯQ信号をそれぞれミキシングして２つのＩＦQ，ＩＦI信号を抽出するダウンコンバート回路１２が備えられている。ダウンコンバート回路１２は、ミキサ１＿１とローパスフィルタ１＿２のペア、およびミキサ１＿３とローパスフィルタ１＿４のペアから構成されている。ミキサ１＿１，１＿３には、ＲＦ信号と、発振回路１１からの、ＲＦ信号に対し所定の周波数低いＬＯQ信号，ＬＯI信号が入力される。これらＬＯQ信号，ＬＯI信号は、位相が相互に９０°ずれた信号である。ダウンコンバート回路１２は、ＲＦ信号と、ＬＯQ信号，ＬＯI信号とを、ミキサ１＿１，１＿３によりそれぞれミキシングし、さらにローパスフィルタ１＿２，１＿４を通過させることで、ＲＦ信号に対して所定の周波数低くかつ、位相が相互に９０°ずれたＩＦQ信号，ＩＦI信号を抽出する。
【００３４】
さらに、無線受信回路１０には、ダウンコンバート回路１２で得られた２つのＩＦQ信号，ＩＦI信号を入力してイメージ処理を行なうイメージ処理回路１３と、発振回路１１で生成されたＬＯQ信号とＬＯI信号との間でいずれが位相が９０°進んだ信号であっていずれが位相が９０°遅れた信号であるかを検出する位相検出回路（Ｐｈａｓｅ Ｄｅｔｅｃｔｏｒ）１４と、ダウンコンバート回路１２とイメージ処理回路１３との間に介在し、位相検出回路１４による検出結果に応じて、ダウンコンバート回路１２から出力された２つのＩＦQ信号，ＩＦI信号の、イメージ処理回路１３への入力パスを切り替える信号切替回路１５とが備えられている。
【００３５】
図２は、図１に示す位相検出回路の回路図である。
【００３６】
位相検出回路１４は、第１のフリップフロップ１４＿１と第２のフリップフロップ１４＿２から構成されている。第１のフリップフロップ１４＿１の正相データ端子Ｄ，逆相データ端子ＤＮには、発振回路１１からのＬＯQ信号の成分である、位相が相互に１８０°ずれたＱ+信号，Ｑ-信号が入力される。また、第１，第２のフリップフロップ１４＿１，１４＿２の正相クロック端子ＣＫ，逆相クロック端子ＣＫＮには、発振回路１１からのＬＯI信号の成分である、位相が相互に１８０°ずれたＩ+信号，Ｉ-信号が入力される。この位相検出回路１４は、以下のようにして、ＬＯQ信号とＬＯI信号との間でいずれが位相が９０°進んだ信号であっていずれが位相が９０°遅れた信号であるかを検出する位相検出信号ＰDを構成する、論理が相互に異なるＱ２信号，ＱＮ２信号を出力する。
【００３７】
図３は、図２に示す第１のフリップフロップ１４＿１の回路図である。
【００３８】
尚、図２に示す第２のフリップフロップ１４＿２の回路図も、この図３に示す第１のフリップフロップ１４＿１の回路図と同様である。
【００３９】
第１のフリップフロップ１４＿１は、差動アンプが２つ結合されたものと同様の機能を有する。ここでは、左側の差動アンプのゲインをＡ１、右側の差動アンプのゲインをＡ２として説明する。
【００４０】
左側の差動アンプは、各一端が電源ＶDDに共通接続された抵抗１４＿１１，１４＿１２と、抵抗１４＿１１，１４＿１２の各他端に各ドレインが接続されたＮＭＯトランジスタ１４＿１３，１４＿１４と、ＮＭＯトランジスタ１４＿１３，１４＿１４の各ソースにドレインが接続されたＮＭＯトランジスタ１４＿１５とから構成されている。また、右側の差動アンプは、各一端が電源ＶDDに共通接続された抵抗１４＿２１，１４＿２２と、抵抗１４＿２１，１４＿２２の各他端に各ドレインが接続されたＮＭＯトランジスタ１４＿２３，１４＿２４と、ＮＭＯトランジスタ１４＿２３，１４＿２４の各ソースにドレインが接続されたＮＭＯトランジスタ１４＿２５とから構成されている。ＮＭＯトランジスタ１４＿２３のゲートはＮＭＯトランジスタ１４＿１４，１４＿２４のドレインに接続され、ＮＭＯトランジスタ１４＿２４のゲートはＮＭＯトランジスタ１４＿１３，１４＿２３のドレインに接続されている。
【００４１】
また、第１のフリップフロップ１４＿１には、ＮＭＯトランジスタ１４＿１５，１４＿２５のソースとグラウンドＧＮＤとの間に配置されたＮＭＯＳトランジスタ１４＿３１が備えられている。このＮＭＯＳトランジスタ１４＿３１は定電流源としての機能を有し、このＮＭＯＳトランジスタ１４＿３１には所定のバイアス電圧ＶＢが印加される。
【００４２】
図４は、図２に示す位相検出回路に入力されるＬＯQ信号の成分であるＱ+信号，Ｑ-信号およびＬＯI信号の成分であるＩ+信号，Ｉ-信号と、そのタイミング期間を示す図である。
【００４３】
図４に示すように、Ｑ+信号はＩ+信号に対して位相が９０°遅れている。また、Ｑ-信号もＩ-信号に対して位相が９０°遅れている。このようなＱ+信号，Ｉ+信号，Ｑ-信号，Ｉ-信号が位相検出回路１４を構成する第１のフリップフロップ１４＿１に入力される。
【００４４】
期間ｔ１（Ｉ+信号＞Ｉ-信号）において、Ｑ+信号，Ｑ-信号が第１のフリップフロップ１４＿１にロード（ｌｏａｄ）され、その第１のフリップフロップ１４＿１からＱ１信号，ＱＮ１信号が出力される。ここで、Ｑ１信号とＱＮ１信号の電位差はゲインＡ１×（Ｑ+信号−Ｑ-信号）の値となる。
【００４５】
期間ｔ２（Ｉ+信号＜Ｉ-信号）において、Ｑ１信号，ＱＮ１信号が第２のフリップフロップ１４＿２にタイミングｔ１１でラッチ（ｌａｔｃｈ）される。第２のフリップフロップ１４＿２から出力されるＱ２信号とＱＮ２信号の電位差は、ラッチした瞬間（タイミングｔ１１）におけるゲインＡ２×Ａ１×（Ｑ+信号−Ｑ-信号）の値である。図４に示すとおり、この場合は必ずＱ+信号＞Ｑ-信号である。タイミングｔ１１では、Ｑ１信号は電源電圧ＶDD付近の値となり、一方ＱＮ１信号は数百ｍＶ程度の値となる。この値は、定電流源ＭＯＳトランジスタ（ＮＭＯＳトランジスタ１４＿３１）のＶｄｓ（ドレイン−ソース間の電圧）と、Ｉ+信号，Ｉ-信号が入力されるＭＯＳトランジスタ（ＮＭＯＳトランジスタ１４＿１５，１４＿２５）のＶｄｓの和である。このため、第２のフリップフロップ１４＿２にとっては、Ｑ１信号＝Ｈ，ＱＮ１信号＝Ｌと考えてよいので、最終出力であるＱ２信号，ＱＮ２信号も各々Ｈ，Ｌとなる。
【００４６】
再び、Ｉ+信号＞Ｉ-信号（期間ｔ３）において、Ｑ+信号，Ｑ-信号がロードされるが、上述したように、Ｑ１信号とＱＮ１信号の電位差はきわめて大きくなっているため、第１のフリップフロップ１４＿１の正相データ端子Ｄ，逆相データ端子ＤＮに小さなＱ+信号，Ｑ-信号が入力されたとしても、Ｑ１信号とＱＮ１信号の電位が逆転するまでには至らない。従って、Ｑ１信号とＱＮ１信号の大小関係はこの時点で確定される。
【００４７】
このように、Ｑ+信号はＩ+信号に対して位相が９０°遅れており、またＱ-信号もＩ-信号に対して位相が９０°遅れている場合は、位相検出回路１４からＱ２信号＝Ｈ，ＱＮ２信号＝Ｌが出力される。このようにして、位相検出回路１４からＱ２信号，ＱＮ２信号からなる位相検出信号ＰDが信号切替回路１５に向けて出力される。
【００４８】
信号切替回路１５は、位相検出回路１４からの位相検出信号ＰDに応じて、ダウンコンバート回路１２から出力された２つのＩＦQ信号，ＩＦI信号の、イメージ処理回路１３への入力パスを切り替える。このようにして、イメージ処理回路１３でイメージ処理を行なう。
【００４９】
このように、本実施形態では、発振回路１１で生成されたＬＯI信号とＬＯQ信号との間でいずれが位相が９０°進んだ信号であっていずれが位相が９０°遅れた信号であるかを位相検出回路１４で検出し、その検出結果に応じて、ダウンコンバート回路１２から出力された２つのＩＦQ信号，ＩＦI信号の、イメージ処理回路１３への入力パスを信号切替回路１５で切り替えるものであるため、ＬＯI信号とＬＯQ信号の位相が逆転していた場合であっても、ダウンコンバート回路１２から出力された２つのＩＦQ信号，ＩＦI信号を切り替えて後段のイメージ処理回路１３に出力することができる。従って、ＩＦ信号に含まれるイメージ信号成分を十分に除去することができる。
【００５０】
尚、本実施形態では、発振回路１１で生成されたＬＯI信号とＬＯQ信号を位相検出回路１４に直接入力する例で説明したが、それらＬＯI信号とＬＯQ信号の周波数を分周回路で分周してから位相検出回路１４に入力してもよい。
【００５１】
【発明の効果】
以上説明したように、本発明の無線受信回路によれば、ＩＦ信号に含まれるイメージ信号成分を十分に除去することができる。
【図面の簡単な説明】
【図１】本発明の一実施形態の無線受信回路の構成を示す図である。
【図２】図１に示す位相検出回路の回路図である。
【図３】図２に示す第１のフリップフロップ１４＿１の回路図である。
【図４】図２に示す位相検出回路に入力されるＬＯQ信号の成分であるＱ+信号，Ｑ-信号およびＬＯI信号の成分であるＩ+信号，Ｉ-信号と、そのタイミング期間を示す図である。
【図５】無線受信回路を構成する、ＩＦ信号を抽出するためのダウンコンバート回路を示す図である。
【図６】ダウンコンバートにおける問題を説明するための図である。
【図７】位相が相互に９０°ずれたＬＯQ信号，ＬＯI信号それぞれでＲＦ信号をダウンコンバートするダウンコンバート回路を示す図である。
【図８】図７に示すミキサ１＿１の回路構成の一例を示す図である。
【図９】位相が相互に９０°ずれたＬＯQ信号とＬＯI信号を生成する発振回路を示す図である。
【符号の説明】
１＿１，１＿３ ミキサ
１＿２，１＿４ ローパスフィルタ
１０ 無線受信回路
１１ 発振回路
１２ ダウンコンバート回路
１３ イメージ処理回路
１４ 位相検出回路
１４＿１ 第１のフリップフロップ
１４＿２ 第２のフリップフロップ
１４＿１１，１４＿１２,１４＿２１，１４＿２２ 抵抗
１４＿１３，１４＿１４,１４＿１５，１４＿２３，１４＿２４，１４＿２５，１４＿３１ ＮＭＯＳトランジスタ
Claims (2)
- 受信信号と、所定周波数の信号とをミキシングして中間信号を抽出するとともに該中間信号に含まれるイメージ信号成分を除去するイメージ処理を行なう無線受信回路において、
前記所定周波数の信号であって位相が相互に略９０°ずれたＩ成分信号とＱ成分信号を生成する発振回路と、
受信信号に、前記発振回路で生成されたＩ成分信号とＱ成分信号をそれぞれミキシングして２つの中間信号を抽出するダウンコンバート回路と、
前記ダウンコンバート回路で得られた２つの中間信号を入力してイメージ処理を行なうイメージ処理回路と、
前記発振回路で生成されたＩ成分信号とＱ成分信号との間でいずれが位相が略９０°進んだ信号であっていずれが位相が略９０°遅れた信号であるかを検出する位相検出回路と、
前記ダウンコンバート回路と前記イメージ処理回路との間に介在し、前記位相検出回路による検出結果に応じて、前記ダウンコンバート回路から出力された２つの中間信号の、前記イメージ処理回路への入力パスを切り替える信号切替回路とを備えたことを特徴とする無線受信回路。 - 前記発振回路は、コイルとキャパシタを結合したＬＣタンク回路を使った構成の２つの差動発振回路を位相保持用のトランジスタで相互に結合したクワドラチャ発振回路であることを特徴とする請求項１記載の無線受信回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002079112A JP3923826B2 (ja) | 2002-03-20 | 2002-03-20 | 無線受信回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002079112A JP3923826B2 (ja) | 2002-03-20 | 2002-03-20 | 無線受信回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003283356A JP2003283356A (ja) | 2003-10-03 |
| JP3923826B2 true JP3923826B2 (ja) | 2007-06-06 |
Family
ID=29228713
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002079112A Expired - Fee Related JP3923826B2 (ja) | 2002-03-20 | 2002-03-20 | 無線受信回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3923826B2 (ja) |
-
2002
- 2002-03-20 JP JP2002079112A patent/JP3923826B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003283356A (ja) | 2003-10-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7769361B2 (en) | Systems, methods, and apparatus for frequency conversion | |
| JP5989636B2 (ja) | バイアスノードへの低減されたカップリングを有するｐｌｌチャージポンプ | |
| US6999747B2 (en) | Passive harmonic switch mixer | |
| US8243855B2 (en) | Calibrated quadrature generation for multi-GHz receiver | |
| US8099070B2 (en) | Passive mixer and four phase clocking method and apparatus | |
| US8248132B2 (en) | Oscillation signal generator for compensating for I/Q mismatch and communication system including the same | |
| US8649749B2 (en) | RF receiver with voltage sampling | |
| US7986192B2 (en) | Harmonic rejection mixer and harmonic rejection mixing method | |
| US9755678B2 (en) | Low noise transconductance amplifiers | |
| US9712113B2 (en) | Local oscillator paths | |
| KR20110070410A (ko) | 주파수 혼합기 | |
| US20060152257A1 (en) | Frequency multiplier | |
| US7319366B2 (en) | Offset local oscillator without using frequency divider | |
| KR101455638B1 (ko) | 모드 변환 광대역 저잡음 증폭기 및 이를 구비하는 광대역무선 수신기 | |
| KR100551481B1 (ko) | 위상제어가 가능한 직교출력 전압제어 발진기, 그것을구비한 무선신호 트랜시버, 및 직교위상 제어 방법 | |
| US20210152126A1 (en) | Zero if transmitter with decoupling between mixer and programmable gain stage | |
| JP3923826B2 (ja) | 無線受信回路 | |
| KR100677146B1 (ko) | Ｉ／ｑ 직교 복조기 | |
| US7012487B2 (en) | Transconductance device employing native MOS transistors | |
| Herzel et al. | A 2.5-GHz eight-phase VCO in SiGe BiCMOS technology | |
| Liang et al. | A 28.8-to-43.2 GHz 79.8 fs $ _ {\mathrm {rms}} $ Jitter and $-$78.5 dBc Reference Spur PLL Exploiting Complementary Mixing Phase Detector With Mismatch Calibration | |
| CN112543067B (zh) | 射频信号检测器及其方法 | |
| US20240305296A1 (en) | Kickback reduction in bootstrapped switches | |
| JP4495532B2 (ja) | 周波数コンバータおよびこれを用いたｒｆ受信装置 | |
| KR101796877B1 (ko) | 전압 펌프 및 위상 동기 제어 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050225 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070208 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070220 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070222 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3923826 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110302 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120302 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130302 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140302 Year of fee payment: 7 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |