JP4495532B2 - 周波数コンバータおよびこれを用いたｒｆ受信装置 - Google Patents

Description

この発明は、入力された信号の周波数を所定周波数のローカル信号を用いて、異なる周波数に変換する周波数コンバータ、特に、ＲＦ信号をローカル信号を用いてＩＦ信号にダウンコンバートするダウンコンバータ、および、このコンバータを備えたＲＦ受信装置に関するものである。

従来、ＲＦ受信装置として図４に示す構造のものが多く用いられている。
図４は従来のＲＦ受信装置の概略構成を示すブロック図である。
図４に示すように、ＲＦ受信装置は、電圧制御発振器１０１、ミキサ１０２、バッファ回路１０３、およびＩＦフィルタ１０４を含んで構成されている。電圧制御発振器１０１は所定周波数のローカル信号を生成してバッファ回路１０３に出力し、バッファ回路１０３はこのローカル信号をバッファリングした後、ミキサ１０２に供給する。ミキサ１０２にはＲＦ信号が入力されており、このＲＦ信号とローカル信号とをミキシングして出力する。このＲＦ信号周波数成分と、ＲＦ信号周波数からローカル信号の周波数を減算したＩＦ信号周波数成分とを含んだミキシング信号はＩＦフィルタ１０４に入力され、ＩＦ信号のみが出力される。

このようなＲＦ受信装置の電圧制御発振器１０１には、通常、図５に示すようなＬＣ型発振器で構成されている。
図５は従来の電圧制御発振器の概略構成を示す回路図である。
図５に示すように、従来の電圧制御発振器は、インダクタＬ_t と可変容量ダイオードＶＤとを２対備えるＬＣ共振回路２０１と、１対のＭＯＳトランジスタＭ_P ，Ｍ_N が差動する差動回路２０２と、差動回路２０２に定電流を供給するＭＯＳトランジスタＭ_B からなる定電流回路２０３とを備える。この電圧制御発振器は、ＬＣ共振回路２０１の共振周波数で、ＬＣ共振回路２０１が所定の等価インピーダンスＲ_p になるとともに、ＭＯＳトランジスタＭ_P ，Ｍ_N が定電流回路２０３により設定される定電流Ｉ_BAISにより交互にスイッチングオン・オフすることにより、次に示す電圧信号Ｖ_out をローカル信号として出力する。

Ｖ_out ≒Ｒ_P ・Ｉ_Bias・ｓｉｎ（ω_LOｔ） −（１）
ω_LOは前記共振周波数での角周波数である。

このような構成の電圧制御発振器を基本とした電圧制御発振器が非特許文献１にも開示されており、同様にローカル信号を生成する。

このように生成されたローカル信号を用いて、ＲＦ受信装置はＲＦ信号をＩＦ信号にダウンコンバートしている。
Ali Hajimiri and Thomas H. Lee,「Design Issues in CMOSDifferential LC Oscillators 」, IEEE JOURNAL OF SOLID-STATE CIRCUITS,VOL.34,NO5,MAY 1999,p.717-724

近年、ＲＦ受信装置は、小型化、省電力化される傾向があり、これに伴い、ＲＦ受信装置を構成する各機能回路部の小型化、省電力化が要求されている。

しかしながら、従来のＲＦ受信装置を構成する前述の電圧制御発振器やミキサ等の機能回路のそれぞれにおいて、小型化、省電力化し得る限界が存在するので、ＲＦ受信装置としては、これら各機能回路部が実現し得る最も小さい形状および最も低い消費電力を加えてなる大きさおよび消費電力を少なくとも必要とする。例えば、電圧制御発振器とバッファ回路とミキサとからなるダウンコンバート部であれば、電圧制御発振器、バッファ回路、ミキサの各大きさと加えた大きさを最小限必要とし、電圧制御発振器、バッファ回路、ミキサの消費電力を合計した消費電力を必要とする。このため、さらなる小型化および省電力化を実現するためには、各機能回路部を統合する必要がある。

したがって、この発明の目的は、所定の機能回路部を統合することで小型化、省電力化されたＲＦ受信装置と、このＲＦ受信装置を実現するために統合してなるダウンコンバータすなわち周波数コンバータとを提供することにある。

この発明は、入力された第１周波数信号を所定周波数のローカル信号を用いて所望の第２周波数信号に変換する周波数コンバータにおいて、ローカル信号の周波数を共振周波数とするＬＣ回路と、ＬＣ回路に接続して互いに差動する第１、第２の能動素子と、第１，第２の能動素子を負性抵抗として機能させる電流を第１，第２の能動素子に供給する電流制御手段とを備え、該定電流手段の制御信号と第１周波数信号とを電流制御手段に入力することを特徴としている。

この構成では、ＬＣ回路の共振周波数で、電流制御手段から供給される電流により第１、第２の能動素子が連続に差動して、ＬＣ回路の等価インピーダンスと電流制御手段から供給される電流とに応じた振幅で互いに１８０°の位相差を有する電圧信号が出力される。すなわち、前記振幅に応じ、共振周波数に応じた周波数の発振信号（ローカル信号）を出力する電圧制御発振器として機能する。

ここで、ＬＣ回路の共振周波数をｆ_L0、角周波数ω_L0とし、電流制御手段から供給される電流をＩ_Baisとし、ＬＣ回路のインピーダンスをＺとすると、周波数コンバータの出力電圧Ｖ_outは、式（１）より、
Ｖout ≒Ｉ_Bias・ＡＢＳ（Ｚ）・ｓｉｎω_L0ｔ となる。

ここで、電流制御手段から供給される電流Ｉ_Biasは、制御信号である直流電流Ｉ_DCと、第１周波数信号に基づく高周波電流Ｉ_wとから、
Ｉ_Bias＝Ｉ_DC＋Ｉ_w −（２）
となり、第１周波数信号の周波数をｆ₁、各周波数をω₁とし、第１周波数信号を振幅Ａ
の正弦波で表すと、
Ｉ_Bias＝Ｉ_DC＋Ａ・ｓｉｎω₁ｔ −（３）
となる。

この式（３）を式（１）に代入し、変形すると、
Ｖ_out ≒ＡＢＳ（Ｚ）・Ｉ_DC・ｓｉｎω_L0ｔ
＋（１／２）・ＡＢＳ（Ｚ）・Ａ・ｃｏｓ（ω₁ −ω_L0）ｔ
−（１／２）・ＡＢＳ（Ｚ）・Ａ・ｃｏｓ（ω₁ ＋ω_L0）ｔ −（４）
となる。

これは、すなわち、式（４）の右辺の第１項がローカル信号であり、第２項が第１周波数とローカル信号の周波数との差分周波数の信号であり、第３項が第１周波数とローカル信号の周波数との加算周波数の信号であることを示している。

このため、第２項に相当する周波数の信号のみを抽出することにより、第１周波数信号をローカル信号でダウンコンバートした信号が第２周波数信号として出力される。また、第３項に相当する周波数の信号のみを抽出することにより、第１周波数信号をローカル信号でアップコンバートした信号が第２周波数信号として出力される。

また、この発明の周波数コンバータの電流制御手段は第３の能動素子を備え、制御信号に第１周波数信号を重畳した信号を該第３の能動素子へ入力することを特徴としている。

この構成では、第３の能動素子の制御信号入力部（ゲート）に入力する直流の制御信号によりドレイン−ソース間に流れる電流量を所定の定電流に調整する。この際、制御信号に第１周波数信号を重畳しておくことで、定電流に第３の能動素子の相互コンダクタンスｇ_m に応じた高周波信号が重畳する。

この際、前述の式（４）に示した出力電圧Ｖ_out は、第１周波数信号の振幅をＶ₁ とすると、
Ｖ_out ＝ＡＢＳ（Ｚ）・Ｉ_DC・ｓｉｎω_L0ｔ
＋（１／２）・ＡＢＳ（Ｚ）・ｇ_m ・Ｖ₁ ｃｏｓ（ω₁ −ω_L0）ｔ
−（１／２）・ＡＢＳ（Ｚ）・ｇ_m ・Ｖ₁ ｃｏｓ（ω₁ ＋ω_L0）ｔ −（５）
となる。このため、能動素子の相互コンダクタンスｇ_m に応じて振幅のダウンコンバート信号およびアップコンバート信号が出力される。

また、この発明の周波数コンバータは、第３の能動素子の相互コンダクタンスを、第３の能動素子に制御信号のみを入力する定常の相互コンダクタンスよりも大きくしたことを特徴としている。

この構成では、相互コンダクタンスｇ_m が定常状態よりも大きくなることで、式（５）より、ダウンコンバート信号およびアップコンバート信号の振幅が大きくなる。

また、この発明のＲＦ受信装置は、第１周波数信号であるＲＦ信号を第２周波数信号であるＩＦ信号に変換する前述の周波数コンバータと、ローカル信号の周波数を設定するローカル周波数設定信号を生成して、周波数コンバータに供給するＰＬＬ回路とを備えたことを特徴としている。

この構成では、前述の周波数コンバータを用いることで、従来技術に示した電圧制御発振器とバッファ回路とミキサとからなる回路を備えずとも、ＲＦ信号がローカル信号によりＩＦ信号にダウンコンバートされる。

この発明によれば、従来、電圧制御発振器とバッファ回路とミキサとから構成された周波数コンバータを、従来の電圧制御発振器と略同じ構成のみで実現することができる。これにより、周波数コンバータを小型化するとともに省電力化することができる。

また、この発明によれば、この周波数コンバータをダウンコンバータとして用いることにより、ＲＦ受信装置を小型化、省電力化することができる。

本発明の第１の実施形態に係る周波数コンバータについて、図１、図２を参照して説明する。
図１は本実施形態の周波数コンバータの回路図である。
図１に示すように、駆動電圧Ｖ_DDが入力される駆動電圧入力端子１１には、インダクタＬ₁ ，Ｌ₂ が並列に接続されている。インダクタＬ₁ にはＣＭＯＳトランジスタＭ_P のドレインが接続されており、インダクタＬ₂ にはＣＭＯＳトランジスタＭ_N のドレインが接続されている。これらＣＭＯＳトランジスタＭ_P ，Ｍ_N のソースは互いに接続されており、ＣＭＯＳトランジスタＭ_P のゲートはＣＭＯＳトランジスタＭ_N のドレインに接続され、ＣＭＯＳトランジスタＭ_N のゲートはＣＭＯＳトランジスタＭ_P のドレインに接続されている。

また、インダクタＬ₁ とＣＭＯＳトランジスタＭ_P との接続点と、インダクタＬ₂ とＣＭＯＳトランジスタＭ_N との接続点との間には、可変容量ダイオードＶＤ₁ ，ＶＤ₂ が直列接続されており、可変容量ダイオードＶＤ₁ ，ＶＤ₂ の接続点が周波数制御電圧入力端子１２に接続されている。ここで、可変容量ダイオードＶＤ₁ のカソードと、可変容量ダイオードＶＤ₂ のカソードとが周波数制御電圧入力端子１２に接続するように直列接続されている。

ここで、インダクタＬ₁ ，Ｌ₂ は同じ特性のもの、すなわち、インダクタンスＬ_r が同じものを用いる。同様に、可変容量ダイオードＶＤ₁ ，ＶＤ₂ も同じ特性、すなわち、同じ印加電圧Ｖ_CNTfで同じキャパシタンスＣ_VDとなるものを用いる。そして、これらインダクタＬ₁ ，Ｌ₂ 、可変容量ダイオードＶＤ₁ ，ＶＤ₂ および周波数制御電圧入力端子１２によりＬＣ共振回路１が構成され、ＣＯＭＳトランジスタＭ_P ，Ｍ_N により差増回路２が構成される。そして、これらＣＭＯＳトランジスタＭ_P ，Ｍ_N のドレイン間から出力電圧Ｖ_out が出力される。

また、ＣＭＯＳトランジスタＭ_P ，Ｍ_N のソースの接続点にはＣＭＯＳトランジスタＭ_B のドレインが接続されており、ＣＯＭＳトランジスタＭ_B のソースは接地されている。ＣＭＯＳトランジスタＭ_B のゲート（本発明の「制御信号入力部」に相当する。）は、コンデンサＣ₀ を介してＲＦ信号入力端子１４に接続されるとともに、インダクタＬ₀ を介してＣＭＯＳトランジスタＭ_B 用制御電圧入力端子１３に接続されている。そして、ＣＭＯＳトランジスタＭ_B 、コンデンサＣ₀ 、インダクタＬ₀ 、ＲＦ信号入力端子１４、およびＣＭＯＳトランジスタＭ_B 用制御電圧入力端子１３により制御電流生成回路３が構成される。

ここで、ＣＭＯＳトランジスタＭ_P，Ｍ_N，Ｍ_Bがそれぞれ本発明の「第１、第２、第３の能動素子」に相当し、ＬＣ共振回路１が本発明の「ＬＣ共振回路」に相当する。

このような周波数コンバータは次に示すように動作する。
駆動電圧入力端子１１には所定の直流駆動電圧Ｖ_DDが入力されており、周波数制御電圧入力端子１２には周波数制御電圧Ｖ_CNTfが入力されており、ＣＭＯＳトランジスタＭ_B 用制御電圧入力端子１３にはバイアス制御電圧Ｖ_b （本発明の「制御信号」に相当する。）が入力されている。

周波数制御電圧入力端子１２に周波数制御電圧Ｖ_CNTfが印加されると、可変容量ダイオードＶＤ₁ ，ＶＤ₂ は同じキャパシンスＣ_VDのコンデンサとして機能するので、ＬＣ共振回路１は共振周波数ｆ_L0＝１／（２π・ＳＱＲＴ（Ｌ_r ・Ｃ_VD））で共振する。

ＣＭＯＳトランジスタＭ_P ，Ｍ_N には駆動電圧入力端子１１から駆動電圧Ｖ_DDが供給されているので、これらＣＭＯＳトランジスタＭ_P ，Ｍ_N は前記共振周波数ｆ_L0で交互にオン・オフ状態を繰り返す。また、ＣＭＯＳトランジスタＭ_B のゲートには、インダクタＬ₀ を介して直流のバイアス制御電圧Ｖ_b が供給され、ドレインに駆動電圧Ｖ_DDに応じた電圧が供給されているので、ＣＭＯＳトランジスタＭ_B は、所定の直流の定電流Ｉ_Biasがドレイン−ソース間を流れる定電流素子として機能し、ＣＭＯＳトランジスタＭ_P ，Ｍ_N に、定電流Ｉ_Biasを供給する。ここで、バイアス制御電圧Ｖ_b を制御することで、ＣＭＯＳトランジスタＭ_P ，Ｍ_N の負性抵抗が発振条件を満足するように定電流Ｉ_Biasを調整している。これにより、ＣＭＯＳトランジスタＭ_P ，Ｍ_N は共振周波数ｆ_L0でオン・オフを繰り返すスイッチング素子として機能する。

そして、インダクタＬ₁ ，Ｌ₂ 、可変容量ダイオードＶＤ₁ ，ＶＤ₂ からなるＬＣ共振回路１の共振周波数ｆ_L0での等価インピーダンスをＺ_L0とすると、ＣＯＭＳトランジスタＭ_P ，Ｍ_N が共振周波数ｆ_L0で交互にスイッチングすることにより、周波数コンバータの出力電圧Ｖ_out は、
Ｖ_out ≒Ｉ_Bias・ＡＢＳ（Ｚ（ω_L0））・ｓｉｎω_L0ｔ −（６）
（ω_L0＝２πｆ_L0）
と近似することができる。これにより、この共振周波数ｆ_L0を周波数制御電圧Ｖ_CNTfで調整した周波数をローカル周波数とする電圧制御発振器として機能する。

次に、ＲＦ信号入力端子１４から周波数ｆ_RF、振幅Ｖ_RFのＲＦ信号すなわち、
Ｖ_RF・ｓｉｎ（ω_RFｔ）
（ω_RF＝２πｆ_RF）
が入力されると、ＲＦ信号はコンデンサＣ₀ を通過して、制御電圧Ｖ_b に重畳してＣＭＯＳトランジスタＭ_B に供給される。このような信号が入力されるとＣＭＯＳトランジスタＭ_B から出力される電流Ｉ_Biasは、
Ｉ_Bias＝Ｉ_b ＋ｇ_m ・Ｖ_RFｓｉｎ（ω_RFｔ） −（７）
となる。ここで、ｇ_m はＣＭＯＳトランジスタＭ_B の相互コンダクタンスであり、Ｉ_b は制御電圧Ｖ_b によりドレイン−ソース側に発生する直流電流を示す。

これにより、出力電圧Ｖ_out は、
Ｖ_out ＝ＡＢＳ（Ｚ（ω_L0））・Ｉ_b ・ｓｉｎω_L0ｔ
＋（１／２）・ＡＢＳ（Ｚ（ω_RF−ω_L0））・ｇ_m ・Ｖ_RFｃｏｓ（ω_RF−ω_L0）ｔ
−（１／２）・ＡＢＳ（Ｚ（ω_RF＋ω_L0））・ｇ_m ・Ｖ_RFｃｏｓ（ω_RF＋ω_L0）ｔ
−（８）
となる。

すなわち、出力電圧Ｖ_out として、ローカル周波数に対応する共振周波数ｆ_L0の信号（右辺第１項に相当）と、共振周波数（ローカル周波数）ｆ_L0の信号で周波数ｆ_RFのＲＦ信号をダウンコンバートした信号（右辺第２項に相当）と、共振周波数（ローカル周波数）ｆ_L0の信号で周波数ｆ_RFのＲＦ信号をアップコンバートした信号（右辺第３項に相当）とからなる信号が出力される。
ここで、ＣＭＯＳトランジスタＭ_B の相互コンダクタンスｇ_m を、直流の制御電圧を印加する定常状態よりも高く設定しておくことにより、ダウンコンバートした信号やアップコンバートした信号の出力を高くすることができる。

そして、出力端子にダウンコンバートした信号の周波数（ｆ_RF−ｆ_L0）のみを通過させるフィルタを接続することで、この回路はダウンコンバート回路として機能する。例えば、所望のＩＦ信号をダウンコンバートした信号に設定することにより、ＲＦ信号をＩＦ信号にダウンコンバートするダウンコンバータを構成することができる。

一方、出力端子にアップコンバートした信号の周波数（ｆ_RF＋ｆ_L0）のみを通過させるフィルタを接続することで、この回路はアップコンバート回路として機能する。

図２は本実施形態の構造を用いた場合の出力電圧Ｖ_out の周波数スペクトルを示す図である。
図２に示すように、本実施形態を用いることにより、ローカル周波数に対応する共振周波数ｆ_L0と、ダウンコンバートした周波数ｆ_RF−ｆ_L0と、アップコンバートした周波数ｆ_RF＋ｆ_L0とに所定の出力を得ることができる。

以上のような構造とすることにより、従来の電圧制御発振器にコンデンサＣ₀ 、ＲＦ信号入力端子１４を追加するのみで周波数コンバータを構成することができる。すなわち、従来のように、電圧制御発振器とともにミキサやバッファ回路を設けることなく、自身でローカル信号を発生する電圧制御発振器を含むダウンコンバータ等の周波数コンバータを構成することができる。これにより、周波数コンバータを小型化、省電力化することができる。

次に、第２の実施形態に係るＲＦ受信装置について、図３を参照して説明する。

図３は本実施形態のＲＦ受信装置の概略構成を示すブロック図である。
図３に示すように、ＲＦ受信装置は、アンテナ２１、ＲＦ信号処理部２２、ダウンコンバータ２３、ＩＦフィルタ２４、ＡＤＣ２５、ＩＦ信号処理部２６、ＰＬＬ回路２７、ＴＣＸＯ２８、および、装置全体の制御を行う、図示しない制御部とを備える。

アンテナ２１は外部からの電波信号を受信して、ＲＦ信号処理部２２に出力する。ＲＦ信号処理部２２は、入力された電波信号からＲＦ信号を抽出して増幅し、ダウンコンバータ２３に出力する。ダウンコンバータ２３は、第１の実施形態に示した周波数コンバータにより形成され、入力されたＲＦ信号にローカル信号を合成したミキシング信号を出力する。ＩＦフィルタ２４はダウンコンバータ２３から出力されたミキシング信号のＩＦ信号周波数帯域のみを通過してＡＤＣ２５に出力し、ＡＤＣ２５はＩＦ信号をディジタル変換してＩＦ信号処理部２６に出力する。ＩＦ信号処理部２６は入力されたＩＦディジタル信号に基づき所望とするデータを検出する。ＰＬＬ回路２７は、ＴＣＸＯ２８から入力される基準周波数信号と、ダウンコンバータ２３から出力されるミキシング信号のローカル信号とに基づいて、ダウンコンバータ２３の電圧制御発振器部分での共振周波数、すなわち、ローカル周波数を制御する周波数制御電圧信号（本発明の「ローカル周波数設定信号」に相当する。）を出力する。これにより、ローカル信号と基準周波数信号との位相同期が行われる。このように、ローカル信号が基準周波数信号に応じて正確に生成されることで、ＲＦ信号からＩＦ信号へのダウンコンバートが高精度に行われる。

ここで、前述のようにダウンコンバータ２３には第１の実施形態、すなわち、図１に示した周波数コンバータを用いる。この際、図３のダウンコンバータ２３のＲＦ信号処理部側端子が図１のＲＦ信号入力端子１４に相当し、図３のダウンコンバータ２３のＩＦフィルタ側端子が図１のＶｏｕｔ出力端子、すなわち、ＣＭＯＳトランジスタＭ_P ，Ｍ_N のドレイン側に相当し、図３のダウンコンバータ２３のＰＬＬ回路側端子が図１の周波数制御電圧入力端子１２に相当するように接続される。

このような構成とすることで、ＲＦ信号からＩＦ信号を生成するダウンコンバート部が、従来の電圧制御発振器のみと略同じ大きさで形成することができるので、小型のＲＦ受信装置を構成することができる。また、従来の電圧制御発振器とバッファ回路とミキサとからなる回路を、この電圧制御発振器と略同じ形状の回路のみで形成するので、構成回路数が少なくなり、ＲＦ受信装置を省電力化することができる。

第１の実施形態の周波数コンバータの回路図 第１の実施形態の構造を用いた場合の出力電圧Ｖｏｕｔの周波数スペクトルを示す図 第２の実施形態のＲＦ受信装置の概略構成を示すブロック図 従来のＲＦ受信装置の概略構成を示すブロック図 従来の電圧制御発振器の概略構成を示す回路図

符号の説明

１−ＬＣ共振回路
２−差増回路
３−制御電流生成回路
１１−駆動電圧入力端子
１２−周波数制御電圧入力端子
１３−ＣＭＯＳトランジスタＭ_B 用制御電圧入力端子
１４−ＲＦ信号入力端子
２１−アンテナ
２２−ＲＦ信号処理部
２３−ダウンコンバータ
２４−ＩＦフィルタ
２５−ＡＤＣ
２６−ＩＦ信号処理部
２７−ＰＬＬ回路
２８−ＴＣＸＯ
１０１−電圧制御発振器
１０２−ミキサ
１０３−バッファ回路
１０４−ＩＦフィルタ
２０１−ＬＣ共振回路
２０２−差動回路
２０３−定電流回路

Claims (4)

1. 入力された第１周波数信号を所定周波数のローカル信号を用いて所望の第２周波数信号に変換する周波数コンバータにおいて、
   前記ローカル信号の周波数を共振周波数とするＬＣ回路と、該ＬＣ回路に接続して互いに差動する第１、第２の能動素子と、該第１，第２の能動素子を負性抵抗として機能させる電流を第１，第２の能動素子に供給する電流制御手段とを備え、
   該電流制御手段の制御信号と前記第１周波数信号とを、前記電流制御手段に入力することを特徴とする周波数コンバータ。
2. 前記電流制御手段は第３の能動素子を備え、前記制御信号に前記第１周波数信号を重畳した信号を前記第３の能動素子へ入力する請求項１に記載の周波数コンバータ。
3. 前記第３の能動素子の相互コンダクタンスを、前記第３の能動素子に前記制御信号のみを入力する定常の相互コンダクタンスよりも大きくした請求項２に記載の周波数コンバータ。
4. 前記第１周波数信号であるＲＦ信号を前記第２周波数信号であるＩＦ信号に変換する請求項１〜請求項３のいずれかに記載の周波数コンバータと、
   前記ローカル信号の周波数を設定するローカル周波数設定信号を生成して、前記周波数コンバータに供給するＰＬＬ回路とを備えたＲＦ受信装置。

Images