CN107733407B - 一种快速充放电且复位时间可控的上电复位电路 - Google Patents

Abstract

本发明提供了一种快速充放电且复位时间可控的上电复位电路，涉及集成电路领域。系统上电的时候，充电电路产生的电流对电容充电，电容上的电压逐渐超过参考电压，比较器输出产生由低电平到高电平的跳变。比较器的输出一路经过反相整形电路，另一路经过延迟控制单元和反相整形电路，两路再经过或运算输出复位信号。本发明的复位信号经过反相器控制电容是否与电源直接相连，从而实现上电过程中对电容的快速充电和掉电时对电容的快速放电；通过对延时控制单元的控制，可以实现对复位时间的控制，从而适应不同的复位时间要求，具有较高的实际应用价值。

Description

一种快速充放电且复位时间可控的上电复位电路

技术领域

本发明涉及集成电路技术领域，尤其是指一种快速充放电且复位时间可控的上电复位电路。

背景技术

上电复位电路广泛应用于集成电路设计中，是保证整个系统稳定可靠工作的不可缺少的部分。在芯片上电过程中，上电复位电路检测并判断芯片供电电压是否达到要求的启动电压，当芯片供电稳定时产生复位信号，对数字电路和其他单元电路进行复位和启动，使系统正常工作。

在一些实时交互应用中，需要对芯片重复的上电掉电操作，同时对复位时间也有一定要求以保证电路可以正常复位，但是，传统的复位电路上电过程缓慢，掉电时储能电容不能迅速放电，并且其充电时间就是复位时间，复位时长不可控，在实时交互过程中很容易造成芯片不能自动复位，影响系统的正常工作。

发明内容

有鉴于此，本发明提供一种快速充放电且复位时间可控的上电复位电路，其能够实现在上电和掉电过程中对储能电容的快速充放电。

为了实现上述目的，本发明所采用的技术方案是：

一种快速充放电且复位时间可控的上电复位电路，其包括用于产生上升沿的充电电路和储能电容、用于快速充放电的开关控制电路、用于复位信号的门限控制比较器、第一反相整形电路、第二反相整形电路、用于控制复位时间的可控延迟单元，以及用于在逻辑操作过程中产生复位信号的或门和反相器；所述充电电路分别与储能电容、开关控制电路的控制端以及门限控制比较器的正端连接，所述储能电容的另一端接地，所述开关控制电路的信号端连接电源，所述门限控制比较器的负端连接参考电压，所述门限控制比较器的输出分别与第一反相整形电路和可控延迟单元相连，所述可控延迟单元的另一端与第二反相整形电路相连，所述第一反相整形电路和第二反相整形电路分别与或门的两个输入端相连，所述或门的输出端与反相器的输入端相连，同时所述或门的输出端还作为复位信号的输出端，所述反相器的输出端与开关控制电路的输出端相连；

所述可控延迟单元包括第四PMOS管、第五PMOS管、第一NMOS管、第二NMOS管、第三NMOS管、第一开关、第二开关、第三开关、第四开关、第一电容、第二电容、第三电容、第四电容以及施密特触发器；所述第五PMOS管的栅端与所述第三NMOS管的栅端相连作为可控延迟单元的输入端，所述第五PMOS管的源端与电源相连，所述第五PMOS管的漏端分别与第二NMOS管的漏端、第一开关的一端、第二开关的一端、第三开关的一端、第四开关的一端以及施密特触发器的输入端相连，所述第一开关的另一端与第一电容的一端相连，所述第二开关的另一端与第二电容的一端相连，所述第三开关的另一端与第三电容的一端相连，所述第四开关的另一端与第四电容的一端相连，所述第一电容的另一端分别与第二电容的另一端、第三电容的另一端、第四电容的另一端以及地线相连，所述第一开关的控制端分别与第二开关的控制端、第三开关的控制端以及第四开关的控制端相连作为可控延迟单元的延时控制信号，所述第二NMOS管的源端与地线相连，所述第二NMOS管的栅端与第三NMOS管的漏端相连，所述第三NMOS管的源端与第一NMOS管的漏端、第一NMOS管的栅端以及第四PMOS管的漏端相连，所述第一NMOS管的源端与地线相连，所述第四PMOS管的源端与电源相连，第四PMOS管的栅端用于与充电电路的电流源连接，所述施密特触发器的输出端作为可控延迟单元的输出端。

与现有技术相比，本发明具有以下优点：

本发明所提出的复位电路可以利用反馈的机制，通过取反之后的复位信号控制储能电容是否与电源相接，实现在上电和掉电过程中对储能电容的快速充放电，通过将比较器输出信号分为两路，其中一路引入延时可控单元，最后将两路信号经过或运算产生稳定可靠并且复位时间可控的复位信号，是对现有技术的一种重要改进。

附图说明

图1为本发明实施例中上电复位电路的框图。

图2为本发明实施例中上电复位电路的具体实现原理图。

具体实施方式

下面结合附图对本发明工作原理进行详细说明。

如图1所示，一种快速充放电且复位时间可控的上电复位电路，其包括用于产生上升沿的充电电路和储能电容、用于快速充放电的开关控制电路、用于复位信号的门限控制比较器、第一反相整形电路、第二反相整形电路、用于控制复位时间的可控延迟单元、用于产生复位信号的逻辑操作过程中的或门和反相器，充电电路分别与储能电容、开关控制电路控制端和比较器正端相连；储能电容另一端接地；开关控制电路信号端接电源；比较器负端接参考电压；比较器输出分别与第一反相整形电路和可控延迟单元相连；可控延迟单元另一端与第二反相整形电路相连；第一反相整形电路和第二反相整形电路分别与或门两端相连；或门的输出端与反相器的输入端相连，同时作为复位信号的输出端；反相器的输出端与开关控制电路的输出端相连。

其中，充电电路用于在系统上电时产生对储能电容的充电电流，储能电容接收充电电流产生比较电压，比较器比较充电电压和参考电压产生低电平到高电平的跳变，比较器输出信号分为两路，一路经过反相整形电路，另一路先进行可控延时处理再经过反相整形电路，两路信号经过或运算产生复位时间可控的复位信号，最后复位信号经过反相器通过开关控制电路实现对储能电容是否与电源相接的控制，利用反馈的机制，实现在上电和掉电过程中对储能电容的快速充放电。

如图2所示，电路中PMOS管(P沟道金属氧化物半导体场效应管)和NMOS管(N沟道金属氧化物半导体场效应管)分别以MP和MN加序号的形式表示，储能电容以Cp表示，反相器以INV加序号表示，可控延迟单元中开关以S加序号表示，电容以C加序号表示。

复位电路的具体实现为：充电电路包括电流源、第一PMOS管MP1和第二PMOS管MP2，储能电容Cp，开关控制电路包括第三PMOS管MP3，比较器CM1，第一反相整形电路包括第一反相器INV1、第二反相器INV2和第三反相器INV3，第二反相整形电路包括第五反相器INV5、第六反相器INV6和第七反相器INV7，可控延迟单元包括第四PMOS管MP4、第五PMOS管MP5、第一NMOS管MN1、第二NMOS管MN2、第三NMOS管MN3、第一开关S1、第二开关S2、第三开关S3、第四开关S4、第一电容C1、第二电容C2、第三电容C3、第四电容C4和施密特触发器，或门电路Or1，第八反相器INV8。

其中，第五PMOS管MP5的栅端和第三NMOS管MN3的栅端相连作为可控延迟单元的输入端，第五PMOS管MP5的源端与电源VDD相连，其漏端分别与第二NMOS管MN2的漏端、第一开关S1的一端、第二开关S2一端、第三开关S3一端、第四开关S4一端和施密特触发器的输入端相连，第一开关S1的另一端与第一电容C1的一端相连，第二开关S2的另一端与第二电容C2的一端相连，第三开关S3的另一端与第三电容C3的一端相连，第四开关S4的另一端与第四电容C4的一端相连，第一电容C1的另一端分别与第二电容C2的另一端、第三电容C3的另一端、第四电容C4的另一端以及地线相连，第一开关S1的控制端分别与第二开关S2的控制端、第三开关S3的控制端和第四开关S4的控制端相连作为可控延迟单元的延时控制信号，第二NMOS管MN2的源端与地线相连，其栅端与第三NMOS管MN3的漏端相连，第三NMOS管MN3的源端与第一NMOS管MN1的漏端、第一NMOS管MN1的栅端和第四PMOS管MP4的漏端相连，第一NMOS管MN1的源端与地线相连，第四PMOS管MP4的源端与电源VDD相连，施密特触发器的输出端作为可控延迟单元的输出端。

上述上电复位电路的具体工作原理为：

上电初始，第二PMOS管MP2镜像的电流对储能电容Cp充电，同时，复位信号经过第八反相器INV8后电平为低电平，控制第三PMOS管MP3导通，储能电容Cp与电源相连，实现对储能电容Cp的快速充电。当Cp两端电压大于参考电压时，比较器产生由低电平到高电平的跳变信号，该信号一路经过由第一反相器INV1、第二反相器INV2和第三反相器INV3组成的反相整形电路送达或门的一个输入端；跳变信号另一路控制第五PMOS管MP5和第三NMOS管MN3，上电初始，比较器输出低电平，第五PMOS管MP5导通，第三NMOS管MN3关断，对延迟单元中电容整列充电到高电平；当比较器输出高电平时，第五PMOS管MP5关断，第三NMOS管MN3导通，对延迟单元中电容整列放电到低电平，通过延迟控制信号控制电容阵列中电容大小实现对复位时间的控制，该信号再经过施密特触发器完成对比较器输出信号的延迟可控处理，最后经过由第五反相器INV5、第六反相器INV6和第七反相器INV7组成的反相整形电路送达或门的另一个输入端。两路信号经过或运算产生稳定可靠且复位时间可控的复位信号，最后复位信号经过第八反相器INV8连接第三PMOS管MP3，在上电初始，反相器INV8输出低电平，第三PMOS管MP3导通，储能电容Cp与电源相连，实现对储能电容Cp的快速充电；复位完成后，反相器INV8输出高电平，第三PMOS管MP3关断，储能电容Cp与电源断开，当电源掉电时，反相器INV8输出变为低电平，储能电容Cp与电源相连，此时电源等同于地电位，实现对储能电容Cp的快速放电，利用反馈的机制，实现在上电和掉电过程中对储能电容的快速充放电。

以上所述仅为本发明的较佳实施方式，本发明的保护范围并不以上述实施方式为限，但凡本领域普通技术人员根据本发明所揭示内容所作的等效修饰或变化，皆应纳入权利要求书中记载的保护范围内。

Claims (1)

1.一种快速充放电且复位时间可控的上电复位电路，其特征在于：包括用于产生上升沿的充电电路和储能电容、用于快速充放电的开关控制电路、用于复位信号的门限控制比较器、第一反相整形电路、第二反相整形电路、用于控制复位时间的可控延迟单元，以及用于在逻辑操作过程中产生复位信号的或门和反相器；所述充电电路分别与储能电容、开关控制电路的控制端以及门限控制比较器的正端连接，所述储能电容的另一端接地，所述开关控制电路的信号端连接电源，所述门限控制比较器的负端连接参考电压，所述门限控制比较器的输出分别与第一反相整形电路和可控延迟单元相连，所述可控延迟单元的另一端与第二反相整形电路相连，所述第一反相整形电路和第二反相整形电路分别与或门的两个输入端相连，所述或门的输出端与反相器的输入端相连，同时所述或门的输出端还作为复位信号的输出端，所述反相器的输出端与开关控制电路的输出端相连；

所述可控延迟单元包括第四PMOS管、第五PMOS管、第一NMOS管、第二NMOS管、第三NMOS管、第一开关、第二开关、第三开关、第四开关、第一电容、第二电容、第三电容、第四电容以及施密特触发器；所述第五PMOS管的栅端与所述第三NMOS管的栅端相连作为可控延迟单元的输入端，所述第五PMOS管的源端与电源相连，所述第五PMOS管的漏端分别与第二NMOS管的漏端、第一开关的一端、第二开关的一端、第三开关的一端、第四开关的一端以及施密特触发器的输入端相连，所述第一开关的另一端与第一电容的一端相连，所述第二开关的另一端与第二电容的一端相连，所述第三开关的另一端与第三电容的一端相连，所述第四开关的另一端与第四电容的一端相连，所述第一电容的另一端分别与第二电容的另一端、第三电容的另一端、第四电容的另一端以及地线相连，所述第一开关的控制端分别与第二开关的控制端、第三开关的控制端以及第四开关的控制端相连作为可控延迟单元的延时控制信号，所述第二NMOS管的源端与地线相连，所述第二NMOS管的栅端与第三NMOS管的漏端相连，所述第三NMOS管的源端与第一NMOS管的漏端、第一NMOS管的栅端以及第四PMOS管的漏端相连，所述第一NMOS管的源端与地线相连，所述第四PMOS管的源端与电源相连，第四PMOS管的栅端用于与充电电路的电流源连接，所述施密特触发器的输出端作为可控延迟单元的输出端。

Images