CN108563275B - 一种无静态功耗的修调开关电路 - Google Patents

Abstract

一种无静态功耗的修调开关电路，属于电子电路技术领域。包括修调码载入模块和开关控制模块，开关控制模块连接外部给定的第一输入信号和第二输入信号，根据第二输入信号控制开关控制模块工作或关断，根据第一输入信号和反馈回来的输出信号产生第一控制信号、第二控制信号和时序信号用于控制修调码载入模块；修调码载入模块根据第一控制信号和第二控制信号工作或关断，当使熔丝熔断后，可获得对应输出信号的脉冲电平，该电平即为目标修调码值。本发明结构简单，采用两级迟滞比较器控制打拍输出可靠性高，当电路修调完成后无静态功耗。

Description

一种无静态功耗的修调开关电路

技术领域

本发明属于电子电路技术领域，主要应用于恒定电压或电流的修调电路。

背景技术

在集成电路系统中通常需要一个或多个精准的恒定电流源或电压源，但由于工艺偏差以及电路失调等诸多原因，精准的恒定电流源或电压源通常是在晶圆测试阶段通过修调来实现。修调开关电路一般通过控制开关管得到相应的编码值来修调电源，修调电路模块越复杂所占具的芯片面积就越大，功耗也会增大，测试成本也会随之提高，这无法达到低成本要求。

发明内容

本发明主要针对电源修调开关电路中静态功耗大、结构复杂以及可靠性差等问题，提出了一种结构简单、可靠性高、无静态功耗的电源修调开关电路。

本发明的技术方案：

一种无静态功耗的修调开关电路，包括修调码载入模块和开关控制模块，

所述开关控制模块包括第一模拟反相器、第二模拟反相器、第一时延模块、第二时延模块、第一电流源I1、第二电流源I2、第三电流源I3、第四电流源I4、第五电流源I5、第六电流源I6、第二触发器、第一数字反相器、第二数字反相器、第三数字反相器、第四数字反相器、第五数字反相器、第六数字反相器、第十二NMOS管MN12、第十五NMOS管MN15和与非门，

与非门的第一输入端连接第一输入信号en、其输出端连接第二数字反相器的输入端；第二数字反相器的输出端输出第一控制信号PD并连接第六数字反相器和第一时延模块的输入端；第六数字反相器的输出端输出第二控制信号PD_N；

第一数字反相器的输入端连接第二输入信号enP，其输出端连接第十二NMOS管MN12和第十五NMOS管MN15的栅极；第一模拟反相器的输入端连接第一时延模块的输出端，其输出端连接第十二NMOS管MN12的漏极和第三数字反相器的输入端；第四数字反相器的输入端连接第三数字反相器的输出端，其输出端输出时序信号CK并连接第二触发器的时序信号输入端；第二触发器的数据输入端连接电源电压，其置位端连接第一输入信号en；

第二时延模块的输入端连接第二触发器的输出端，其输出端连接第二模拟反相器的输入端；第五数字反相器的输入端连接第二模拟反相器的输出端和第十五NMOS管MN15的漏极，其输出端连接与非门的第二输入端；第十二NMOS管MN12和第十五NMOS管MN15的源极接地；

所述第一电流源I1、第二电流源I2、第三电流源I3和第四电流源I4的正向端连接电源电压，负向端分别连接第一时延模块、第一模拟反相器、第二时延模块和第二模拟反相器的电源端；所述第五电流源I5和第六电流源I6的负向端接地，其正向端分别连接第一时延模块和第二时延模块的接地端，第一模拟反相器和第二模拟反相器的接地端接地；

所述修调码载入模块包括两级迟滞比较器、第七电流源I0和第一触发器，

所述两级迟滞比较器包括第一NMOS管MN1、第二NMOS管MN2、第三NMOS管MN3、第四NMOS管MN4、第五NMOS管MN5、第六NMOS管MN6、第七NMOS管MN7、第八NMOS管MN8、第九NMOS管MN9、第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3、第四PMOS管MP4、第五PMOS管MP5、第六PMOS管MP6、第一电阻R1、第二电阻R2和熔丝fuse，

第一NMOS管MN1的栅漏短接并连接第九NMOS管MN9的漏极、第二NMOS管MN2、第三NMOS管MN3、第五NMOS管MN5和第六NMOS管MN6的栅极以及第七电流源I0的负向端，其源极连接第二NMOS管MN2、第三NMOS管MN3、第五NMOS管MN5、第六NMOS管MN6、第七NMOS管MN7、第八NMOS管MN8和第九NMOS管MN9的源极并接地；第七电流源I0的正向端连接电源电压；第九NMOS管MN9和第七NMOS管MN7的栅极连接所述第二控制信号PD_N；

第六PMOS管MP6的栅极连接所述第一控制信号PD，其源极连接第一PMOS管MP1和第五PMOS管MP5的源极并连接电源电压，其漏极连接第一PMOS管MP1的栅极和漏极、第二NMOS管MN2的漏极以及第五PMOS管MP5的栅极；

第四NMOS管MN4的栅极连接第五PMOS管MP5和第八NMOS管MN8的漏极并作为所述两级迟滞比较器的输出端连接所述第一触发器的数据输入端，其源极连接第三NMOS管MN3的漏极，其漏极连接第三PMOS管MP3、第六NMOS管MN6和第七NMOS管MN7的漏极以及第八NMOS管MN8的栅极；

第二PMOS管MP2的栅漏短接并连接第三PMOS管MP3的栅极和第五NMOS管MN5的漏极，其源极通过第一电阻R1后连接电源电压；

第四PMOS管MP4的栅极和源极接地，其漏极连接第三PMOS管MP3的源极并依次通过第二电阻R2和熔丝fuse的串联结构后连接电源电压；

第一触发器的时序信号输入端连接所述时序信号CK，其置位端连接所述第一输入信号en，其输出端作为所述修调开关电路的输出端。

具体的，所述第一时延模块包括第七PMOS管MP7、第十NMOS管MN10和第一电容C1，第七PMOS管MP7的栅极连接第十NMOS管MN10的栅极并作为所述第一时延模块的输入端，其源极作为所述第一时延模块的电源端，其漏极连接第十NMOS管MN10的漏极并作为所述第一时延模块的输出端；第一电容C1接在所述第一时延模块的输出端和地之间；第十NMOS管MN10的源极作为所述第一时延模块的接地端；

所述第二时延模块包括第九PMOS管MP9、第十三NMOS管MN13和第二电容C2，第九PMOS管MP9的栅极连接第十三NMOS管MN13的栅极并作为所述第二时延模块的输入端，其源极作为所述第二时延模块的电源端，其漏极连接第十三NMOS管MN13的漏极并作为所述第二时延模块的输出端；第二电容C2接在所述第二时延模块的输出端和地之间；第十三NMOS管MN13的源极作为所述第二时延模块的接地端。

具体的，所述第一模拟反相器包括第八PMOS管MP8和第十一NMOS管MN11，第八PMOS管MP8的栅极连接第十一NMOS管MN11的栅极并作为所述第一模拟反相器的输入端，其源极作为所述第一模拟反相器的电源端，其漏极连接第十一NMOS管MN11的漏极并作为所述第一模拟反相器的输出端；第十一NMOS管MN11的源极接地；

所述第二模拟反相器包括第十PMOS管MP10和第十四NMOS管MN14，第十PMOS管MP10的栅极连接第十四NMOS管MN14的栅极并作为所述第二模拟反相器的输入端，其源极作为所述第二模拟反相器的电源端，其漏极连接第十四NMOS管MN14的漏极并作为所述第二模拟反相器的输出端；第十四NMOS管MN14的源极接地。

具体的，所述第一触发器和第二触发器为D触发器。

具体的，所述第一电流源I1、第二电流源I2、第三电流源I3、第四电流源I4、第五电流源I5、第六电流源I6和第七电流源I0为电流镜结构。

具体的，所述熔丝fuse为多晶硅熔丝。

具体的，所述熔丝fuse由外加电压v_trim控制。

本发明的有益效果为：本发明提供的修调开关电路在修调完成后会关断，关断后无静态电流，所以功耗很低；采用两级迟滞比较器，不需要RC延迟，电流可调，不会卡死在中间态，可靠性高；电路结构简单。

附图说明

图1为实施例中修调码载入模块的结构示意图。

图2为实施例中开关控制模块的结构示意图。

图3是熔丝熔断前控制信号输出码值示意图。

图4是熔丝熔断后控制信号输出码值示意图。

具体实施方式

下面结合附图和具体实施例，详细描述本发明的技术方案：

本发明提供的修调开关电路，包括修调码载入模块和开关控制模块，开关控制模块连接外部给定的第一输入信号en和第二输入信号enP，根据第二输入信号enP控制开关控制模块工作或关断，根据第一输入信号en和反馈回来的输出信号vin产生第一控制信号PD、第二控制信号PD_N和时序信号CK用于控制修调码载入模块；修调码载入模块根据第一控制信号PD和第二控制信号PD_N工作或关断，当通过熔丝fuse的控制信号v_trim使熔丝fuse熔断后，可获得对应输出信号VOUT的脉冲电平，该电平即为目标修调码值。

如图2所示，开关控制模块包括第一模拟反相器、第二模拟反相器、第一时延模块、第二时延模块、第一电流源I1、第二电流源I2、第三电流源I3、第四电流源I4、第五电流源I5、第六电流源I6、第二触发器、第一数字反相器、第二数字反相器、第三数字反相器、第四数字反相器、第五数字反相器、第六数字反相器、第十二NMOS管MN12、第十五NMOS管MN15和与非门，与非门的第一输入端连接第一输入信号en、其输出端连接第二数字反相器的输入端；第二数字反相器的输出端输出第一控制信号PD并连接第六数字反相器和第一时延模块的输入端；第六数字反相器的输出端输出第二控制信号PD_N；第一数字反相器的输入端连接第二输入信号enP，其输出端连接第十二NMOS管MN12和第十五NMOS管MN15的栅极；第一模拟反相器的输入端连接第一时延模块的输出端，其输出端连接第十二NMOS管MN12的漏极和第三数字反相器的输入端；第四数字反相器的输入端连接第三数字反相器的输出端，其输出端输出时序信号CK并连接第二触发器的时序信号输入端；第二触发器的数据输入端连接电源电压，其置位端连接第一输入信号en；第二时延模块的输入端连接第二触发器的输出端，其输出端连接第二模拟反相器的输入端；第五数字反相器的输入端连接第二模拟反相器的输出端和第十五NMOS管MN15的漏极，其输出端连接与非门的第二输入端；第十二NMOS管MN12和第十五NMOS管MN15的源极接地；第一电流源I1、第二电流源I2、第三电流源I3和第四电流源I4的正向端连接电源电压，负向端分别连接第一时延模块、第一模拟反相器、第二时延模块和第二模拟反相器的电源端；第五电流源I5和第六电流源I6的负向端接地，其正向端分别连接第一时延模块和第二时延模块的接地端，第一模拟反相器和第二模拟反相器的接地端接地。开关控制模块的输入信号为第一输入信号en和第二输入信号enP，由外部给定，其输出信号vin又作为反馈信号源连接到与非门的第二输入端，开关控制模块用于产生第一控制信号PD和第二控制信号PD_N控制修调码载入模块。开关控制模块中第三数字反相器和第四数字反相器用于整形第一模拟反相器的输出信号并产生第二触发器的时钟控制信号CK，同时时钟控制信号CK也用于控制修调码载入模块中的第一触发器。

本实施例中，第一时延模块包括第七PMOS管MP7、第十NMOS管MN10和第一电容C1，第七PMOS管MP7的栅极连接第十NMOS管MN10的栅极并作为第一时延模块的输入端，其源极作为第一时延模块的电源端，其漏极连接第十NMOS管MN10的漏极并作为第一时延模块的输出端；第一电容C1接在第一时延模块的输出端和地之间；第十NMOS管MN10的源极作为第一时延模块的接地端；第二时延模块包括第九PMOS管MP9、第十三NMOS管MN13和第二电容C2，第九PMOS管MP9的栅极连接第十三NMOS管MN13的栅极并作为第二时延模块的输入端，其源极作为第二时延模块的电源端，其漏极连接第十三NMOS管MN13的漏极并作为第二时延模块的输出端；第二电容C2接在第二时延模块的输出端和地之间；第十三NMOS管MN13的源极作为第二时延模块的接地端。本实施例中第一时延模块和第二时延模块由恒定电流对电容充放电得到延时，起到限流缓起效果。

本发明中使用的数字反相器延迟很小，模拟反相器延迟较大，用于使产生的信号具有一段延迟时间，模拟反相器可以有多种结构，本实施例中第一模拟反相器包括第八PMOS管MP8和第十一NMOS管MN11，第八PMOS管MP8的栅极连接第十一NMOS管MN11的栅极并作为第一模拟反相器的输入端，其源极作为第一模拟反相器的电源端，其漏极连接第十一NMOS管MN11的漏极并作为第一模拟反相器的输出端；第十一NMOS管MN11的源极接地；第二模拟反相器包括第十PMOS管MP10和第十四NMOS管MN14，第十PMOS管MP10的栅极连接第十四NMOS管MN14的栅极并作为第二模拟反相器的输入端，其源极作为第二模拟反相器的电源端，其漏极连接第十四NMOS管MN14的漏极并作为第二模拟反相器的输出端；第十四NMOS管MN14的源极接地。

如图1所示，修调码载入模块包括两级迟滞比较器、第七电流源I0和第一触发器，两级迟滞比较器包括第一NMOS管MN1、第二NMOS管MN2、第三NMOS管MN3、第四NMOS管MN4、第五NMOS管MN5、第六NMOS管MN6、第七NMOS管MN7、第八NMOS管MN8、第九NMOS管MN9、第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3、第四PMOS管MP4、第五PMOS管MP5、第六PMOS管MP6、第一电阻R1、第二电阻R2和熔丝fuse，第一NMOS管MN1的栅漏短接并连接第九NMOS管MN9的漏极、第二NMOS管MN2、第三NMOS管MN3、第五NMOS管MN5和第六NMOS管MN6的栅极以及第七电流源I0的负向端，其源极连接第二NMOS管MN2、第三NMOS管MN3、第五NMOS管MN5、第六NMOS管MN6、第七NMOS管MN7、第八NMOS管MN8和第九NMOS管MN9的源极并接地；第七电流源I0的正向端连接电源电压；第九NMOS管MN9和第七NMOS管MN7的栅极连接第二控制信号PD_N；第六PMOS管MP6的栅极连接第一控制信号PD，其源极连接第一PMOS管MP1和第五PMOS管MP5的源极并连接电源电压，其漏极连接第一PMOS管MP1的栅极和漏极、第二NMOS管MN2的漏极以及第五PMOS管MP5的栅极；第四NMOS管MN4的栅极连接第五PMOS管MP5和第八NMOS管MN8的漏极并作为两级迟滞比较器的输出端连接第一触发器的数据输入端，其源极连接第三NMOS管MN3的漏极，其漏极连接第三PMOS管MP3、第六NMOS管MN6和第七NMOS管MN7的漏极以及第八NMOS管MN8的栅极；第二PMOS管MP2的栅漏短接并连接第三PMOS管MP3的栅极和第五NMOS管MN5的漏极，其源极通过第一电阻R1后连接电源电压；第四PMOS管MP4的栅极和源极接地，其漏极连接第三PMOS管MP3的源极并依次通过第二电阻R2和熔丝fuse的串联结构后连接电源电压；第一触发器的时序信号输入端连接时序信号CK，其置位端连接第一输入信号en，其输出端作为修调开关电路的输出端。

其中第一NMOS管MN1、第二NMOS管MN2、第九NMOS管MN9、第一PMOS管MP1和第六PMOS管MP6作为提供电流的外围电路，第三NMOS管MN3、第四NMOS管MN4、第五NMOS管MN5、第六NMOS管MN6、第七NMOS管MN7、第二PMOS管MP2、第三PMOS管MP3、第四PMOS管MP4、第一电阻R1、第二电阻R2和熔丝fuse组成迟滞比较器的第一级，第五PMOS管MP5和第八NMOS管MN8组成迟滞比较器的第二级。第七电流源I0用于产生偏置电流，第一PMOS管MP1和第五PMOS管MP5组成电流镜为迟滞比较器第二级的第八NMOS管MN8提供偏置。第三NMOS管MN3和第四NMOS管MN4组成迟滞比较器的迟滞电路。熔丝fuse可以为多晶硅熔丝或其他熔丝的任意一种，熔丝fuse由外加电压v_trim控制，电路需要修调时，在熔丝fuse与第二电阻R2连接的这一端会加一个外加电压，将熔丝fuse熔断从而达到想要的状态。栅源接地的第四PMOS管MP4的漏极连接第三PMOS管MP3的源极，用于保护第三PMOS管MP3。第六NMOS管MN6的漏极作为迟滞比较器第一级输出连接到第八NMOS管MN8的栅极，MN8的漏极作为迟滞比较器第二级输出V1即整个迟滞比较器的输出连接第一触发器的数据输入端，第一触发器的输出端输出修调开关电路的输出信号用于控制后序电源开关。迟滞比较器中的第四NMOS管MN4作为反馈回路晶体管，其栅极连接迟滞比较器的第二级输出，其漏极连接迟滞比较器的第一级输出。

一些实施例中，第一电流源I1、第二电流源I2、第三电流源I3、第四电流源I4、第五电流源I5、第六电流源I6和第七电流源I0为电流镜结构，可以为共源共栅电流镜或基本电流镜中的一种。迟滞比较器也可以替换为共源共栅比较器或其他比较器中的一种。触发器可以为D触发器、SR触发器、JK触发器或其他触发器中的一种，本实施例中使用D触发器。

如图3所示，为熔丝fuse熔断前控制信号输出码值示意图。其中en和enP信号由外部给出，默认熔丝fuse未熔断状态下，第一触发器的数据输入端D和输出端Q为低电平。

如图4所示，为熔丝fuse熔断后控制信号输出码值示意图。熔丝fuse熔断后，第一触发器的数据输入端D延迟一段时间后产生上升沿的脉冲信号，当时序信号控制端口Clk的时序信号CK变为高脉冲信号时，输出端Q端口可获得对应的脉冲电平，其中该电平即为目标修调码值，其中修调完成经过时间Δt后，整体电路无静态功耗。

本发明的工作原理是：

在熔丝fuse熔断前，熔丝fuse相当于一根导线，迟滞比较器输出V1为低，第一触发器输出Q为低。第二输入信号enP先由低变高使第十二NMOS管MN12、第十五NMOS管MN15关断，电源为第一电容C1、第二电容C2充电；当第一输入信号en变高后，使第一控制信号PD为高，第二控制信号PD_N为低，第一电容C1逐渐放电，当电压低于第一模拟反相器翻转电压时，第一模拟反相器反相，信号经第三数字反相器、第四数字反相器整形后产生时序信号CK，达到限流缓起的作用，保证开关控制模块的输出稳定；此时第一触发器把低电平的迟滞比较器输出信号V1拍出，第二触发器把高电平的电源电压AVDD拍出，又经第二电容C2放电限流缓起产生低电平的输出信号vin；输出信号vin反馈给与非门使第一控制信号PD变低，第二控制信号PD_N变高，从而控制修调码载入模块中的第六PMOS管MP6、第九NMOS管MN9和第七NMOS管MN7开启，分别将PMOS电流镜拉高和NMOS电流镜拉低，使整个电路关断。

当根据需求需要修调时，把熔丝fuse熔断，熔丝fuse会变成一个阻值很大的电阻，从而使迟滞比较器输出V1变高，V1变高会使反馈电路开启，进一步拉低比较器第一级输出，从而保证第二级输出V1为高，当开关控制模块再次产生脉冲信号的时序信号CK时，第一触发器把高电平的迟滞比较器输出信号V1拍出，控制后序的电流源或电压源开启，以得到需要的电源；同时当输出稳定后，经第二时延模块的延时作用，第一控制信号PD和第二控制信号PD_N又会反相，对电路进行上下拉从而关闭电路，保证整体电路的关断电流为零。

综上，本发明设计了一种无静态功耗的修调开关电路，包括修调码载入模块和开关控制模块。其中修调码载入模块采用两级迟滞比较器，并通过反馈控制打拍输出，保证输出变化时不会卡死在中间态，不会产生瞬态大电流，从而提高可靠性和低功耗；开关控制模块通过对电容充放电产生时延，保证输出的稳定性，结构简单可靠；整个电路中的电流镜在电路修调完成后会被上拉或下拉，从而使整体电路无静态功耗。

可以理解的是，本发明不限于上文示出的精确配置和组件。在不脱离权利要求书的保护范围基础上，可以对上文方法和结构的步骤顺序、细节及操作做出各种修改和优化。

Claims (7)

1.一种无静态功耗的修调开关电路，包括修调码载入模块和开关控制模块，其特征在于，

所述开关控制模块包括第一模拟反相器、第二模拟反相器、第一时延模块、第二时延模块、第一电流源(I1)、第二电流源(I2)、第三电流源(I3)、第四电流源(I4)、第五电流源(I5)、第六电流源(I6)、第二触发器、第一数字反相器、第二数字反相器、第三数字反相器、第四数字反相器、第五数字反相器、第六数字反相器、第十二NMOS管(MN12)、第十五NMOS管(MN15)和与非门，

与非门的第一输入端连接第一输入信号(en)、其输出端连接第二数字反相器的输入端；第二数字反相器的输出端输出第一控制信号(PD)并连接第六数字反相器和第一时延模块的输入端；第六数字反相器的输出端输出第二控制信号(PD_N)；

第一数字反相器的输入端连接第二输入信号(enP)，其输出端连接第十二NMOS管(MN12)和第十五NMOS管(MN15)的栅极；第一模拟反相器的输入端连接第一时延模块的输出端，其输出端连接第十二NMOS管(MN12)的漏极和第三数字反相器的输入端；第四数字反相器的输入端连接第三数字反相器的输出端，其输出端输出时序信号(CK)并连接第二触发器的时序信号输入端；第二触发器的数据输入端连接电源电压，其置位端连接第一输入信号(en)；

第二时延模块的输入端连接第二触发器的输出端，其输出端连接第二模拟反相器的输入端；第五数字反相器的输入端连接第二模拟反相器的输出端和第十五NMOS管(MN15)的漏极，其输出端连接与非门的第二输入端；第十二NMOS管(MN12)和第十五NMOS管(MN15)的源极接地；

所述第一电流源(I1)、第二电流源(I2)、第三电流源(I3)和第四电流源(I4)的正向端连接电源电压，负向端分别连接第一时延模块、第一模拟反相器、第二时延模块和第二模拟反相器的电源端；所述第五电流源(I5)和第六电流源(I6)的负向端接地，其正向端分别连接第一时延模块和第二时延模块的接地端，第一模拟反相器和第二模拟反相器的接地端接地；

所述修调码载入模块包括两级迟滞比较器、第七电流源(I0)和第一触发器，

所述两级迟滞比较器包括第一NMOS管(MN1)、第二NMOS管(MN2)、第三NMOS管(MN3)、第四NMOS管(MN4)、第五NMOS管(MN5)、第六NMOS管(MN6)、第七NMOS管(MN7)、第八NMOS管(MN8)、第九NMOS管(MN9)、第一PMOS管(MP1)、第二PMOS管(MP2)、第三PMOS管(MP3)、第四PMOS管(MP4)、第五PMOS管(MP5)、第六PMOS管(MP6)、第一电阻(R1)、第二电阻(R2)和熔丝(fuse)，

第一NMOS管(MN1)的栅漏短接并连接第九NMOS管(MN9)的漏极、第二NMOS管(MN2)、第三NMOS管(MN3)、第五NMOS管(MN5)和第六NMOS管(MN6)的栅极以及第七电流源(I0)的负向端，其源极连接第二NMOS管(MN2)、第三NMOS管(MN3)、第五NMOS管(MN5)、第六NMOS管(MN6)、第七NMOS管(MN7)、第八NMOS管(MN8)和第九NMOS管(MN9)的源极并接地；第七电流源(I0)的正向端连接电源电压；第九NMOS管(MN9)和第七NMOS管(MN7)的栅极连接所述第二控制信号(PD_N)；

第六PMOS管(MP6)的栅极连接所述第一控制信号(PD)，其源极连接第一PMOS管(MP1)和第五PMOS管(MP5)的源极并连接电源电压，其漏极连接第一PMOS管(MP1)的栅极和漏极、第二NMOS管(MN2)的漏极以及第五PMOS管(MP5)的栅极；

第四NMOS管(MN4)的栅极连接第五PMOS管(MP5)和第八NMOS管(MN8)的漏极并作为所述两级迟滞比较器的输出端连接所述第一触发器的数据输入端，其源极连接第三NMOS管(MN3)的漏极，其漏极连接第三PMOS管(MP3)、第六NMOS管(MN6)和第七NMOS管(MN7)的漏极以及第八NMOS管(MN8)的栅极；

第二PMOS管(MP2)的栅漏短接并连接第三PMOS管(MP3)的栅极和第五NMOS管(MN5)的漏极，其源极通过第一电阻(R1)后连接电源电压；

第四PMOS管(MP4)的栅极和源极接地，其漏极连接第三PMOS管(MP3)的源极并依次通过第二电阻(R2)和熔丝(fuse)的串联结构后连接电源电压；

第一触发器的时序信号输入端连接所述时序信号(CK)，其置位端连接所述第一输入信号(en)，其输出端作为所述修调开关电路的输出端。

2.根据权利要求1所述的无静态功耗的修调开关电路，其特征在于，

所述第一时延模块包括第七PMOS管(MP7)、第十NMOS管(MN10)和第一电容(C1)，第七PMOS管(MP7)的栅极连接第十NMOS管(MN10)的栅极并作为所述第一时延模块的输入端，其源极作为所述第一时延模块的电源端，其漏极连接第十NMOS管(MN10)的漏极并作为所述第一时延模块的输出端；第一电容(C1)接在所述第一时延模块的输出端和地之间；第十NMOS管(MN10)的源极作为所述第一时延模块的接地端；

所述第二时延模块包括第九PMOS管(MP9)、第十三NMOS管(MN13)和第二电容(C2)，第九PMOS管(MP9)的栅极连接第十三NMOS管(MN13)的栅极并作为所述第二时延模块的输入端，其源极作为所述第二时延模块的电源端，其漏极连接第十三NMOS管(MN13)的漏极并作为所述第二时延模块的输出端；第二电容(C2)接在所述第二时延模块的输出端和地之间；第十三NMOS管(MN13)的源极作为所述第二时延模块的接地端。

3.根据权利要求1所述的无静态功耗的修调开关电路，其特征在于，

所述第一模拟反相器包括第八PMOS管(MP8)和第十一NMOS管(MN11)，第八PMOS管(MP8)的栅极连接第十一NMOS管(MN11)的栅极并作为所述第一模拟反相器的输入端，其源极作为所述第一模拟反相器的电源端，其漏极连接第十一NMOS管(MN11)的漏极并作为所述第一模拟反相器的输出端；第十一NMOS管(MN11)的源极接地；

所述第二模拟反相器包括第十PMOS管(MP10)和第十四NMOS管(MN14)，第十PMOS管(MP10)的栅极连接第十四NMOS管(MN14)的栅极并作为所述第二模拟反相器的输入端，其源极作为所述第二模拟反相器的电源端，其漏极连接第十四NMOS管(MN14)的漏极并作为所述第二模拟反相器的输出端；第十四NMOS管(MN14)的源极接地。

4.根据权利要求1所述的无静态功耗的修调开关电路，其特征在于，所述第一触发器和第二触发器为D触发器。

5.根据权利要求1所述的无静态功耗的修调开关电路，其特征在于，所述第一电流源(I1)、第二电流源(I2)、第三电流源(I3)、第四电流源(I4)、第五电流源(I5)、第六电流源(I6)和第七电流源(I0)为电流镜结构。

6.根据权利要求1所述的无静态功耗的修调开关电路，其特征在于，所述熔丝(fuse)为多晶硅熔丝。

7.根据权利要求1或6所述的无静态功耗的修调开关电路，其特征在于，所述熔丝(fuse)由外加电压(v_trim)控制。

Images