CN117014003B - 低功耗的熔丝状态读取电路以及熔丝状态读取方法 - Google Patents

Abstract

本发明提供了低功耗的熔丝状态读取电路以及熔丝状态读取方法，包括：状态比较电路，反相电路以及与状态比较电路相连的开关电路；状态比较电路通过基准电阻接收第一高电平信号，通过熔丝电阻接收第二高电平信号；状态比较电路，用于接收开关电路输出的偏置电压信号，导通第一高电平信号以及第二高电平信号比较基准电阻与熔丝电阻的阻值，输出比较结果信号；所述反相电路，用于将所述比较结果信号进行反相处理并输出；开关电路接入电流源得到偏置电压信号，开关电路接收第二电平的控制信号停止对状态比较电路输出偏置电压信号，可以实现在比较结束后，通过开关电路关闭偏置电压信号，可以关闭高电平信号对地回路，降低功耗。

Description

低功耗的熔丝状态读取电路以及熔丝状态读取方法

技术领域

本发明涉及集成电路技术领域，尤其是低功耗的熔丝状态读取电路以及熔丝状态读取方法。

背景技术

针对高精度基准电压源、基准电流源、数模转换器、模数转换器等集成电路设计，由于电路失调以及工艺偏差等因素，生产的芯片无法满足其高精度要求。因此，在芯片正常使用前，通常采用熔丝熔断修调对电路关键参数进行修正，从而使电路参数更精确、一致性更好。

熔丝熔断修调利用电流源通过熔丝电阻产生热量将熔丝熔断，通过改变熔丝的阻值实现修调。在芯片上电时检测熔丝的阻值，判断熔丝是否熔断，未熔断前的低阻值状态作为逻辑0，熔断后的高阻值状态作为逻辑1。在对芯片进行熔断处理后，采用熔丝状态读取电路来判断芯片中的熔丝是否熔断。

一种常见的熔丝状态读取电路如图1所示，采用四个MOS管组成的比较器，通过对熔丝电阻Rfuse和参考电阻Rref两路电压进行比较，来判断熔丝的熔断状态。当熔丝电阻烧断后，输出逻辑1，当熔丝电阻未烧断后，输出逻辑0。

但该电路的比较器在获取熔断状态数据时，偏置电压信号需要时刻导通MN1和MN2，因此VDD一直对地工作，当熔丝状态读取电路中需要同时读取多个熔丝电阻的状态时，存在功耗过大的问题。

发明内容

针对现有技术的上述问题，本说明的目的在于，提供一种低功耗的熔丝状态读取电路以及熔丝状态读取方法，以解决现有技术中当熔丝状态读取电路中需要同时读取多个熔丝电阻的状态时，存在功耗过大的问题。

为了解决上述技术问题，本说明的具体技术方案如下：

一方面，本说明提供一种低功耗的熔丝状态读取电路，包括：

状态比较电路、反相电路以及与所述状态比较电路相连的开关电路；

所述状态比较电路通过基准电阻接收第一高电平信号，通过熔丝电阻接收第二高电平信号；

所述状态比较电路，用于接收开关电路输出的偏置电压信号，导通所述第一高电平信号以及所述第二高电平信号比较所述基准电阻与所述熔丝电阻的阻值，得到比较结果信号；

所述反相电路，用于将所述比较结果信号进行反相处理并输出；

所述开关电路接入电流源得到所述偏置电压信号，所述开关电路接收第二电平的控制信号停止对所述状态比较电路输出所述偏置电压信号。

作为本说明书的一个实施例，所述状态比较电路包括第一PMOS管、第二PMOS管、第一NMOS管、第二NMOS管以及第一电阻；

所述第一PMOS管的源极通过所述基准电阻接收所述第一高电平信号，所述第二PMOS管的源极依次通过所述第一电阻以及所述熔丝电阻接收所述第二高电平信号；

所述第一PMOS管的栅极与漏极对接，所述第一PMOS管的栅极与所述第二PMOS管的栅极相连，所述第一PMOS管的漏极与所述第一NMOS管的漏极相连；

所述第一NMOS管的源极以及所述第二NMOS管的源极均接地；

所述第一NMOS管的栅极与所述第二NMOS管的栅极相连，所述第一NMOS管的栅极接收所述偏置电压信号；

所述第二NMOS管的漏极与所述第二PMOS管的漏极相连，所述第二PMOS管的漏极输出所述比较结果信号。

作为本说明书的一个实施例，所述开关电路包括第六NMOS管以及第七NMOS管；

所述第六NMOS管以及所述第七NMOS管的源极均接地；

所述第六NMOS管的源极以及栅极对接，所述第六NMOS管的漏极与所述电流源相连，所述第六NMOS管的栅极与所述第七NMOS管的漏极相连；

所述第七NMOS管栅极接收第一电平的所述控制信号，所述第七NMOS管的漏极输出所述偏置电压信号；

所述第七NMOS管栅极接收第二电平的所述控制信号，所述第七NMOS管的漏极停止输出所述偏置电压信号。

作为本说明书的一个实施例，还包括传输电路；

所述传输电路用于将比较结果信号进行稳压后输出；

所述传输电路包括第一传输门、施密特触发反相器和第一反相器；

所述第一传输门接收第一开关信号以及第二开关信号，所述第一传输门的输入端接收所述状态比较电路发送的所述比较结果信号，所述第一传输门的输出端与所述施密特触发反相器的输入端相连；

当所述第一开关信号为低电平，所述第二开关信号为高电平时，所述第一传输门开启；当所述第一开关信号为高电平，所述第二开关信号为低电平时，所述第一传输门关闭；

所述施密特触发反相器的输出端与所述第一反相器的输入端相连，所述第一反相器的输出端将所述比较结果信号输出。

作为本说明书的一个实施例，还包括锁存电路；

所述锁存电路，用于将所述传输电路内传输的比较结果信号锁存；

所述锁存电路包括第二传输门和第二反相器；

所述第二反相器的输入端与所述施密特触发反相器的输出端相连，所述第二反相器的输出端与所述第二传输门的输入端相连，所述第二传输门的输出端与所述施密特触发反相器的输入端相连；

所述第二传输门接收第一开关信号以及第二开关信号，当所述第一开关信号为低电平，所述第二开关信号为高电平时，所述第二传输门关闭；当所述第一开关信号为高电平，所述第二开关信号为低电平时，所述第二传输门开启。

作为本说明书的一个实施例，

所述反相电路包括第三PMOS管和第三NMOS管；

所述第三PMOS管的源极与第三高电平信号相连，所述第三PMOS管的栅极与所述第二PMOS管的漏极相连，所述第三PMOS管的漏极与所述第三NMOS管的漏极相连；

所述第三NMOS管的源极接地，所述第三NMOS管的栅极接收所述偏置电压信号；

当所述第三PMOS管的栅极接收到低电平的比较结果信号时，将所述第三高电平信号作为增强的比较结果信号经由其漏极输出；

当所述第三PMOS管的栅极接收到高电平的比较结果信号时，将地信号作为增强的比较结果信号经由其漏极输出；

还包括传输电路；

所述传输电路设置用于将所述比较结果信号进行稳压后传输；

所述传输电路包括第一传输门、施密特触发反相器和第一反相器；

所述第一传输门接收第一开关信号以及第二开关信号，所述第一传输门的输入端与所述第三NMOS管的漏极相连，所述第一传输门的输出端与所述施密特触发反相器的输入端相连；

当所述第一开关信号为低电平，所述第二开关信号为高电平时，所述第一传输门开启；当所述第一开关信号为高电平，所述第二开关信号为低电平时，所述第一传输门关闭；

所述施密特触发反相器的输出端与所述第一反相器的输入端相连，所述第一反相器的输出端将所述比较结果信号输出；

还包括锁存电路；

所述锁存电路，用于将所述传输电路内传输的比较结果信号锁存；

所述锁存电路包括第二传输门和第二反相器；

所述第二反相器的输入端与所述施密特触发反相器的输出端相连，所述第二反相器的输出端与所述第二传输门的输入端相连，所述第二传输门的输出端与所述施密特触发反相器的输入端相连；

所述第二传输门接收第一开关信号以及第二开关信号，当所述第一开关信号为低电平，所述第二开关信号为高电平时，所述第二传输门关闭；当所述第一开关信号为高电平，所述第二开关信号为低电平时，所述第二传输门开启。

作为本说明书的一个实施例，还包括截止电路，用于将传输电路与比较电路进行隔离；

所述截止电路包括第四PMOS管和第四NMOS管；

所述第四PMOS管的源极接收所述第三高电平信号，所述第四PMOS管的栅极接收第一隔断信号，所述第四PMOS管的漏极与所述第三PMOS管的栅极相连；

所述第四NMOS管的源极接地，所述第四NMOS管的栅极接收第二隔断信号，所述第四NMOS管的漏极与所述第三NMOS管的漏极相连；

所述第一隔断信号与所述第二隔断信号互为互补信号。

作为本说明书的一个实施例，还包括熔断电路，用于将熔丝电阻进行熔断处理；

所述熔断电路包括第五NMOS管、第二电阻和缓冲器；

所述第五NMOS管的漏极与第一电阻靠近所述熔丝电阻的一端相连，所述第五NMOS管的源极接地，所述第五NMOS管的栅极分别与所述第二电阻的一端以及所述缓冲器的输出端相连；

所述第二电阻的另一端接地，所述缓冲器的输入端接收熔断信号。

另一方面，本文还提供一种熔丝状态读取方法，包括：

将基准电阻接入至第一高电平信号与状态比较电路之间，将熔丝电阻接入至第二高电平信号与所述状态比较电路之间；

将开关电路接入电流源，得到偏置电压信号；

对所述开关电路输入第一电平的控制信号，将所述偏置电压信号输出至所述状态比较电路；

当所述状态比较电路接收所述偏置电压信号后，导通所述第一高电平信号、所述第二高电平信号、所述基准电阻以及所述熔丝电阻的对地回路，输出比较结果信号；

当输出所述比较结果信号后，对所述开关电路输入第二电平的控制信号，停止所述偏置电压信号输出至所述状态比较电路，以断开所述第一高电平信号、所述第二高电平信号、所述基准电阻以及所述熔丝电阻的对地回路。

作为本说明书的一个实施例，在所述当所述状态比较电路接收所述偏置电压信号后，导通所述第一高电平信号、所述第二高电平信号、所述基准电阻以及所述熔丝电阻的对地回路，输出比较结果信号之前，包括：

对第四PMOS管的栅极输入低电平的第一隔断信号，对第四NMOS管的栅极输入高电平的第二隔断信号，将所述比较电路与所述传输电路隔离。

作为本说明书的一个实施例，在所述当所述状态比较电路接收所述偏置电压信号后，导通所述第一高电平信号、所述第二高电平信号、所述基准电阻以及所述熔丝电阻的对地回路，输出比较结果信号之后，包括：

对第四PMOS管的栅极输入高电平的第一隔断信号，对第四NMOS管的栅极输入低电平的第二隔断信号，将所述比较结果信号输通过传输电路发送至锁存电路中；

对第四PMOS管的栅极输入低电平的第一隔断信号，对第四NMOS管的栅极输入高电平的第二隔断信号，将所述比较电路与所述传输电路之间的通路关闭；

对所述开关电路发送第二电平的控制信号，以使所述开关电路停止对所述状态比较电路输出所述偏置电压信号；

关闭所述开关电路接入的电流源。

采用上述技术方案，通过状态比较电路同时接收高电平信号以及偏置电压信号时，可以将基准电阻与熔丝电阻进行比较，输出比较结果信号，并且在比较结束后，通过开关电路关闭偏置电压信号，可以关闭高电平信号对地回路，降低功耗。

为让本说明的上述和其他目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附图式，作详细说明如下。

附图说明

为了更清楚地说明本说明书实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本说明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1示出了本说明书实施例现有技术状态检测电路示意图；

图2示出了本说明书实施例一种低功耗的熔丝状态读取电路；

图3示出了本说明书实施例第二低功耗的熔丝状态读取电路；

图4示出了本说明书实施例第三低功耗的熔丝状态读取电路；

图5示出了本说明书实施例第四低功耗的熔丝状态读取电路；

图6示出了本说明书实施例第五低功耗的熔丝状态读取电路；

图7示出了本说明书实施例第六低功耗的熔丝状态读取电路；

图8(a)-图8(b)示出了本说明书实施例时序图；

图9示出了本说明书实施例一种熔丝状态读取方法的步骤示意图。

附图符号说明：

1、状态比较电路；

2、开关电路；

3、传输电路；

4、锁存电路；

5、反相电路；

6、截止电路；

7、熔断电路；

11、第一PMOS管；

12、第二PMOS管；

13、第三PMOS管；

14、第四PMOS管；

21、第一NMOS管；

22、第二NMOS管；

23、第三NMOS管；

24、第四NMOS管；

25、第五NMOS管；

26、第六NMOS管；

27、第七NMOS管；

31、第一电阻；

32、第二电阻；

41、第一传输门；

42、第二传输门；

51、施密特触发反相器；

61、第一反相器；

62、第二反相器；

71、缓冲器。

具体实施方式

下面将结合本说明书实施例中的附图，对本说明书实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本说明一部分实施例，而不是全部的实施例。基于本说明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本说明保护的范围。

需要说明的是，本说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本说明的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、装置、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。

如图1所示的现有技术状态检测电路示意图，在实际使用中使用者将Rfuse位置处连接一个熔丝电阻，由于一块芯片中需要调测的芯片中具有若干熔丝芯片，因此在实际使用中，可能需要若干个图1所示的状态检测电路，且在实际使用中每个状态检测电路都需要与VDD进行相连，虽然在状态检测完成后，可以关闭某些状态检测电路的VDD，避免VDD对地工作，以降低该状态检测电路的功耗，但是由于VDD的连接较为繁琐，在实际使用中无法快速的关断状态检测电路中VDD，存在功耗过大问题。

在本说明中Rref为基准电阻，Rfuse为熔丝电阻，VBIAS为偏置电压信号，Fuse_ctrl为熔断信号。

如图2所示的一种低功耗的熔丝状态读取电路，包括：

状态比较电路1，以及与所述状态比较电路1相连的开关电路2；

所述状态比较电路1通过基准电阻接收第一高电平信号，通过熔丝电阻接收第二高电平信号；

所述状态比较电路1，用于接收开关电路2输出的偏置电压信号，导通所述第一高电平信号以及所述第二高电平信号比较所述基准电阻与所述熔丝电阻的阻值，输出比较结果信号；

所述反相电路5，用于将所述比较结果信号进行反相处理并输出；

所述开关电路2接入电流源得到所述偏置电压信号，所述开关电路2接收第二电平的控制信号停止对所述状态比较电路1输出所述偏置电压信号。

采用上述技术方案，通过状态比较电路1同时接收高电平信号以及偏置电压信号时，可以将基准电阻与熔丝电阻进行比较，输出比较结果信号，并且在比较结束后，通过开关电路2关闭偏置电压信号，可以关闭高电平信号对地回路，降低功耗。

在一些情况下，本文的反相电路5可以为反相器，该反相器的功能是将状态比较电路输出的比较结果信号进行反相处理，例如在一些情况下，熔丝电阻烧断后，状态比较电路的输出结果为逻辑0，那么经过反相电路5处理后，状态比较电路的输出结果为逻辑1。

作为本说明的一个实施例，所述状态比较电路1包括第一PMOS管11、第二PMOS管12、第一NMOS管21、第二NMOS管22以及第一电阻31；

所述第一PMOS管11的源极通过所述基准电阻接收所述第一高电平信号，所述第二PMOS管12的源极依次通过所述第一电阻31以及所述熔丝电阻接收所述第二高电平信号；

所述第一PMOS管11的栅极与漏极对接，所述第一PMOS管11的栅极与所述第二PMOS管12的栅极相连，所述第一PMOS管11的漏极与所述第一NMOS管21的漏极相连；

所述第一NMOS管21的源极以及所述第二NMOS管22的源极均接地；

所述第一NMOS管21的栅极与所述第二NMOS管22的栅极相连，所述第一NMOS管21的栅极接收所述偏置电压信号；

所述第二NMOS管22的漏极与所述第二PMOS管12的漏极相连，所述第二PMOS管12的漏极输出所述比较结果信号。

所述开关电路2包括第六NMOS管26以及第七NMOS管27；

所述第六NMOS管26以及所述第七NMOS管27的源极均接地；

所述第六NMOS管26的源极以及栅极对接，所述第六NMOS管26的漏极与所述电流源相连，所述第六NMOS管26的栅极与所述第七NMOS管27的漏极相连；

所述第七NMOS管27栅极接收第一电平的所述控制信号，所述第七NMOS管27的漏极输出所述偏置电压信号；

所述第七NMOS管27栅极接收第二电平的所述控制信号，所述第七NMOS管27的漏极停止输出所述偏置电压信号。

在本实施例中，OUT为比较结果信号，第一电阻31用于保护比较电路，防止在熔丝电阻熔断时，第二高电平信号直接输入在比较电路中，造成比较电路过流烧毁。在实际使用中，将熔丝电阻连接至第一电阻31与第二高电平信号之间，将第一高电平信号连接到基准电阻上，此时，第一高电平信号、第二高电平信号、第一PMOS管11、第二PMOS管12、第一NMOS管21以及第二NMOS管22组成回路，若在第一NMOS管21以及第二NMOS管22的栅极施加偏置电压信号，就可以令回路导通，此时第一高电平信号以及第二高电平信号对地放电，存在功耗。使用者可以在第二PMOS管12的漏极测量得到比较结果信号。在本说明中，若熔丝电阻熔断后，比较结果信号为高电平，若熔丝电阻未熔断，比较结果信号为低电平。使用者通过比较结果信号可以测量得到熔丝电阻的是否被烧断。

在本说明中开关电路2采用电流镜结构，产生偏置电流，偏置电流流过第六NMOS管26产生偏置电压信号，该偏置电压信号输出至第一NMOS管21以及第二NMOS管22的栅极，通过偏置电压信号开启第一NMOS管21以及第二NMOS管22，令第一高电平信号和第二高电平信号产生对地回路。当第一NMOS管21以及第二NMOS管22接收到偏置电压信号时，第一高电平信号和第二高电平信号就可以对地供电，当停止对第一NMOS管21以及第二NMOS管22的栅极输入偏置电压信号时，第一高电平信号和第二高电平信号就不会对地产生回路，因此不会有功耗。本说明通过开关电路2中的第七NMOS管27对偏置电压信号进行控制，当第七NMOS管27的栅极接收低电平信号，第七NMOS管27的漏极与源极截止时，偏置电压信号不会对地，偏置电压信号可以输入到第一NMOS管21以及第二NMOS管22的栅极，当第七NMOS管27的栅极接收高电平信号，第七NMOS管27的漏极与源极导通时，偏置电压信号产生对地回路，偏置电压信号会全部灌入至地，偏置电压信号不会输入到第一NMOS管21以及第二NMOS管22的栅极。

作为本说明的一个实施例，如图3所示第二低功耗的熔丝状态读取电路，还包括传输电路3；

所述传输电路3用于将比较结果信号进行稳压后输出；

所述传输电路3包括第一传输门41、施密特触发反相器51和第一反相器61；

所述第一传输门41接收第一开关信号以及第二开关信号，所述第一传输门41的输入端接收所述比较结果信号与第二PMOS管12的漏极相连，所述第一传输门41的输出端与所述施密特触发反相器51的输入端相连；

当所述第一开关信号为低电平，所述第二开关信号为高电平时，所述第一传输门41开启；当所述第一开关信号为高电平，所述第二开关信号为低电平时，所述第一传输门41关闭；

所述施密特触发反相器51的输出端与所述第一反相器61的输入端相连，所述第一反相器61的输出端将所述比较结果信号输出。

在本实施例中，为了避免比较结果信号的检测位置处于悬空对检测结果的影响，本说明还设置了传输电路3，在对熔丝电阻和基准电阻比较以及对熔丝电阻进行熔断处理时，可以将比较结果信号的传输电路3关闭，当对熔丝电阻熔断并与基准电阻比较完成后，再将传输电路3开启，以将比较结果信号导出，通过这种方式，降低外界辐射、电流、电压对于比较过程的影响，提升了比较精度。需要说明的是，由于比较结果信号需要在开关电路2持续向比较电路输入偏置电流时才可以读取，因此无论输出电路中是否导通或者关闭，都需要比较电路持续接收偏置电流。

为了令本文比较结果信号在状态比较电路关闭后还可以保存，本文还在传输电路中搭配一个锁存电路，通过环形结构将比较结果信号进行锁存。

作为本说明的一个实施例，如图4所示第三低功耗的熔丝状态读取电路，还包括锁存电路4；

所述锁存电路4，用于将所述传输电路内传输的比较结果信号锁存；

所述锁存电路4包括第二传输门42和第二反相器62；

所述第二反相器62的输入端与所述施密特触发反相器51的输出端相连，所述第二反相器62的输出端与所述第二传输门42的输入端相连，所述第二传输门42的输出端与所述施密特触发反相器51的输入端相连；

所述第二传输门42接收第一开关信号以及第二开关信号，当所述第一开关信号为低电平，所述第二开关信号为高电平时，所述第二传输门42关闭；当所述第一开关信号为高电平，所述第二开关信号为低电平时，所述第二传输门42开启。

在本说明书实施例中，以往的状态读取电路在关闭比较电路后，其输出结果(比较结果信号)会瞬间消失，因此在读取比较结果时，第一高电平信号和第二高电平信号必须持续的对地产生回路，否则无法得到比较结果。这种方式会产生较高的功耗，因此需要本说明书实施例中的锁存电路4解决。

在本说明的锁存电路4中，开启第二传输器，关闭第一传输器时，比较结果信号会在施密特触发反相器51、第二反相器62、第二传输器、施密特触发反相器51组成的回路中循环传递，因此当开关电路2关闭时，比较结果信号也可以得到保存，并可以在开关电路2关闭时，持续的从第一反相器61的输出端得到比较结果信号，真正的做到比较完成后，不仅可以得到比较结果信号，还可以关闭比较电路，关断第一高电平信号、第二高电平信号的对地回路。降低了功耗的同时，还可以持续的得到比较结果信号。

为了增强反相电路5反相的能力，本文通过二级比较结构搭建了反相电路5，通过该反相电路5可以提升电平的翻转时间，提升了对比较结果信号变化时，对比较结果信号的响应速度。

作为本说明的一个实施例，如图5所示第四低功耗的熔丝状态读取电路，所述反相电路5包括第三PMOS管13和第三NMOS管23；

所述第三PMOS管13的源极与第三高电平信号相连，所述第三PMOS管13的栅极与所述第二PMOS管12的漏极相连，所述第三PMOS管13的漏极与所述第三NMOS管23的漏极相连；

所述第三NMOS管23的源极接地，所述第三NMOS管23的栅极接收所述偏置电压信号；

当所述第三PMOS管13的栅极接收到低电平的比较结果信号时，将所述第三高电平信号作为增强的比较结果信号经由其漏极输出；

当所述第三PMOS管13的栅极接收到高电平的比较结果信号时，将地信号作为增强的比较结果信号经由其漏极输出。

还包括传输电路3；

所述传输电路设置用于将所述比较结果信号进行稳压后传输；

所述传输电路包括第一传输门41、施密特触发反相器51和第一反相器61；

所述第一传输门41接收第一开关信号以及第二开关信号，所述第一传输门41的输入端与所述第三PMOS管13的漏极相连，所述第一传输门41的输出端与所述施密特触发反相器51的输入端相连；

当所述第一开关信号为低电平，所述第二开关信号为高电平时，所述第一传输门41开启；当所述第一开关信号为高电平，所述第二开关信号为低电平时，所述第一传输门41关闭；

所述施密特触发反相器51的输出端与所述第一反相器61的输入端相连，所述第一反相器61的输出端将所述比较结果信号输出；

还包括锁存电路4；

所述锁存电路4，用于将所述传输电路3内传输的比较结果信号锁存；

所述锁存电路包括第二传输门42和第二反相器62；

所述第二反相器62的输入端与所述施密特触发反相器51的输出端相连，所述第二反相器62的输出端与所述第二传输门42的输入端相连，所述第二传输门42的输出端与所述施密特触发反相器51的输入端相连；

所述第二传输门42接收第一开关信号以及第二开关信号，当所述第一开关信号为低电平，所述第二开关信号为高电平时，所述第二传输门42关闭；当所述第一开关信号为高电平，所述第二开关信号为低电平时，所述第二传输门42开启。

在本文中第三PMOS管13的增益大于第二PMOS管12的增益，因此在相同的时间内第三PMOS管13源极与漏极电压变化量，大于第二PMOS管12源极与漏极电压变化量。

在本实施例中，施密特触发反相器51以及第一反相器61组合时，在本文中施密特触发反相器51的反相器由一个PMOS管和一个NMOS管组成，施密特触发反相器51在未接收到足够的电能时，其PMOS管和NMOS管同时导通，需要比较结果信号对施密特触发反相器51充电达到一定阈值时，才可以令施密特触发反相器51翻转(PMOS管或NMOS管中的一个导通)，以输出高电平或低电平，然而由于第二PMOS管12的增益较低，导致施密特触发反相器51翻转过程耗费的时间较长，因此可以采用一个具有高增益的MOS管对施密特触发反相器51充电，以降低施密特触发反相器51的PMOS管和NMOS管同时导通的时间。在本说明中，此外第三PMOS管13的增益大于第二PMOS管12的增益，在第二PMOS管12的源极以及第三PMOS管13的源极接入相同的电压时，第三PMOS管13的压摆率(漏极电压随时间上升的曲线斜率)大于第二PMOS管12的压摆率，因此可以实现快速的令施密特触发反相器51电平翻转，此外，为了保证电位的稳定，同理，在本文中第三NMOS管23的增益大于第二NMOS管22的增益，因此在相同的时间内第三NMOS管23的源极与漏极电压变化量，大于第二NMOS管22源极与漏极电压变化量。具体原理可参见上文，篇幅所限本文不再赘述。

本发明采用两级比较器(反相电路5)保证快速翻转，上电比较时仅存在微安数量级的电流，功耗很低，比较完成后，通过输出锁定模块将比较器的输出锁定，然后关掉比较器，无静态功耗，避免了比较器一直工作带来功耗过大的问题。

作为本说明的一个实施例，如图6所示第五低功耗的熔丝状态读取电路，还包括截止电路6，用于将传输电路3与状态比较电路1进行隔离；

所述截止电路6包括第四PMOS管14和第四NMOS管24；

所述第四PMOS管14的源极接收所述第三高电平信号，所述第四PMOS管14的栅极接收第一隔断信号，所述第四PMOS管14的漏极与所述第三PMOS管13的栅极相连；

所述第四NMOS管24的源极接地，所述第四NMOS管24的栅极接收第二隔断信号，所述第四NMOS管24的漏极与所述第三NMOS管23的漏极相连；

所述第一隔断信号与所述第二隔断信号互为互补信号。

在本实施例中，通过该电路结构可以防止比较电路在上电时，比较电路建立过程中，第二PMOS管12和第二NMOS管22的漏极输出不确定的电平，导致使用者接收到错误的比较结果信号，因此在比较电路1对熔丝电阻进行比较时，可以令第四PMOS管14的栅极接收低电平的第一隔断信号，令所述第四NMOS管24的栅极接收高电平的第二隔断信号，将第四NMOS管24开启，此时第四NMOS管24的漏极输出恒为低电平。通过上述结构可以隔绝比较电路误翻转。当比较完成后，令第四PMOS管14的栅极接收低电平的第一隔断信号，通过第四PMOS管14的漏极输出高电平关闭第三PMOS管13，令所述第四NMOS管24的栅极接收高电平的第二隔断信号，将第四NMOS管24开启，从将比较电路1与所述传输电路3之间的通路关闭，比较电路1不再工作。

作为本说明的一个实施例，如图7所示第六低功耗的熔丝状态读取电路，还包括熔断电路7，用于对熔丝电阻进行熔断处理；

所述熔断电路7包括第五NMOS管25、第二电阻32和缓冲器71；

所述第五NMOS管25的漏极与所述第一电阻31靠近所述熔丝电阻的一端相连，所述第五NMOS管25的源极接地，所述第五NMOS管25的栅极分别与所述第二电阻32的一端以及所述缓冲器71的输出端相连；

所述第二电阻32的另一端接地，所述缓冲器71的输入端接收熔断信号。

作为本说明的一个实施例，熔断信号为高电平时，第五NMOS管25导通，熔丝电阻上流过较大电流，发热使熔丝电阻熔断，当熔断信号为低电平时，第二电阻32将第五NMOS管25的栅极拉到低电平，第五NMOS管25关闭，熔丝电阻不熔断。第二电阻32用于防止上电时第五NMOS管25的栅极电压不稳定造成误开启。

需要说明的是，本文由于篇幅所限，仅在图7中描述了加入熔断电路7的电路结构，但是本领域技术人员应当想到的是，本文中图2-图6均可以加入熔断电路，对此本文不做限定。

如图8(a)-图8(b)所示的时序图，在本说明中的比较过程中，首先将第一高电平信号源上电后开启开关电路2，此时开关电路2的可以产生偏置电流，此时所述第一开关信号为低电平，开启第一传输器，关闭第二传输器，将第一隔断信号为高电平，开启反相电路5，偏置电流通过第六NMOS管26后产生偏置电压信号，偏置电压信号输入到比较电路中。然后令所述第一开关信号为高电平，开启第二传输器，关闭第一传输器，此时比较结果信号可以在锁存电路4中保存，然后令第一隔断信号为低电平，关闭反相电路5。令第七NMOS管27的栅极上的控制信号为高电平，关闭开关电路2，停止对比较电路供应偏置电流，此时比较电路由于偏置电流的停止，第一NMOS管21和第二NMOS管22关闭，第一高电平信号和第二高电平信号此时无法对地产生回路，因此功耗降低，且由于锁存电路4的存在，可以在比较电路关断时，还可以读取到前一时刻的比较结果信号。

为了解决上述问题，本说明书实施例提供了一种熔丝状态读取方法，能够解决熔丝状态读取电路功耗过大的问题，图9是本说明书实施例提供的一种熔丝状态读取方法的步骤示意图，本说明书提供了如实施例或流程图所述的方法操作步骤，但基于常规或者无创造性的劳动可以包括更多或者更少的操作步骤。实施例中列举的步骤顺序仅仅为众多步骤执行顺序中的一种方式，不代表唯一的执行顺序。在实际中的系统或装置产品执行时，可以按照实施例或者附图所示的方法顺序执行或者并行执行。具体的如图9所示，所述方法可以包括：

步骤901、将基准电阻接入至第一高电平信号与状态比较电路之间，将熔丝电阻接入至第二高电平信号与所述状态比较电路之间；

步骤902、将开关电路接入电流源，得到偏置电压信号；

步骤903、对所述开关电路输入第一电平的控制信号，将所述偏置电压信号输出至所述状态比较电路；

步骤904、当所述状态比较电路接收所述偏置电压信号后，导通所述第一高电平信号、所述第二高电平信号、所述基准电阻以及所述熔丝电阻的对地回路，输出比较结果信号；

步骤905、当输出所述比较结果信号后，对所述开关电路输入第二电平的控制信号，停止所述偏置电压信号输出至所述状态比较电路，以断开所述第一高电平信号、所述第二高电平信号、所述基准电阻以及所述熔丝电阻的对地回路。

采用上述技术方案，通过状态比较电路同时接收高电平信号以及偏置电压信号时，可以将基准电阻与熔丝电阻进行比较，输出比较结果信号，并且在比较结束后，通过开关电路关闭偏置电压信号，可以关闭高电平信号对地回路，降低功耗。

作为本说明的一个实施例，在所述当所述状态比较电路接收所述偏置电压信号后，导通所述第一高电平信号、所述第二高电平信号、所述基准电阻以及所述熔丝电阻的对地回路，输出比较结果信号之前，包括：

对第四PMOS管的栅极输入低电平的第一隔断信号，对第四NMOS管的栅极输入高电平的第二隔断信号，将所述比较电路与所述传输电路隔离。

通过上述实施例，在电源上电过程即状态比较电路工作之前，将所述比较电路与所述传输电路之间的通路关闭，防止状态比较电路由于电路构建过程导致输出比较结果信号不准确。

作为本说明的一个实施例，在所述当所述状态比较电路接收所述偏置电压信号后，导通所述第一高电平信号、所述第二高电平信号、所述基准电阻以及所述熔丝电阻的对地回路，输出比较结果信号之后，包括：

对第四PMOS管的栅极输入高电平的第一隔断信号，对第四NMOS管的栅极输入低电平的第二隔断信号，将所述比较结果信号输通过传输电路发送至锁存电路中；

对第四PMOS管的栅极输入低电平的第一隔断信号，对第四NMOS管的栅极输入高电平的第二隔断信号，将所述比较电路与所述传输电路之间的通路关闭；

对所述开关电路发送第二电平的控制信号，以使所述开关电路停止对所述状态比较电路输出所述偏置电压信号；

关闭所述开关电路接入的电流源。

通过上述方法，可以将传输电路与比较电路隔绝，此外，还可以通过锁存电路将比较结果信号进行锁存，降低功耗的同时，增加了比较结果信号的保存能力。

应理解，在本说明的各种实施例中，上述各过程的序号的大小并不意味着执行顺序的先后，各过程的执行顺序应以其功能和内在逻辑确定，而不应对本说明书实施例的实施过程构成任何限定。

还应理解，在本说明书实施例中，术语“和/或”仅仅是一种描述关联对象的关联关系，表示可以存在三种关系。例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。另外，本说明中字符“/”，一般表示前后关联对象是一种“或”的关系。

本领域普通技术人员可以意识到，结合本说明中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、计算机软件或者二者的结合来实现，为了清楚地说明硬件和软件的可互换性，在上述说明中已经按照功能一般性地描述了各示例的组成及步骤。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本说明的范围。

所属领域的技术人员可以清楚地了解到，为了描述的方便和简洁，上述描述的系统、装置和单元的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。

在本说明所提供的几个实施例中，应该理解到，所揭露的系统、装置和方法，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另外，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口、装置或单元的间接耦合或通信连接，也可以是电的，机械的或其它的形式连接。

所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本说明书实施例方案的目的。

另外，在本说明各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以是两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。

所述集成的单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本说明的技术方案本质上或者说对现有技术做出贡献的部分，或者该技术方案的全部或部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本说明各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(ROM，Read-OnlyMemory)、随机存取存储器(RAM，Random Access Memory)、磁碟或者光盘等各种可以存储程序代码的介质。

本说明中应用了具体实施例对本说明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本说明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本说明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本说明的限制。

Claims (7)

1.一种低功耗的熔丝状态读取电路，其特征在于，包括：

状态比较电路、反相电路以及与所述状态比较电路相连的开关电路；

所述状态比较电路通过基准电阻接收第一高电平信号，通过熔丝电阻接收第二高电平信号；

所述状态比较电路，用于接收开关电路输出的偏置电压信号，导通所述第一高电平信号以及所述第二高电平信号比较所述基准电阻与所述熔丝电阻的阻值，得到比较结果信号；

所述反相电路，用于将所述比较结果信号进行反相处理并输出；

所述开关电路接入电流源得到所述偏置电压信号，所述开关电路接收第二电平的控制信号停止对所述状态比较电路输出所述偏置电压信号；

所述状态比较电路包括第一PMOS管、第二PMOS管、第一NMOS管、第二NMOS管以及第一电阻；

所述第一PMOS管的源极通过所述基准电阻接收所述第一高电平信号，所述第二PMOS管的源极依次通过所述第一电阻以及所述熔丝电阻接收所述第二高电平信号；

所述第一PMOS管的栅极与漏极对接，所述第一PMOS管的栅极与所述第二PMOS管的栅极相连，所述第一PMOS管的漏极与所述第一NMOS管的漏极相连；

所述第一NMOS管的源极以及所述第二NMOS管的源极均接地；

所述第一NMOS管的栅极与所述第二NMOS管的栅极相连，所述第一NMOS管的栅极接收所述偏置电压信号；

所述第二NMOS管的漏极与所述第二PMOS管的漏极相连，所述第二PMOS管的漏极输出所述比较结果信号；

所述反相电路包括第三PMOS管和第三NMOS管；

所述第三PMOS管的源极与第三高电平信号相连，所述第三PMOS管的栅极与所述第二PMOS管的漏极相连，所述第三PMOS管的漏极与所述第三NMOS管的漏极相连；

所述第三NMOS管的源极接地，所述第三NMOS管的栅极接收所述偏置电压信号；

当所述第三PMOS管的栅极接收到低电平的比较结果信号时，将所述第三高电平信号作为增强的比较结果信号经由其漏极输出；

当所述第三PMOS管的栅极接收到高电平的比较结果信号时，将地信号作为增强的比较结果信号经由其漏极输出；

还包括传输电路；

所述传输电路设置用于将所述比较结果信号进行稳压后传输；

所述传输电路包括第一传输门、施密特触发反相器和第一反相器；

所述第一传输门接收第一开关信号以及第二开关信号，所述第一传输门的输入端与所述第三NMOS管的漏极相连，所述第一传输门的输出端与所述施密特触发反相器的输入端相连；

当所述第一开关信号为低电平，所述第二开关信号为高电平时，所述第一传输门开启；当所述第一开关信号为高电平，所述第二开关信号为低电平时，所述第一传输门关闭；

所述施密特触发反相器的输出端与所述第一反相器的输入端相连，所述第一反相器的输出端将所述比较结果信号输出；

还包括锁存电路；

所述锁存电路，用于将所述传输电路内传输的比较结果信号锁存；

所述锁存电路包括第二传输门和第二反相器；

所述第二反相器的输入端与所述施密特触发反相器的输出端相连，所述第二反相器的输出端与所述第二传输门的输入端相连，所述第二传输门的输出端与所述施密特触发反相器的输入端相连；

所述第二传输门接收第一开关信号以及第二开关信号，当所述第一开关信号为低电平，所述第二开关信号为高电平时，所述第二传输门关闭；当所述第一开关信号为高电平，所述第二开关信号为低电平时，所述第二传输门开启；

还包括截止电路，用于将传输电路与比较电路进行隔离；

所述截止电路包括第四PMOS管和第四NMOS管；

所述第四PMOS管的源极接收所述第三高电平信号，所述第四PMOS管的栅极接收第一隔断信号，所述第四PMOS管的漏极与所述第三PMOS管的栅极相连；

所述第四NMOS管的源极接地，所述第四NMOS管的栅极接收第二隔断信号，所述第四NMOS管的漏极与所述第三NMOS管的漏极相连；

所述第一隔断信号与所述第二隔断信号互为互补信号。

2.根据权利要求1所述的低功耗的熔丝状态读取电路，其特征在于，所述开关电路包括第六NMOS管以及第七NMOS管；

所述第六NMOS管以及所述第七NMOS管的源极均接地；

所述第六NMOS管的源极以及栅极对接，所述第六NMOS管的漏极与所述电流源相连，所述第六NMOS管的栅极与所述第七NMOS管的漏极相连；

所述第七NMOS管栅极接收第一电平的所述控制信号，所述第七NMOS管的漏极输出所述偏置电压信号；

所述第七NMOS管栅极接收第二电平的所述控制信号，所述第七NMOS管的漏极停止输出所述偏置电压信号。

3.根据权利要求1所述的低功耗的熔丝状态读取电路，其特征在于，还包括传输电路；

所述传输电路设置用于将所述比较结果信号进行稳压后输出；

所述传输电路包括第一传输门、施密特触发反相器和第一反相器；

所述第一传输门接收第一开关信号以及第二开关信号，所述第一传输门的输入端接收所述状态比较电路发送的比较结果信号，所述第一传输门的输出端与所述施密特触发反相器的输入端相连；

当所述第一开关信号为低电平，所述第二开关信号为高电平时，所述第一传输门开启；当所述第一开关信号为高电平，所述第二开关信号为低电平时，所述第一传输门关闭；

所述施密特触发反相器的输出端与所述第一反相器的输入端相连，所述第一反相器的输出端将所述比较结果信号输出。

4.根据权利要求3所述的低功耗的熔丝状态读取电路，其特征在于，还包括锁存电路；

所述锁存电路，用于将所述传输电路内传输的比较结果信号锁存；

所述锁存电路包括第二传输门和第二反相器；

所述第二反相器的输入端与所述施密特触发反相器的输出端相连，所述第二反相器的输出端与所述第二传输门的输入端相连，所述第二传输门的输出端与所述施密特触发反相器的输入端相连；

所述第二传输门接收第一开关信号以及第二开关信号，当所述第一开关信号为低电平，所述第二开关信号为高电平时，所述第二传输门关闭；当所述第一开关信号为高电平，所述第二开关信号为低电平时，所述第二传输门开启。

5.根据权利要求1所述的低功耗的熔丝状态读取电路，其特征在于，还包括熔断电路，用于将熔丝电阻进行熔断处理；

所述熔断电路包括第五NMOS管、第二电阻和缓冲器；

所述第五NMOS管的漏极与第一电阻靠近所述熔丝电阻的一端相连，所述第五NMOS管的源极接地，所述第五NMOS管的栅极分别与所述第二电阻的一端以及所述缓冲器的输出端相连；

所述第二电阻的另一端接地，所述缓冲器的输入端接收熔断信号。

6.一种熔丝状态读取方法，其特征在于，基于上述权利要求1-5中任一项所述的低功耗的熔丝状态读取电路，包括：

状态比较电路通过基准电阻接收第一高电平信号，通过熔丝电阻接收第二高电平信号；

将开关电路接入电流源，得到偏置电压信号；

对所述开关电路输入第一电平的控制信号，将所述偏置电压信号输出至所述状态比较电路；

对第四PMOS管的栅极输入低电平的第一隔断信号，对第四NMOS管的栅极输入高电平的第二隔断信号，将所述比较电路与传输电路隔离；

当所述状态比较电路接收所述偏置电压信号后，导通所述第一高电平信号、所述第二高电平信号、所述基准电阻以及所述熔丝电阻的对地回路，输出比较结果信号；

当输出所述比较结果信号后，对所述开关电路输入第二电平的控制信号，停止所述偏置电压信号输出至所述状态比较电路，以断开所述第一高电平信号、所述第二高电平信号、所述基准电阻以及所述熔丝电阻的对地回路。

7.根据权利要求6所述的熔丝状态读取方法，其特征在于，在所述当所述状态比较电路接收所述偏置电压信号后，导通所述第一高电平信号、所述第二高电平信号、所述基准电阻以及所述熔丝电阻的对地回路，输出比较结果信号之后，包括：

对第四PMOS管的栅极输入高电平的第一隔断信号，对第四NMOS管的栅极输入低电平的第二隔断信号，将所述比较结果信号输通过传输电路发送至锁存电路中；

对第四PMOS管的栅极输入低电平的第一隔断信号，对第四NMOS管的栅极输入高电平的第二隔断信号，将所述比较电路与所述传输电路之间的通路关闭；

对所述开关电路发送第二电平的控制信号，以使所述开关电路停止对所述状态比较电路输出所述偏置电压信号；

关闭所述开关电路接入的电流源。