CN115902717A - 熔断器熔丝状态的检测电路 - Google Patents

Abstract

本申请提供了一种熔断器熔丝状态的检测电路，熔断器熔丝状态的检测电路包括偏置电流产生电路、电流减法器和处理模组；偏置电流产生电路用于提供可调节的偏置电流；电流减法器用于产生熔断器熔丝状态检测电流，熔断器熔丝状态检测电流为电流减法器提供的额定电流和前级偏置电流产生电路所提供的偏置电流的差值，处理模组的第二输出端用于与被测熔断器电连接，在被测熔断器的状态为已烧写状态的情况下，处理模组的输出端输出逻辑高电平，在被测熔断器的状态为未烧写状态的情况下，处理模组的输出端输出逻辑低电平。从而能够更好地检测被测熔断器的状态，进而解决了现有方案中熔断器熔丝状态检测电流的大小选取不易控制的问题。

Description

熔断器熔丝状态的检测电路

技术领域

本申请涉及熔断器技术领域，具体而言，涉及一种熔断器熔丝状态的检测电路。

背景技术

对于多晶硅材料的熔断器熔丝，其典型电阻值约为几十欧姆到几百欧姆；对于金属材料的熔断器熔丝，其典型电阻值通常更低。在烧写过程中，通过连接在熔断器熔丝两端的焊盘(焊盘即Pad)，在熔断器熔丝两端施加额定烧写电压，或对熔断器熔丝施加额定的熔断器熔丝状态检测电流(未烧写状态下电流比较器的偏置电流)并持续一定的时间，此时熔断器熔丝在会发生一定的物理变化，特征为阻抗显著升高，现有方案中电流的大小选取不易控制，若电流的余量过大，对于需要多比特熔断器熔丝的情况，则静态功耗显著上升；而余量过小，则存在工艺波动造成状态读出电路无法正常翻转的风险，造成产品良率下降。

发明内容

本申请的主要目的在于提供一种熔断器熔丝状态的检测电路，以解决现有方案中熔断器熔丝状态检测电流的大小选取不易控制的问题。

根据本发明实施例的一个方面，提供了一种熔断器熔丝状态的检测电路，熔断器熔丝状态的检测电路包括偏置电流产生电路、电流减法器和处理模组；偏置电流产生电路用于提供可调节的偏置电流；电流减法器具有输入端、第一输出端和第二输出端，所述电流减法器用于产生熔断器熔丝状态检测电流(未烧写状态下电流比较器的偏置电流)，所述熔断器熔丝状态检测电流为所述电流减法器提供的额定电流和所述偏置电流的差值，所述电流减法器的输入端与所述偏置电流产生电路电连接，所述电流减法器的第一输出端用于输出偏置电压，所述电流减法器的第二输出端用于输出所述熔断器熔丝状态检测电流(未烧写状态下电流比较器的偏置电流)；处理模组具有第一输入端、第二输入端、第一输出端和第二输出端，所述处理模组的第一输入端与所述电流减法器的第一输出端电连接，所述处理模组的第二输入端与所述电流减法器的第二输出端电连接，所述处理模组的第二输出端用于与被测熔断器电连接，在所述被测熔断器的状态为已烧写状态的情况下，所述处理模组的输出端输出逻辑高电平，在所述被测熔断器的状态为未烧写状态的情况下，所述处理模组的输出端输出逻辑低电平。

可选地，所述处理模组包括电流比较器和两级反相电路；电流比较器具有第一输入端、第二输入端、第一输出端、第二输出端和第三输出端，所述电流比较器的第一输入端与所述电流减法器的第一输出端电连接，所述电流比较器的第二输入端与所述电流减法器的第二输出端电连接，所述电流比较器的第三输出端用于与所述被测熔断器电连接，所述电流比较器用于在所述熔断器熔丝状态检测电流大于熔丝实际电流的情况下，所述电流比较器的第二输出端输出高电平，在所述熔断器熔丝状态检测电流小于所述饱和下拉电流的情况下，所述电流比较器的第二输出端输出低电平；两级反相电路具有第一输入端、第二输入端和输出端，所述两级反相电路的第一输入端与所述电流比较器的第一输出端电连接，所述两级反相电路的第二输入端与所述电流比较器的第二输出端电连接，所述两级反相电路用于对所述电流比较器的第二输出端所输出的逻辑电平进行两次反相处理，在所述被测熔断器的状态为已烧写状态的情况下，所述两级反相电路的输出端输出逻辑高电平，在所述被测熔断器的状态为未烧写状态的情况下，所述两级反相电路的输出端输出逻辑低电平。

可选地，所述偏置电流产生电路包括第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管和电流调节器，所述第一晶体管的源极和所述第二晶体管的源极分别与电压源电连接，所述第一晶体管的栅极分别与所述第二晶体管的栅极、所述第二晶体管的漏极和所述第四晶体管的漏极电连接，所述第一晶体管的漏极分别与所述第四晶体管的栅极和所述第三晶体管的漏极电连接，所述第三晶体管的源极和所述第五晶体管的源极分别接地，所述第三晶体管的栅极分别与所述第四晶体管的漏极、所述电流调节器和所述第五晶体管的栅极电连接，所述第五晶体管的漏极与所述电流减法器的输入端电连接。

可选地，所述电流调节器包括第一电阻模块、第二电阻模块、第三电阻模块、第一熔断器、第二熔断器和第三熔断器，所述第一电阻模块的第一端分别与所述第三晶体管的栅极和所述第一熔断器的第一端电连接，所述第一电阻模块的第二端分别与所述第一熔断器的第二端、所述第二电阻模块的第一端和所述第二熔断器的第一端电连接，所述第二电阻模块的第二端分别与所述第二熔断器的第二端、所述第三电阻模块的第一端和所述第三熔断器的第一端电连接，所述第三电阻模块的第二端和所述第三熔断器的第二端分别接地。

可选地，所述第一电阻模块的阻值为所述第二电阻模块的阻值的2倍，所述第二电阻模块的阻值为所述第三电阻模块的阻值的2倍。

可选地，所述偏置电流产生电路还包括第四电阻模块，所述第四电阻模块的第一端与所述第三晶体管的栅极电连接，所述第四电阻模块的第二端与所述第一电阻模块的第一端电连接。

可选地，所述电流减法器包括电流源、第六晶体管、第七晶体管、第八晶体管、第五电阻模块和第六电阻模块，所述第六晶体管的漏极分别与所述第六晶体管的栅极、所述第七晶体管的栅极、所述偏置电流产生电路和所述电流源电连接，所述第六晶体管的漏极作为所述电流减法器的输入端，所述第七晶体管的栅极作为所述电流减法器的第二输出端，所述第六晶体管的源极与所述第五电阻模块的第一端电连接，所述第七晶体管的源极与所述第六电阻模块的第一端电连接，所述第八晶体管的栅极作为所述电流减法器的第一输出端，所述第八晶体管的栅极还分别与所述第八晶体管的漏极和所述第七晶体管的漏极电连接，所述第八晶体管的源极与电压源电连接，所述第五电阻模块的第二端和第六电阻模块的第二端分别接地。

可选地，所述电流比较器包括第九晶体管、第十晶体管和第七电阻模块，所述第九晶体管的栅极作为所述电流比较器的第一输入端和所述电流比较器的第一输出端，所述第十晶体管的栅极作为所述电流比较器的第二输入端，所述第十晶体管的漏极作为所述电流比较器的第二输出端，所述第十晶体管的漏极还与所述第九晶体管的漏极电连接，所述第九晶体管的源极与电压源电连接，所述第十晶体管的源极与所述第七电阻模块的第一端电连接，所述第七电阻模块的第二端用于与所述被测熔断器的电连接。

可选地，所述两级反相电路包括第十一晶体管、第十二晶体管和反相器，所述第十一晶体管的栅极作为所述两级反相电路的第一输入端，所述第十二晶体管的栅极作为所述两级反相电路的第二输入端，所述反相器的输出端作为所述两级反相电路的输出端，所述第十一晶体管的源极与电压源电连接，所述第十一晶体管的漏极分别与所述第十二晶体管的漏极和所述反相器的输入端电连接，所述第十二晶体管的源极接地。

可选地，所述熔断器熔丝状态的检测电路还包括第一使能功率开关和第二使能功率开关，所述第一使能功率开关电连接至所述电流比较器的第二输出端和所述第十二晶体管的栅极之间，所述第二使能功率开关电连接至所述第十二晶体管的漏极和所述反相器的输入端之间。

在本发明实施例中，通过偏置电流产生电路和电流减法器给予被测熔断器可变的检测电流，同时处理模组在所述被测熔断器的状态为已烧写状态的情况下，所述处理模组的输出端输出逻辑高电平，在所述被测熔断器的状态为未烧写状态的情况下，所述处理模组的输出端输出逻辑低电平，从而能够更好地检测被测熔断器的状态，进而解决了现有方案中熔断器熔丝状态检测电流的大小选取不易控制的问题。

附图说明

构成本申请的一部分的说明书附图用来提供对本申请的进一步理解，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：

图1示出了根据本申请的实施例的熔断器熔丝状态的检测电路的示意图；

图2示出了熔断器Pad和地Pad的第一种连接方式的示意图；

图3示出了熔断器Pad和地Pad的第二种连接方式的示意图。

其中，上述附图包括以下附图标记：

100、偏置电流产生电路；110、电流调节器；200、电流减法器；300、处理模组；310、电流比较器；320、两级反相电路；400、第一使能功率开关；500、第二使能功率开关。

具体实施方式

需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本申请。

为了使本技术领域的人员更好地理解本申请方案，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分的实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本申请保护的范围。

需要说明的是，本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本申请的实施例。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。

应该理解的是，当元件(诸如层、膜、区域、或衬底)描述为在另一元件“上”时，该元件可直接在该另一元件上，或者也可存在中间元件。而且，在说明书以及权利要求书中，当描述有元件“连接”至另一元件时，该元件可“直接连接”至该另一元件，或者通过第三元件“连接”至该另一元件。

正如背景技术中所说的，现有方案中电流的大小选取不易控制，若电流的余量过大，对于需要多比特熔断器熔丝的情况，则静态功耗显著上升；而余量过小，则存在工艺波动造成状态读出电路无法正常翻转的风险，造成产品良率下降，为了解决现有方案中熔断器熔丝状态检测电流的大小选取不易控制的问题，本申请的一种典型的实施方式中，提供了一种熔断器熔丝状态的检测电路。

根据本申请的实施例，提供了一种熔断器熔丝状态的检测电路，如图1所示，熔断器熔丝状态的检测电路包括偏置电流产生电路100、电流减法器200和处理模组300；偏置电流产生电路100用于提供可调节的偏置电流；电流减法器200具有输入端、第一输出端和第二输出端，上述电流减法器200用于产生熔断器熔丝状态检测电流(未烧写状态下电流比较器的偏置电流)，上述熔断器熔丝状态检测电流为上述电流减法器200提供的额定电流和上述偏置电流的差值，上述电流减法器200的输入端与上述偏置电流产生电路100电连接，上述电流减法器200的第一输出端用于输出偏置电压，上述电流减法器200的第二输出端用于输出上述熔断器熔丝状态检测电流(未烧写状态下电流比较器的偏置电流)；处理模组300具有第一输入端、第二输入端、第一输出端和第二输出端，上述处理模组300的第一输入端与上述电流减法器200的第一输出端电连接，上述处理模组300的第二输入端与上述电流减法器200的第二输出端电连接，上述处理模组300的第二输出端用于与被测熔断器FU电连接，在上述被测熔断器FU的状态为已烧写状态的情况下，上述处理模组300的输出端输出逻辑高电平，在上述被测熔断器FU的状态为未烧写状态的情况下，上述处理模组300的输出端输出逻辑低电平。

上述电路中，通过偏置电流产生电路和电流减法器给予被测熔断器可变的检测电流，同时处理模组在上述被测熔断器的状态为已烧写状态的情况下，上述处理模组的输出端输出逻辑高电平，在上述被测熔断器的状态为未烧写状态的情况下，上述处理模组的输出端输出逻辑低电平，从而能够更好地检测被测熔断器的状态，进而解决了现有方案中熔断器熔丝状态检测电流的大小选取不易控制的问题。

根据熔断器熔丝元件(即被测熔断器)的实际制造工艺偏差，同时考虑合适的熔断器熔丝烧写条件，则可以通过该可修调的偏置电流电路，调整熔断器熔丝状态检测电流，使得熔断器熔丝状态检测电路可以在烧写后熔断器熔丝阻抗的更大变化范围内读出熔断器熔丝的烧写状态，在优化控制功耗的前提下，增加读出电路的冗余度；平衡、优化整体电路的功耗和良率，并显著提升方案的可靠性，提高产品一次投料成功率。

在本申请的一种实施例中，如图1所示，上述处理模组300包括电流比较器310和两级反相电路320；电流比较器310具有第一输入端、第二输入端、第一输出端、第二输出端和第三输出端，上述电流比较器310的第一输入端与上述电流减法器200的第一输出端电连接，上述电流比较器310的第二输入端与上述电流减法器200的第二输出端电连接，上述电流比较器310的第三输出端用于与上述被测熔断器FU电连接，上述电流比较器310用于对上述熔断器熔丝状态检测电流(未烧写状态下电流比较器的偏置电流)和熔丝实际电流进行比较，在上述检测电流大于上述熔丝实际电流的情况下，上述电流比较器310的第二输出端输出高电平，在上述熔断器熔丝状态检测电流小于M10饱和电流的情况下，上述电流比较器310的第二输出端输出低电平；两级反相电路320具有第一输入端、第二输入端和输出端，上述两级反相电路320的第一输入端与上述电流比较器310的第一输出端电连接，上述两级反相电路320的第二输入端与上述电流比较器310的第二输出端电连接，上述两级反相电路320用于对上述电流比较器310的第二输出端所输出的逻辑电平进行两次反相处理，在上述被测熔断器FU的状态为已烧写状态的情况下，上述两级反相电路320的输出端输出更理想的逻辑高电平，在上述被测熔断器FU的状态为未烧写状态的情况下，上述两级反相电路320的输出端输出更理想的逻辑低电平。

处理模组不限于上述结构，还可以由集成能实现上述功能的芯片来实现。

偏置电流产生电路的输出电流可按照如下公式估算：Iout＝Ids_M5≈Vth_M3/Rtrim，可知Iout与电源电压电压Vdd几乎无关，Ids_M5为M5的漏极电流，Iout为M5漏端连接的端口的电流；Vth_M3特指M3，NMOS晶体管的阈值电压；在偏置电流产生电路中，Rtrim事实上由权重电阻串联组成，权重电阻(即第一电阻模块R1、第二电阻模块R2、第三电阻模块R3)与熔断器熔丝(第一熔断器FU1、第二熔断器FU2和第三熔断器FU3)分别并联，熔断器熔丝之间相互串联。通过烧写偏置电流产生电路中的熔断器熔丝，可以使得Rtrim增大，输出电流Iout减小，相应流过电流比较器的熔断器熔丝状态检测电流Ib增大。Ib选取时，需保证：Ib>ΔV/Rfuse_off_min，其中Rfuse_off_min即熔断器熔丝烧写后阻抗的最低值。

上式中ΔV为MN6、MN10在饱和电流为Ib时的Vgs电压之差。ΔV＝Vgs6-Vgs10，Rfuse为熔断器熔丝的阻值，当Rfuse＞ΔV/Ib时，逻辑电平翻转。Ib也即电流减法器的输出电流。

可知在引入偏置电流产生电路后，熔断器熔丝状态检测电流Ib可以在一定范围内调高，因此可在更大范围内适配烧写后熔断器熔丝阻抗的波动。根据熔断器熔丝元件的实际制造工艺偏差，同时考虑合适的熔断器熔丝烧写条件，最终的Ib选取可以更好地平衡、优化设计的功耗和良率，并显著提升方案的可靠性。

在本申请的一种实施例中，如图1所示，上述偏置电流产生电路100包括第一晶体管M1、第二晶体管M2、第三晶体管M3、第四晶体管M4、第五晶体管M5和电流调节器110，上述第一晶体管M1的源极和上述第二晶体管M2的源极分别与电压源Vdd电连接，上述第一晶体管M1的栅极分别与上述第二晶体管M2的栅极、上述第二晶体管M2的漏极和上述第四晶体管M4的漏极电连接，上述第一晶体管M1的漏极分别与上述第四晶体管M4的栅极和上述第三晶体管M3的漏极电连接，上述第三晶体管M3的源极和上述第五晶体管M5的源极分别接地，上述第三晶体管M3的栅极分别与上述第四晶体管M4的漏极、上述电流调节器110和上述第五晶体管M5的栅极电连接，上述第五晶体管M5的漏极与上述电流减法器200的输入端电连接。通过一个结构紧凑的电路实现了一个对于电源电压不敏感的、且输出电流可调节的偏置电路。

在本申请的一种实施例中，如图1所示，上述电流调节器110包括第一电阻模块R1、第二电阻模块R2、第三电阻模块R3、第一熔断器FU1、第二熔断器FU2和第三熔断器FU3，上述第一电阻模块R1的第一端分别与上述第三晶体管M3的栅极和上述第一熔断器FU1的第一端电连接，上述第一电阻模块R1的第二端分别与上述第一熔断器FU1的第二端、上述第二电阻模块R2的第一端和上述第二熔断器FU2的第一端电连接，上述第二电阻模块R2的第二端分别与上述第二熔断器FU2的第二端、上述第三电阻模块R3的第一端和上述第三熔断器FU3的第一端电连接，上述第三电阻模块R3的第二端和上述第三熔断器FU3的第二端分别接地。通过对FU1、FU2、FU3进行烧写，可在较大范围内对偏置电流产生电路的输出进行调节。

在本申请的一种实施例中，上述第一电阻模块的阻值为上述第二电阻模块的阻值的2倍，上述第二电阻模块的阻值为上述第三电阻模块的阻值的2倍。

在本申请的一种实施例中，如图1所示，上述偏置电流产生电路100还包括第四电阻模块R4，上述第四电阻模块R4的第一端与上述第三晶体管M3的栅极电连接，上述第四电阻模块R4的第二端与上述第一电阻模块R1的第一端电连接。第四电阻模块R4用来确定基准电流值，同时还起到短路保护的作用。

在本申请的一种实施例中，如图1所示，上述电流减法器200包括电流源IS、第六晶体管M6、第七晶体管M7、第八晶体管M8、第五电阻模块R5和第六电阻模块R6，上述第六晶体管M6的漏极分别与上述第六晶体管M6的栅极、上述第七晶体管M7的栅极、上述偏置电流产生电路100和上述电流源IS电连接，上述第六晶体管M6的漏极作为上述电流减法器200的输入端，上述第七晶体管M7的栅极作为上述电流减法器200的第二输出端，上述第六晶体管M6的源极与上述第五电阻模块R5的第一端电连接，上述第七晶体管M7的源极与上述第六电阻模块R6的第一端电连接，上述第八晶体管M8的栅极作为上述电流减法器200的第一输出端，上述第八晶体管M8的栅极还分别与上述第八晶体管M8的漏极和上述第七晶体管M7的漏极电连接，上述第八晶体管M8的源极与电压源Vdd电连接，上述第五电阻模块R5的第二端和第六电阻模块R6的第二端分别接地。以最简形式实现处理模块的核心电流比较功能。

在本申请的一种实施例中，如图1所示，上述电流比较器310包括第九晶体管M9、第十晶体管M10和第七电阻模块R7，上述第九晶体管M9的栅极作为上述电流比较器310的第一输入端和上述电流比较器310的第一输出端，上述第十晶体管M10的栅极作为上述电流比较器310的第二输入端，上述第十晶体管M10的漏极作为上述电流比较器310的第二输出端，上述第十晶体管M10的漏极还与上述第九晶体管M9的漏极电连接，上述第九晶体管M9的源极与电压源Vdd电连接，上述第十晶体管M10的源极与上述第七电阻模块R7的第一端电连接，上述第七电阻模块R7的第二端用于与上述被测熔断器FU的电连接。以最简形式实现处理模块的核心电流比较功能。

上述第六晶体管、第七晶体管、第十晶体管相互匹配，且包含的基本单元数量之比为1：1：2(器件宽长比之比为1：1：2)；上述第八晶体管、第九晶体管相互匹配，且包含的基本单元数量之比为1：1(器件宽长比之比为1：1)。

在本申请的一种实施例中，如图1所示，上述两级反相电路320包括第十一晶体管M11、第十二晶体管M12和反相器Q1，上述第十一晶体管M11的栅极作为上述两级反相电路320的第一输入端，上述第十二晶体管M12的栅极作为上述两级反相电路320的第二输入端，上述反相器Q1的输出端作为上述两级反相电路320的输出端，上述第十一晶体管M11的源极与电压源Vdd电连接，上述第十一晶体管M11的漏极分别与上述第十二晶体管M12的漏极和上述反相器Q1的输入端电连接，上述第十二晶体管M12的源极接地。

在本申请的一种实施例中，如图1所示，上述熔断器熔丝状态的检测电路还包括第一使能功率开关400和第二使能功率开关500，上述第一使能功率开关400电连接至上述电流比较器310的第二输出端和上述第十二晶体管M12的栅极之间，上述第二使能功率开关500电连接至上述第十二晶体管M12的漏极和上述反相器的输入端之间。

如图2和图3所示，展示了地Pad(Pad为焊盘)和熔断器Pad之间的连接方式，多个熔断器串接或者各熔断器统一接地。相关Pad用于通过外部施加高脉冲电压或电流，使得熔丝发生物理化学变化，熔丝电阻急剧升高，最终达到熔丝“熔断”效果。

需要说明的是，上述的电连接可以是直接电连接，也可以是间接电连接，直接电连接就是指两个器件直接连接，间接电连接就是指相连接的A与B之间还连接有其余类似电容、电阻等器件。

还需要说明的是，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、商品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、商品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括要素的过程、方法、商品或者设备中还存在另外的相同要素。

从以上的描述中，可以看出，本申请上述的实施例实现了如下技术效果：

1)、本申请的熔断器熔丝状态的检测电路，通过偏置电流产生电路和电流减法器给予被测熔断器可变的检测电流，同时处理模组在上述被测熔断器的状态为已烧写状态的情况下，上述处理模组的输出端输出逻辑高电平，在上述被测熔断器的状态为未烧写状态的情况下，上述处理模组的输出端输出逻辑低电平，从而能够更好地检测被测熔断器的状态，进而解决了现有方案中熔断器熔丝状态检测电流的大小选取不易控制的问题。

以上所述仅为本申请的优选实施例而已，并不用于限制本申请，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims (10)

1.一种熔断器熔丝状态的检测电路，其特征在于，包括：

偏置电流产生电路，用于提供可调节的偏置电流；

电流减法器，具有输入端、第一输出端和第二输出端，所述电流减法器用于产生熔断器熔丝状态检测电流，所述熔断器熔丝状态检测电流为所述电流减法器提供的额定电流和所述偏置电流的差值，所述电流减法器的输入端与所述偏置电流产生电路电连接，所述电流减法器的第一输出端用于输出偏置电压，所述电流减法器的第二输出端用于输出所述熔断器熔丝状态检测电流；

处理模组，具有第一输入端、第二输入端、第一输出端和第二输出端，所述处理模组的第一输入端与所述电流减法器的第一输出端电连接，所述处理模组的第二输入端与所述电流减法器的第二输出端电连接，所述处理模组的第二输出端用于与被测熔断器电连接，在所述被测熔断器的状态为已烧写状态的情况下，所述处理模组的输出端输出逻辑高电平，在所述被测熔断器的状态为未烧写状态的情况下，所述处理模组的输出端输出逻辑低电平。

2.根据权利要求1所述的熔断器熔丝状态的检测电路，其特征在于，所述处理模组包括：

电流比较器，具有第一输入端、第二输入端、第一输出端、第二输出端和第三输出端，所述电流比较器的第一输入端与所述电流减法器的第一输出端电连接，所述电流比较器的第二输入端与所述电流减法器的第二输出端电连接，所述电流比较器的第三输出端用于与所述被测熔断器电连接，所述电流比较器用于在所述熔断器熔丝状态检测电流大于熔丝实际电流的情况下，所述电流比较器的第二输出端输出高电平，在所述熔断器熔丝状态检测电流小于饱和下拉电流的情况下，所述电流比较器的的第二输出端输出低电平；

两级反相电路，具有第一输入端、第二输入端和输出端，所述两级反相电路的第一输入端与所述电流比较器的第一输出端电连接，所述两级反相电路的第二输入端与所述电流比较器的第二输出端电连接，所述两级反相电路用于对电流比较器的第二输出端所输出的逻辑电平进行两次反相处理，在所述被测熔断器的状态为已烧写状态的情况下，所述两级反相电路的输出端输出逻辑高电平，在所述被测熔断器的状态为未烧写状态的情况下，所述两级反相电路的输出端输出逻辑低电平。

3.根据权利要求1所述的熔断器熔丝状态的检测电路，其特征在于，所述偏置电流产生电路包括第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管和电流调节器，所述第一晶体管的源极和所述第二晶体管的源极分别与电压源电连接，所述第一晶体管的栅极分别与所述第二晶体管的栅极、所述第二晶体管的漏极和所述第四晶体管的漏极电连接，所述第一晶体管的漏极分别与所述第四晶体管的栅极和所述第三晶体管的漏极电连接，所述第三晶体管的源极和所述第五晶体管的源极分别接地，所述第三晶体管的栅极分别与所述第四晶体管的漏极、所述电流调节器和所述第五晶体管的栅极电连接，所述第五晶体管的漏极与所述电流减法器的输入端电连接。

4.根据权利要求3所述的熔断器熔丝状态的检测电路，其特征在于，所述电流调节器包括第一电阻模块、第二电阻模块、第三电阻模块、第一熔断器、第二熔断器和第三熔断器，所述第一电阻模块的第一端分别与所述第三晶体管的栅极和所述第一熔断器的第一端电连接，所述第一电阻模块的第二端分别与所述第一熔断器的第二端、所述第二电阻模块的第一端和所述第二熔断器的第一端电连接，所述第二电阻模块的第二端分别与所述第二熔断器的第二端、所述第三电阻模块的第一端和所述第三熔断器的第一端电连接，所述第三电阻模块的第二端和所述第三熔断器的第二端分别接地。

5.根据权利要求4所述的熔断器熔丝状态的检测电路，其特征在于，所述第一电阻模块的阻值为所述第二电阻模块的阻值的2倍，所述第二电阻模块的阻值为所述第三电阻模块的阻值的2倍。

6.根据权利要求4所述的熔断器熔丝状态的检测电路，其特征在于，所述偏置电流产生电路还包括第四电阻模块，所述第四电阻模块的第一端与所述第三晶体管的栅极电连接，所述第四电阻模块的第二端与所述第一电阻模块的第一端电连接。

7.根据权利要求1所述的熔断器熔丝状态的检测电路，其特征在于，所述电流减法器包括电流源、第六晶体管、第七晶体管、第八晶体管、第五电阻模块和第六电阻模块，所述第六晶体管的漏极分别与所述第六晶体管的栅极、所述第七晶体管的栅极、所述偏置电流产生电路和所述电流源电连接，所述第六晶体管的漏极作为所述电流减法器的输入端，所述第七晶体管的栅极作为所述电流减法器的第二输出端，所述第六晶体管的源极与所述第五电阻模块的第一端电连接，所述第七晶体管的源极与所述第六电阻模块的第一端电连接，所述第八晶体管的栅极作为所述电流减法器的第一输出端，所述第八晶体管的栅极还分别与所述第八晶体管的漏极和所述第七晶体管的漏极电连接，所述第八晶体管的源极与电压源电连接，所述第五电阻模块的第二端和第六电阻模块的第二端分别接地。

8.根据权利要求2所述的熔断器熔丝状态的检测电路，其特征在于，所述电流比较器包括第九晶体管、第十晶体管和第七电阻模块，所述第九晶体管的栅极作为所述电流比较器的第一输入端和所述电流比较器的第一输出端，所述第十晶体管的栅极作为所述电流比较器的第二输入端，所述第十晶体管的漏极作为所述电流比较器的第二输出端，所述第十晶体管的漏极还与所述第九晶体管的漏极电连接，所述第九晶体管的源极与电压源电连接，所述第十晶体管的源极与所述第七电阻模块的第一端电连接，所述第七电阻模块的第二端用于与所述被测熔断器的电连接。

9.根据权利要求2所述的熔断器熔丝状态的检测电路，其特征在于，所述两级反相电路包括第十一晶体管、第十二晶体管和反相器，所述第十一晶体管的栅极作为所述两级反相电路的第一输入端，所述第十二晶体管的栅极作为所述两级反相电路的第二输入端，所述反相器的输出端作为所述两级反相电路的输出端，所述第十一晶体管的源极与电压源电连接，所述第十一晶体管的漏极分别与所述第十二晶体管的漏极和所述反相器的输入端电连接，所述第十二晶体管的源极接地。

10.根据权利要求9所述的熔断器熔丝状态的检测电路，其特征在于，所述熔断器熔丝状态的检测电路还包括第一使能功率开关和第二使能功率开关，所述第一使能功率开关电连接至所述电流比较器的第二输出端和所述第十二晶体管的栅极之间，所述第二使能功率开关电连接至所述第十二晶体管的漏极和所述反相器的输入端之间。

Images