CN218183515U - 一种efuse电路和麦克风 - Google Patents
一种efuse电路和麦克风 Download PDFInfo
- Publication number
- CN218183515U CN218183515U CN202222003337.0U CN202222003337U CN218183515U CN 218183515 U CN218183515 U CN 218183515U CN 202222003337 U CN202222003337 U CN 202222003337U CN 218183515 U CN218183515 U CN 218183515U
- Authority
- CN
- China
- Prior art keywords
- circuit
- fuse
- switch
- efuse
- microphone
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000010586 diagram Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 5
- 230000002950 deficient Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
本公开提出一种efuse电路和麦克风，该efuse电路包括电源模块、烧录电路、读取电路、存储模块和至少一个偏置电路，所述烧录电路包括至少一个fuse，每一所述fuse的第一端与所述电源模块连接，每一所述fuse包括主fuse和次fuse；所述偏置电路和所述fuse对应设置，所述fuse的第二端分别与所述偏置电路和所述读取电路的输入端连接，所述主fuse和所述次fuse并联连接在所述电源模块和所述偏置电路之间，所述读取电路的输出端与所述存储模块连接。
Description
技术领域
本实用新型涉及集成电路技术领域，更具体地，涉及一种efuse电路和麦克风。
背景技术
随着智能语音、唤醒识别等应用越来越普及，对于微机电式麦克风 (MEMS MIC)性能的一致性提出了更高的要求，efuse(一次性可编程存储器)电路就是用来校准MEMS MIC来实现性能一致性的其中一种OTP (One Time Programable)配置电路。传统的efuse电路结构和烧录读取机制在静电/高温高湿等恶劣环境下，存在一定概率的失效问题，从而降低了 efuse电路的可靠性。
实用新型内容
本实用新型的一个目的是提供一种新的efuse电路的新的技术方案。
根据本实用新型的第一方面，提供了一种efuse电路，包括：电源模块、烧录电路、读取电路、存储模块和至少一个偏置电路，
所述烧录电路包括至少一个fuse，每一所述fuse的第一端与所述电源模块连接，每一所述fuse包括主fuse和次fuse；
所述偏置电路和所述fuse对应设置，所述fuse的第二端分别与所述偏置电路和所述读取电路的输入端连接，所述主fuse和所述次fuse并联连接在所述电源模块和所述偏置电路之间，所述读取电路的输出端与所述存储模块连接。
可选地，所述烧录电路还包括与每一所述主fuse串联连接的第一开关，以及与每一所述次fuse串联连接的第二开关。
可选地，所述第一开关和所述第二开关均为MOS管开关。
可选地，所述efuse电路还包括控制模块，
所述第一开关的第一端与所述主fuse连接，所述第一开关的第二端接地，所述第一开关的控制端与所述控制模块连接；
所述第二开关的第一端与所述次fuse连接，所述第二开关的第二端接地，所述第二开关的控制端与所述控制模块连接。
可选地，所述efuse电路还包括与每一所述fuse对应设置的参考电阻，
所述参考电阻的第一端与所述电源模块连接，所述参考电阻的第二端分别与所述偏置电路的第一端和所述读取电路的第一输入端连接，所述 fuse的第二端分别与所述偏置电路的第二端和所述读取电路的第二输入端连接。
可选地，所述读取电路为比较器，
所述比较器的第一输入端分别与所述参考电阻的第二端和所述偏置电路的第一端连接，所述比较器的第二输入端分别与所述fuse的第二端和所述偏置电路的第二端连接，所述比较器的输出端与所述存储模块连接。
可选地，所述存储模块为寄存器。
可选地，所述参考电阻为可变参考电阻。
根据本实用新型的第二方面，提供了一种麦克风，包括以上第一方面所述的efuse电路
可选地，所述麦克风为MEMS麦克风。
本公开的一个有益效果在于，其所提供的efuse电路中包括烧录电路，该烧录电路包括至少一个fuse(可熔电阻丝)，每一个fuse包括一个主fuse 和一个次fuse，即每一个fuse都对应设置了主fuse和次fuse。也就是说，其维持原有的efuse物理结构不变，仅通过增加备份资源，即为每一个主fuse 增加了次fuse，使得两根fuse当做一根fuse使用，极大提升了fuse校准良率和可靠性。
通过以下参照附图对本实用新型的示例性实施例的详细描述，本实用新型的其它特征及其优点将会变得清楚。
附图说明
构成说明书的一部分的附图描述了本实用新型的实施例，并且连同说明书一起用于解释本实用新型的原理。
图1为本实用新型实施例提供的efuse电路的原理示意图一；
图2为本实用新型实施例提供的efuse电路的原理示意图二；
图3为本实用新型实施例提供的efuse电路的原理示意图三；
图4为本实用新型实施例提供的麦克风的原理示意图。
具体实施方式
现在将参照附图来详细描述本公开的各种示例性实施例。应注意到：除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本公开的范围。
以下对至少一个示例性实施例的描述实际上仅仅是说明性的，决不作为对本公开及其应用或使用的任何限制。
对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为说明书的一部分。
在这里示出和讨论的所有例子中，任何具体值应被解释为仅仅是示例性的，而不是作为限制。因此，示例性实施例的其它例子可以具有不同的值。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步讨论。
本公开实施例提供一种efuse电路，应用于麦克风中，其中，该麦克风可以为MEME麦克风，通过efuse电路可以校准MEME麦克风以实现 MEMS麦克风的性能一致性。
如图1所示，为本公开实施例提供的efuse电路的示意性框图。
根据图1所示，该efuse电路10包括电源模块110、烧录电路120、读取电路130、至少一个偏置电路140和存储模块150。所述烧录电路120 包括至少一个fuse121，每一所述fuse121的第一端与所述电源模块110连接，每一所述fuse121包括主fuse1211和次fuse1212。
所述偏置电路140和所述fuse121对应设置，所述fuse121的第二端分别与所述偏置电路140和所述读取电路130的输入端连接，所述主 fuse1211和所述次fuse1212并联连接在所述电源模块110和所述偏置电路 140之间，所述读取电路130的输出端与所述存储模块150连接。
以上电源模块110能够为所有fuse提供工作电压。
以上存储模块150可以是图3所示的寄存器，用来存储读取结果。
以上偏置电路140用于提供fuse工作时的工作电流。
本实施例中，主fuse和次fuse可以作为一根fuse来使用，这极大提升了fuse校准良品率和可靠性。例如，单根fuse即仅一个主fuse的不良率是0.1％，在其他条件不变的前提下，两根fuse合用之后即为每一个主fuse 增加了次fuse后的不良率降至0.0001％。
在一个具体地实施例中，参照图2，烧录电路120还包括与每一主 fuse1211串联连接的第一开关122，以及与每一次fuse1212串联连接的第二开关123，并且，该第一开关122和第三开关123可以均为MOS管，例如第一开关122和第二开关123可以均为NMOS管，当然，还可以是其他 MOS管开关，本公开在此不做限定。
为了对第一开关122和第二开关123进行控制，本实施例中，efuse 电路10还包括控制模块(图中未示出)，所述第一开关122的第一端与所述主fuse1211连接，所述第一开关122的第二端接地，所述第一开关122 的控制端与所述控制模块连接(图中未示出)。所述第二开关123的第一端与所述次fuse1212连接，所述第二开关1212的第二端接地，所述第二开关1212的控制端与所述控制模块连接(图中未示出)。
在一个具体实施例中，如图3所示，所述efuse电路10还包括与每一所述fuse121对应设置的参考电阻124，所述参考电阻124的第一端与所述电源模块110连接，所述参考电阻124的第二端分别与所述偏置电路140 的第一端和所述读取电路130的第一输入端连接，所述fuse121的第二端分别与所述偏置电路140的第二端和所述读取电路130的第二输入端连接。
其中，参考电阻124可以是可变参考电阻，该参考电阻124是可调节的参考电阻，从而在不同的使用场景下实现不同的判定标准。校准烧录时的判定标准高于正常使用，从而留有余量，允许fuse121有一定的波动而不影响正常的使用。例如：校准烧录判定30K为烧写成功，而正常使用时为 15K，从而允许fuse121有30～15K的波动，从而提升可靠性。
在一个具体实施例中，如图3所示，所述读取电路130为比较器，所述比较器131的正向输入端分别与所述fuse121的第二端和所述偏置电路 140的第二端连接，所述比较器的反向输入端分别与所述参考电阻124的第二端和所述偏置电路140的第一端连接，所述比较器131的输出端与所述存储模块150连接。其中，比较器的正向输入端接入的是fuse端电压，反向输入端接入的是参考电阻端电压，比较器在正向输入端的电压大于反向输入端的电压的情况下，输出高电平信号，比较器在正向输入端的电压小于反向输入端的电压的情况下，输出低电平信号。
本实施例中，主fuse1211和次fuse1212共用一个偏置电路140，这可以保证比较器的一致性和节约面积。
接下来结合图2和图3，具体说下efuse电路的烧录和读取过程，在对fuse121进行烧录时，控制模块先控制主fuse1211对应的第一开关122 处于导通状态，以对主fuse1211进行烧录，其中，偏置电路140可以提供给主fuse1211和参考电阻124工作时的工作电流。在对主fuse1211烧录结束后，控制模块控制第一开关122断开。比较器将检测到的fuse121端的电压与参考电阻端的电压进行比较，在fuse121端的电压大于参考电阻端的电压的情况下，表明烧录成功，并输出高电平信号即给寄存器中写入1。反之，表明烧录失败，并输出低电平信号即给寄存器中写入0。
同时，控制模块控制次fuse1212对应的第二开关123处于导通状态，以对次fuse1212进行烧录，其中，偏置电路140可以提供给次fuse1211和参考电阻124工作时的工作电流。在对次fuse1212烧录结束后，控制模块控制第二开关123断开。比较器将检测到的fuse121端的电压与参考电阻端的电压进行比较，在fuse121端的电压大于参考电阻端的电压的情况下，表明烧录成功，并输出高电平信号即给寄存器中写入1，在此，表明fuse121 烧录成功。反之，表明烧录失败，并输出低电平信号即给寄存器中写入0，在此，表明fuse121烧录失败。
一方面，其从简单的烧录一次优化为先烧录主fuse，然后以加严的判定标准去决定是否烧录次fuse，优化后的烧录策略中，仅有少量概率额外增加一次烧录时间，对于实际效率没有影响。
另一方面，其从简单的比较寄存结果优化为可选择的比较两次，以非加严标准读取策略，只要有一次判定成功就算烧录成功。优化后的读取策略中，增加额外一次的判定时间可以忽略不计，但大幅提高了良品率和可靠性。
根据本公开实施例，其所提供的efuse电路中包括烧录电路，该烧录电路包括至少一个fuse(可熔电阻丝)，每一个fuse包括一个主fuse和一个次fuse，即每一个fuse都对应设置了主fuse和次fuse。也就是说，其维持原有的efuse物理结构不变，仅通过增加备份资源，即为每一个主fuse 增加了次fuse，使得两根fuse当做一根fuse使用，极大提升了fuse校准良率和可靠性。
本公开实施例还提供一种麦克风，其中，该麦克风可以为MEME麦克风。
如图4所示，为本公开实施例提供的麦克风的示意性框图，该麦克风 40包括：
上述电路实施例部分提供的任一种efuse电路10。
在本实施例中，通过efuse电路可以校准麦克风40以实现麦克风的性能一致性。
根据本公开实施例，其所提供的efuse电路中包括烧录电路，该烧录电路包括至少一个fuse(可熔电阻丝)，每一个fuse包括一个主fuse和一个次fuse，即每一个fuse都对应设置了主fuse和次fuse。也就是说，其维持原有的efuse物理结构不变，仅通过增加备份资源，即为每一个主fuse增加了次fuse，使得两根fuse当做一根fuse使用，极大提升了fuse校准良率和可靠性。
上述各实施例主要重点描述与其他实施例的不同之处，但本领域技术人员应当清楚的是，上述各实施例可以根据需要单独使用或者相互结合使用。
虽然已经通过例子对本实用新型的一些特定实施例进行了详细说明，但是本领域的技术人员应该理解，以上例子仅是为了进行说明，而不是为了限制本实用新型的范围。本领域的技术人员应该理解，可在不脱离本实用新型的范围和精神的情况下，对以上实施例进行修改。本实用新型的范围由所附权利要求来限定。
Claims (10)
1.一种efuse电路，其特征在于，包括：电源模块、烧录电路、读取电路、存储模块和至少一个偏置电路，
所述烧录电路包括至少一个fuse，每一所述fuse的第一端与所述电源模块连接，每一所述fuse包括主fuse和次fuse；
所述偏置电路和所述fuse对应设置，所述fuse的第二端分别与所述偏置电路和所述读取电路的输入端连接，所述主fuse和所述次fuse并联连接在所述电源模块和所述偏置电路之间，所述读取电路的输出端与所述存储模块连接。
2.根据权利要求1所述的efuse电路，其特征在于，所述烧录电路还包括与每一所述主fuse串联连接的第一开关，以及与每一所述次fuse串联连接的第二开关。
3.根据权利要求2所述的efuse电路，其特征在于，所述第一开关和所述第二开关均为MOS管开关。
4.根据权利要求2所述的efuse电路，其特征在于，所述efuse电路还包括控制模块，
所述第一开关的第一端与所述主fuse连接，所述第一开关的第二端接地，所述第一开关的控制端与所述控制模块连接；
所述第二开关的第一端与所述次fuse连接，所述第二开关的第二端接地，所述第二开关的控制端与所述控制模块连接。
5.根据权利要求1所述的efuse电路，其特征在于，所述efuse电路还包括与每一所述fuse对应设置的参考电阻，
所述参考电阻的第一端与所述电源模块连接，所述参考电阻的第二端分别与所述偏置电路的第一端和所述读取电路的第一输入端连接，所述fuse的第二端分别与所述偏置电路的第二端和所述读取电路的第二输入端连接。
6.根据权利要求5所述的efuse电路，其特征在于，所述读取电路为比较器，
所述比较器的正相输入端分别与所述fuse的第二端和所述偏置电路的第二端连接，所述比较器的反相输入端分别与所述参考电阻的第二端和所述偏置电路的第一端连接，所述比较器的输出端与所述存储模块连接。
7.根据权利要求1所述的efuse电路，其特征在于，所述存储模块为寄存器。
8.根据权利要求5所述的efuse电路，其特征在于，所述参考电阻为可变参考电阻。
9.一种麦克风，其特征在于，包括权利要求1至8任一项所述的efuse电路。
10.根据权利要求9所述的麦克风，其特征在于，所述麦克风为MEMS麦克风。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202222003337.0U CN218183515U (zh) | 2022-07-29 | 2022-07-29 | 一种efuse电路和麦克风 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202222003337.0U CN218183515U (zh) | 2022-07-29 | 2022-07-29 | 一种efuse电路和麦克风 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN218183515U true CN218183515U (zh) | 2022-12-30 |
Family
ID=84614277
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202222003337.0U Active CN218183515U (zh) | 2022-07-29 | 2022-07-29 | 一种efuse电路和麦克风 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN218183515U (zh) |
-
2022
- 2022-07-29 CN CN202222003337.0U patent/CN218183515U/zh active Active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108140410B (zh) | 用于监控关联电子开关的电路和方法 | |
| JP4850578B2 (ja) | 半導体記憶装置及びリフレッシュ周期制御方法 | |
| CN101246747A (zh) | 一次性可编程单元和具有该单元的存储设备 | |
| CN210925501U (zh) | 一次可编程存储器的读写电路 | |
| CN114647272A (zh) | 修调熔丝读取电路 | |
| CN218183515U (zh) | 一种efuse电路和麦克风 | |
| US20240145018A1 (en) | Anti-fuse circuit and anti-fuse unit programming state real-time verification method | |
| CN110007127B (zh) | 一种电压检测电路 | |
| CN115902717A (zh) | 熔断器熔丝状态的检测电路 | |
| CN114597856B (zh) | 传感器麦克风及其内置校准电路的保护电路、方法 | |
| US9620177B2 (en) | Internal power supply circuit, semiconductor device, and semiconductor device manufacturing method | |
| CN112863584A (zh) | 一次可编程存储器的读写电路 | |
| US11715540B2 (en) | Anti-fuse device | |
| US9052352B2 (en) | Fuse circuit and testing method of the same | |
| JPH04290458A (ja) | 半導体装置 | |
| CN110400595B (zh) | 一种具备修正功能的antifuse电路 | |
| CN115373462B (zh) | 芯片修调检测电路及其芯片、电子设备 | |
| CN107293328B (zh) | 一种采用电流编程的电子可编程熔丝电路结构 | |
| CN114826232B (zh) | 耐高压的efuse烧写单元、电路及烧写读取方法 | |
| US6751148B2 (en) | Circuit for generating control signal using make-link type fuse | |
| US20230260585A1 (en) | Power circuit and method for providing power to electronic fuse circuit | |
| CN221202538U (zh) | 一种熔丝修调电路 | |
| TWI854095B (zh) | 電源電路、電子熔斷電路及提供電源給電子熔斷電路的方法 | |
| CN221327371U (zh) | Efuse存储单元、烧写读取电路及电子设备 | |
| KR100345369B1 (ko) | 퓨즈 회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |