CN108155891B

CN108155891B - 一种时钟产生电路

Info

Publication number: CN108155891B
Application number: CN201711407046.5A
Authority: CN
Inventors: 王旭东; 陈明辉; 廖春连; 曲明; 王湛; 杨格亮; 王鑫华; 石立志; 范鹏飞; 魏伟; 吴迪
Original assignee: CETC 54 Research Institute
Current assignee: CETC 54 Research Institute
Priority date: 2017-12-22
Filing date: 2017-12-22
Publication date: 2021-08-31
Anticipated expiration: 2037-12-22
Also published as: CN108155891A

Abstract

本发明提供了一种时钟产生电路，涉及集成电路领域。其包括时钟产生本体电路和校准控制单元，时钟产生本体电路包括粗调模块和细调模块；校准控制单元为编程数字电路，时钟产生本体电路产生的时钟信号与校准控制单元相连，校准控制单元输出的粗调控制字和细调控制字分别与时钟产生本体电路的粗调控制接口和细调控制接口相连。本发明采用数字校准方式，具有功耗低、校准速度快、校准精度高的特点，系统简单可靠，具有较高的实际应用价值。

Description

一种时钟产生电路

技术领域

本发明涉及集成电路技术领域，尤其是指一种时钟产生电路。

背景技术

时钟产生电路广泛应用于集成电路设计中，是保证整个系统稳定可靠工作的不可缺少的部分。时钟产生电路需要为数字电路和其他单元提供准确的时钟，使系统正常工作。

在集成电路制造过程中，时钟产生电路容易受到生产工艺，电压波动和温度等不稳定因素的干扰，使得产生的时钟频率与设计的时钟频率有所差别，因此需要校准电路对产生的时钟进行校准。传统的带自动校准功能的时钟产生电路，采用模拟的方式实现校准，功耗大，无法兼顾校准精度和校准速度，并且需要额外的精确时钟源，使得系统的复杂性高。

发明内容

有鉴于此，本发明提供了一种时钟产生电路，其具有功耗低、可自动校准的特点，能够兼顾校准精度和校准速度，在校准过程过不需要额外的精确时钟源，系统简单，可靠性高。

为了实现上述目的，本发明所采用的技术方案是：

一种时钟产生电路，其包括时钟产生本体电路和自动校准控制单元，所述时钟产生本体电路包括粗调模块和细调模块；所述校准控制单元为具有自动校准和自动休眠功能的编程数字电路，所述校准控制单元用于输出粗调控制字、细调控制字和锁定信号；所述时钟产生本体电路产生的时钟信号分别与所述校准控制单元相连，所述校准控制单元输出的粗调控制字和细调控制字分别与时钟产生本体电路的粗调控制接口和细调控制接口相连，所述校准控制单元在校准完成后输出锁定信号并进入休眠模式。

可选的，所述时钟产生本体电路具有如下结构：第一NMOS管的栅端和漏端短接再分别与电流源、第二NMOS管的栅端、第三NMOS管的栅端、第四NMOS管的栅端、第五NMOS管的栅端、第六NMOS管的栅端、第八NMOS管的栅端、第九NMOS管的栅端、第十NMOS管的栅端、第十一NMOS管的栅端、第十三NMOS管的栅端、第十四NMOS管的栅端、第十五NMOS管的栅端、第十六NMOS管的栅端相连；第一PMOS管的栅端和漏端短接再分别与第二NMOS管的漏端、第二PMOS管的栅端、第三PMOS管的栅端、第四PMOS管的栅端、第五PMOS管的栅端、第七PMOS管的栅端、第八PMOS管的栅端、第九PMOS管的栅端、第十PMOS管的栅端、第十二PMOS管的栅端、第十三PMOS管的栅端、第十四PMOS管的栅端、第十五PMOS管的栅端相连；第一PMOS管的源端分别与电源、第二PMOS管的源端、第三PMOS管的源端、第四PMOS管的源端、第五PMOS管的源端、第七PMOS管的源端、第八PMOS管的源端、第九PMOS管的源端、第十PMOS管的源端、第十二PMOS管的源端、第十三PMOS管的源端、第十四PMOS管的源端、第十五PMOS管的源端、第十七PMOS管的源端、第十八PMOS管的源端相连；第二PMOS管的漏端与第十三开关的一端相连、第三PMOS管的漏端与第十四开关的一端相连、第四PMOS管的漏端与第十五开关的一端相连、第五PMOS管的漏端与第十六开关的一端相连、第七PMOS管的漏端与第十七开关的一端相连、第八PMOS管的漏端与第十八开关的一端相连、第九PMOS管的漏端与第十九开关的一端相连、第十PMOS管的漏端与第二十开关的一端相连、第十二PMOS管的漏端与第二十一开关的一端相连；第十三PMOS管的漏端与第二十二开关的一端相连，第十四PMOS管的漏端与第二十三开关的一端相连，第十五PMOS管的漏端与第二十四开关的一端相连；第十三开关的另一端分别与第十四开关的另一端、第十五开关的另一端、第十六开关的另一端和第六PMOS管的源端相连；第十七开关的另一端分别与第十八开关的另一端、第十九开关的另一端、第二十开关的另一端和第十一PMOS管的源端相连；第二十一开关的另一端分别与第二十二开关的另一端、第二十三开关的另一端、第二十四开关的另一端和第十六PMOS管的源端相连；第六PMOS管的栅端分别与第七PMOS管的栅端和第二电阻的一端相连；第六PMOS管的漏端分别与第七NMOS管的漏端和第一电阻的一端相连；第七NMOS管的源端分别与第一开关的一端、第二开关的一端、第三开关的一端和第四开关的一端相连；第一开关的另一端与第三NMOS管的漏端相连，第二开关的另一端与第四NMOS管的漏端相连、第三开关的另一端与第五NMOS管的漏端相连、第四开关的另一端与第六NMOS管的漏端相连；第二电阻的另一端分别与第二十五开关的一端、第二十六开关的一端、第二十七开关的一端、第二十八开关的一端和第四电阻的一端相连；第二十五开关的另一端与第一电容的一端相连、第二十六开关的另一端与第二电容的一端相连、第二十七开关的另一端与第三电容的一端相连、第二十八开关的另一端与第四电容的一端相连；第一电容的另一端分别与第二电容的另一端、第三电容的另一端、第四电容的另一端、第三电阻的一端、第十一PMOS管的漏端和第十二NMOS管的漏端相连；第一电阻的另一端分别与第十一PMOS管的栅端和第十二NMOS管的栅端相连；第十二NMOS管的源端分别与第五开关的一端、第六开关的一端，第七开关的一端和第八开关的一端相连；第五开关的另一端与第八NMOS管的漏端相连，第六开关的另一端与第九NMOS管的漏端相连，第七开关的另一端与第十NMOS管的漏端相连，第八开关的另一端与第十一NMOS管的漏端相连；第三电阻的另一端分别与第十六PMOS管的栅端和第十七NMOS管的栅端相连；第十七NMOS管的源端分别与第九开关的一端、第十开关的一端、第十一开关的一端和第十二开关的一端相连；第九开关的另一端与第十三NMOS管的漏端相连，第十开关的另一端与第十四NMOS管的漏端相连，第十一开关的另一端与第十五NMOS管的漏端相连，第十二开关的另一端与第十六NMOS管的漏端相连；第十七NMOS管的漏端分别与第十六PMOS管的漏端、第四电阻的另一端、第十七PMOS管的栅端和第十八NMOS管的栅端相连；第十七PMOS管的漏端分别与第十八NMOS管的漏端、第十八PMOS管的栅端和第十九NMOS管的栅端相连，第十八PMOS管的漏端与第十九NMOS管的漏端相连作为时钟产生电路的输出；粗调控制信号直接控制第一开关到第十二开关的开关，粗调控制信号经过第一反相器之后控制第十三开关到第二十四开关的开关，细调控制信号直接控制第二十五开关到第二十八开关的开关；第十八PMOS管的源端分别与第十七PMOS管的源端、第十五PMOS管的源端、第十四PMOS管的源端、第十三PMOS管的源端、第十二PMOS管的源端、第十PMOS管的源端、第九PMOS管的源端、第八PMOS管的源端、第七PMOS管的源端、第五PMOS管的源端、第四PMOS管的源端、第三PMOS管的源端、第二PMOS管的源端和电源相连；第十八PMOS管的源端分别与第十七PMOS管的源端、第十五PMOS管的源端、第十四PMOS管的源端、第十三PMOS管的源端、第十二PMOS管的源端、第十PMOS管的源端、第九PMOS管的源端、第八PMOS管的源端、第七PMOS管的源端、第五PMOS管的源端、第四PMOS管的源端、第三PMOS管的源端、第二PMOS管的源端和电源相连；第十九NMOS管的源端分别与第十八NMOS管的源端、第十六NMOS管的源端、第十五NMOS管的源端、第十四NMOS管的源端、第十三NMOS管的源端、第十一NMOS管的源端、第十NMOS管的源端、第九NMOS管的源端、第八NMOS管的源端、第六NMOS管的源端、第五NMOS管的源端、第四NMOS管的源端、第三NMOS管的源端、第二NMOS管的源端、第一NMOS管的源端和接地端相连。

可选的，所述校准控制单元用于执行如下程序：

(1)上电初始写入默认配置字，所述默认配置字包括细调控制字、粗调控制字、目标值和校准锁定信号；

(2)在固定的时间内对时钟周期数进行计数，将计数结果与所述目标值进行比较，若计数结果比目标值小则转入步骤(3)，若计数结果大于或等于目标值则转入步骤(4)；

(3)将粗调控制字加1，判断是否出现粗调控制字为1111或粗调控制字向相反的方向变化的情况，若是则转入步骤(5)，否则转入步骤(2)；

(4)将粗调控制字减1，判断是否出现粗调控制字为0或粗调控制字向相反的方向变化的情况，若是则转入步骤(5)，否则转入步骤(2)；

(5)锁定粗调控制字；

(6)在固定的时间内对时钟周期数进行计数，将计数结果与所述目标值进行比较，若计数结果比目标值小则转入步骤(7)，若计数结果大于或等于目标值则转入步骤(8)；

(7)将细调控制字减1，判断是否出现细调控制字为0或细调控制字向相反的方向变化的情况，若是则转入步骤(9)，否则转入步骤(6)；

(8)将细调控制字加1，判断是否出现细调控制字为1111或细调控制字向相反的方向变化的情况，若是则转入步骤(9)，否则转入步骤(6)；

(9)锁定细调控制字，输出校准锁定信号和校准好的粗调和细调控制信号，校准控制单元进入休眠模式。

与现有技术相比，本发明具有以下优点：

本发明采用数字的方式实现对时钟电路的校准，功耗低，在完成校准后校准控制单元进入休眠模式，从而进一步降低系统的功耗和噪声干扰；与传统的模拟校准方式相比，本发明结构不需要额外的精确参考时钟源，结构简单，可靠性高，且校准过程包含粗调和细调两种方式，具有校准速度快、校准精度高的优点，具有较高的实际应用价值。

附图说明

图1为本发明实施例中自动校准时钟产生电路的结构框图。

图2为本发明实施例中自动校准时钟产生电路的具体实现原理图。

图3为本发明实施例中校准控制单元所执行的控制流程图。

具体实施方式

下面结合附图对本发明工作原理进行详细说明。

图1为本发明的一种时钟产生电路框图，包括用于产生时钟信号的时钟产生电路，该时钟产生电路包含可实现对时钟频率进行粗调和细调的接口，还包括校准控制单元；时钟产生电路产生的时钟信号分别与校准控制单元和缓冲器相连，校准控制单元输出的粗调控制字与时钟产生电路的粗调控制接口相连，校准控制单元输出的细调控制字与时钟产生电路的细调控制接口相连，校准完成后数字校准电路输出校准锁定信号并进入休眠模式。

此外，上述时钟产生电路中还可以包含时钟缓冲器电路，用于对时钟信号进行整形。

图2所示为本发明的时钟产生电路具体实现的原理图。电路中PMOS管和NMOS管(P沟道金属氧化物半导体场效应管和N沟道金属氧化物半导体场效应管)以MP和MN加序号表示，电容以C加序号表示，反相器以INV加序号表示，电阻以R加序号表示，开关以S加序号表示。

时钟产生电路的具体实现为：第一NMOS管MN1的栅端和漏端短接再分别与电流源，第二NMOS管MN2的栅端，第三NMOS管MN3的栅端，第四NMOS管MN4的栅端，第五NMOS管MN5的栅端，第六NMOS管MN6的栅端，第八NMOS管MN8的栅端，第九NMOS管MN9的栅端，第十NMOS管MN10的栅端，第十一NMOS管MN11的栅端，第十三NMOS管MN13的栅端，第十四NMOS管MN14的栅端，第十五NMOS管MN15的栅端，第十六NMOS管MN16的栅端相连；第一PMOS管MP1的栅端和漏端短接再分别与第二NMOS管MN2的漏端，第二PMOS管MP2的栅端，第三PMOS管MP3的栅端，第四PMOS管MP4的栅端，第五PMOS管MP5的栅端，第七PMOS管MP7的栅端，第八PMOS管MP8的栅端，第九PMOS管MP9的栅端，第十PMOS管MP10的栅端，第十二PMOS管MP12的栅端，第十三PMOS管MP13的栅端，第十四PMOS管MP14的栅端，第十五PMOS管MP15的栅端相连；第一PMOS管MP1的源端分别与电源VDD，第二PMOS管MP2的源端，第三PMOS管MP3的源端，第四PMOS管MP4的源端，第五PMOS管MP5的源端，第七PMOS管MP7的源端，第八PMOS管MP8的源端，第九PMOS管MP9的源端，第十PMOS管MP10的源端，第十二PMOS管MP12的源端，第十三PMOS管MP13的源端，第十四PMOS管MP14的源端，第十五PMOS管MP15的源端，第十七PMOS管MP17的源端，第十八PMOS管MP18的源端相连；第二PMOS管MP2的漏端与第十三开关S13的一端相连，第三PMOS管MP3的漏端与第十四开关S14的一端相连，第四PMOS管MP4的漏端与第十五开关S15的一端相连，第五PMOS管MP5的漏端与第十六开关S16的一端相连，第七PMOS管MP7的漏端与第十七开关S17的一端相连，第八PMOS管MP8的漏端与第十八开关S18的一端相连，第九PMOS管MP9的漏端与第十九开关S19的一端相连，第十PMOS管MP10的漏端与第二十开关S20的一端相连，第十二PMOS管MP12的漏端与第二十一开关S21的一端相连，第十三PMOS管MP13的漏端与第二十二开关S22的一端相连，第十四PMOS管MP14的漏端与第二十三开关S23的一端相连，第十五PMOS管MP15的漏端与第二十四开关S24的一端相连；第十三开关S13的另一端分别与第十四开关S14的另一端，第十五开关S15的另一端，第十六开关S16的另一端和第六PMOS管MP6的源端相连；第十七开关S17的另一端分别与第十八开关S18的另一端，第十九开关S19的另一端，第二十开关S20的另一端和第十一PMOS管MP11的源端相连；第二十一开关S21的另一端分别与第二十二开关S22的另一端，第二十三开关S23的另一端，第二十四开关S24的另一端和第十六PMOS管MP16的源端相连；第六PMOS管MP6的栅端分别与第七PMOS管MP7的栅端和第二电阻R2的一端相连；第六PMOS管MP6的漏端分别与第七NMOS管MN7的漏端和第一电阻R1的一端相连；第七NMOS管MN7的源端分别与第一开关S1的一端，第二开关S2的一端，第三开关S3的一端和第四开关S4的一端相连；第一开关S1的另一端与第三NMOS管MN3的漏端相连，第二开关S2的另一端与第四NMOS管MN4的漏端相连，第三开关S3的另一端与第五NMOS管MN5的漏端相连，第四开关S4的另一端与第六NMOS管MN6的漏端相连；第二电阻R2的另一端分别与第二十五开关S25的一端，第二十六开关S26的一端，第二十七开关S27的一端，第二十八开关S28的一端和第四电阻R4的一端相连；第二十五开关S25的另一端与第一电容C1的一端相连，第二十六开关S25的另一端与第二电容C2的一端相连，第二十七开关S27的另一端与第三电容C3的一端相连，第二十八开关S28的另一端与第四电容C4的一端相连，第一电容C1的另一端分别与第二电容C2的另一端，第三电容C3的另一端，第四电容C4的另一端，第三电阻R3的一端，第十一PMOS管MP11的漏端和第十二NMOS管MN12的漏端相连；第一电阻R1的另一端分别与第十一PMOS管MP11的栅端和第十二NMOS管MN12的栅端相连；第十二NMOS管MN12的源端分别与第五开关S5的一端，第六开关S6的一端，第七开关S7的一端和第八开关S8的一端相连；第五开关S5的另一端与第八NMOS管MN8的漏端相连，第六开关S6的另一端与第九NMOS管MN9的漏端相连，第七开关S7的另一端与第十NMOS管MN10的漏端相连，第八开关S8的另一端与第十一NMOS管MN11的漏端相连；第三电阻R3的另一端分别与第十六PMOS管MP16的栅端和第十七NMOS管MN17的栅端相连；第十七NMOS管MN17的源端分别与第九开关S9的一端，第十开关S10的一端，第十一开关S11的一端和第十二开关S12的一端相连；第九开关S9的另一端与第十三NMOS管MN13的漏端相连，第十开关S10的另一端与第十四NMOS管MN14的漏端相连，第十一开关S11的另一端与第十五NMOS管MN15的漏端相连，第十二开关S12的另一端与第十六NMOS管MN16的漏端相连；第十七NMOS管MN17的漏端分别与第十六PMOS管MP16的漏端，第四电阻R4的另一端，第十七PMOS管MP17的栅端和第十八NMOS管MN18的栅端相连，第十七PMOS管MP17的漏端分别与第十八NMOS管MN18的漏端，第十八PMOS管MP18的栅端和第十九NMOS管MN19的栅端相连，第十八PMOS管MP18的漏端与第十九NMOS管MN19的漏端相连作为时钟产生电路的输出Vout；粗调控制信号直接控制第一开关S1到第十二开关S12的开关，粗调控制信号经过第一反相器INV1之后控制第十三开关S13到第二十四开关S24的开关，细调控制信号直接控制第二十五开关S25到第二十八开关S28的开关；第十八PMOS管MP18的源端分别与第十七PMOS管MP17的源端，第十五PMOS管MP15的源端，第十四PMOS管MP14的源端，第十三PMOS管MP13的源端，第十二PMOS管MP12的源端，第十PMOS管MP10的源端，第九PMOS管MP9的源端，第八PMOS管MP8的源端，第七PMOS管MP7的源端，第五PMOS管MP5的源端，第四PMOS管MP4的源端，第三PMOS管MP3的源端，第二PMOS管MP2的源端和电源VDD相连；第十八PMOS管MP18的源端分别与第十七PMOS管MP17的源端，第十五PMOS管MP15的源端，第十四PMOS管MP14的源端，第十三PMOS管MP13的源端，第十二PMOS管MP12的源端，第十PMOS管MP10的源端，第九PMOS管MP9的源端，第八PMOS管MP8的源端，第七PMOS管MP7的源端，第五PMOS管MP5的源端，第四PMOS管MP4的源端，第三PMOS管MP3的源端，第二PMOS管MP2的源端和电源VDD相连；第十九NMOS管MN19的源端分别与第十八NMOS管MN18的源端，第十六NMOS管MN16的源端，第十五NMOS管MN15的源端，第十四NMOS管MN14的源端，第十三NMOS管MN13的源端，第十一NMOS管MN11的源端，第十NMOS管MN10的源端，第九NMOS管MN9的源端，第八NMOS管MN8的源端，第六NMOS管MN6的源端，第五NMOS管MN5的源端，第四NMOS管MN4的源端，第三NMOS管MN3的源端，第二NMOS管MN2的源端，第一NMOS管MN1的源端和地GND相连。

图3所示为本发明的校准控制单元的控制流程图，包括如下步骤：

(1)上电初始写入默认配置字，包括细调控制字TX，粗调控制字TC，目标值NT和校准锁定信号ACK；

(2)在固定的时间内对时钟周期数进行计数，结果计为NRC，将NRC与NT比较，如果NRC比目标值NT小，则转入步骤(3)，如果NRC大于或等于目标值NT，则转入步骤(4)；

(3)粗调控制字加1，判断是否出现粗调控制字为1111或粗调控制字向相反的方向变化的情况，若是则转入步骤(5)，否则，转入步骤(2)；

(4)粗调控制字减1，判断是否出现粗调控制字为0或粗调控制字向相反的方向变化的情况，若是则转入步骤(5)，否则，转入步骤(2)；

(5)锁定粗调控制字；

(6)在固定的时间内对时钟周期数进行计数，结果计为NRC，将NRC与NT比较，如果NRC比目标值NT小，则转入步骤(7)，如果NRC大于或等于目标值NT，则转入步骤(8)；

(7)细调控制字减1，判断是否出现细调控制字为0或细调控制字向相反的方向变化的情况，若是则转入步骤(9)，否则，转入步骤(6)；

(8)细调控制字加1，判断是否出现细调控制字为1111或细调控制字向相反的方向变化的情况，若是则转入步骤(9)，否则，转入步骤(6)；

(9)锁定细调控制字，完成校准操作，输出校准锁定信号和校准好的粗调和细调控制信号，校准控制单元进入休眠模式。

上述自动校准时钟产生电路的具体工作原理为：

上电初始，时钟产生电路在默认配置字的控制下产生时钟并输入到数字校准电路中进行数字校准；在固定的时间内数字校准电路对时钟周期数进行计数，结果计为NRC，NRC与NT比较；如果NRC比目标值NT小，粗调控制字加1，第一开关S1到第二十四开关S24根据粗调控制字有选择的通断，增加对电容的充电电流，提高时钟频率，当粗调控制字为1111或粗调控制字向相反的方向变化时，锁定粗调控制字，否则，继续循环执行NRC与NT比较和加1操作；如果NRC大于或等于目标值NT，粗调控制字减1，第一开关S1到第二十四开关S24根据粗调控制字有选择的通断，减小对电容的充电电流，减小时钟频率，当粗调控制字为0或粗调控制字向相反的方向变化时，锁定粗调控制字，否则，继续循环执行NRC与NT比较和减1操作；然后，再次在固定的时间内对时钟周期数进行计数，结果计为NRC，NRC与NT比较；如果NRC比目标值NT小，细调控制字减1，第二十五开关S25到第二十八开关S28根据细调控制字有选择的通断，减少电容值，提高时钟频率，当细调控制字为0或细调控制字向相反的方向变化时，锁定细调控制字，否则，继续循环执行NRC与NT比较和减1操作；如果NRC大于或等于目标值NT，细调控制字加1，第二十五开关S25到第二十八开关S28根据细调控制字有选择的通断，增加电容值，提高时钟频率，当细调控制字为1111或细调控制字向相反的方向变化时，锁定细调控制字，否则，继续循环执行NRC与NT比较和减1操作；最后，完成校准操作，输出校准锁定信号和校准好的粗调和细调控制信号，校准控制单元进入休眠模式；时钟产生电路产生的时钟信号经过缓冲器整形后输出。

总之，在集成电路制造过程中，时钟产生电路在生产工艺，电压波动和温度等不稳定因素的干扰下，产生的时钟频率与设计值有所偏差，针对于此，本发明采用数字的方式实现对时钟电路的校准，功耗低，在完成校准后校准控制单元进入休眠模式从而进一步降低系统的功耗和噪声干扰；与传统的模拟校准方式相比，本发明结构不需要额外的精确参考时钟源，结构简单，可靠性高，且校准过程包含粗调和细调两种方式，具有校准速度快、校准精度高的优点，具有较高的实际应用价值。

以上所述仅为本发明的较佳实施方式，本发明的保护范围并不以上述实施方式为限，但凡本领域普通技术人员根据本发明所揭示内容所作的等效修饰或变化，皆应纳入权利要求书中记载的保护范围内。

Claims

1.一种时钟产生电路，包括时钟产生本体电路和校准控制单元，其特征在于，所述时钟产生本体电路包括粗调模块和细调模块；所述校准控制单元为具有自动校准和自动休眠功能的编程数字电路，所述校准控制单元用于输出粗调控制字、细调控制字和锁定信号；所述时钟产生本体电路产生的时钟信号与所述校准控制单元相连，所述校准控制单元输出的粗调控制字和细调控制字分别与时钟产生本体电路的粗调控制接口和细调控制接口相连，所述校准控制单元在校准完成后输出锁定信号并进入休眠模式；

所述时钟产生本体电路具有如下结构：第一NMOS管（MN1）的栅端和漏端短接再分别与电流源、第二NMOS管（MN2）的栅端、第三NMOS管（MN3）的栅端、第四NMOS管（MN4）的栅端、第五NMOS管（MN5）的栅端、第六NMOS管（MN6）的栅端、第八NMOS管（MN8）的栅端、第九NMOS管（MN9）的栅端、第十NMOS管（MN10）的栅端、第十一NMOS管（MN11）的栅端、第十三NMOS管（MN13）的栅端、第十四NMOS管（MN14）的栅端、第十五NMOS管（MN15）的栅端、第十六NMOS管（MN16）的栅端相连；第一PMOS管（MP1）的栅端和漏端短接再分别与第二NMOS管（MN2）的漏端、第二PMOS管（MP2）的栅端、第三PMOS管（MP3）的栅端、第四PMOS管（MP4）的栅端、第五PMOS管（MP5）的栅端、第七PMOS管（MP7）的栅端、第八PMOS管（MP8）的栅端、第九PMOS管（MP9）的栅端、第十PMOS管（MP10）的栅端、第十二PMOS管（MP12）的栅端、第十三PMOS管（MP13）的栅端、第十四PMOS管（MP14）的栅端、第十五PMOS管（MP15）的栅端相连；第一PMOS管（MP1）的源端分别与电源（VDD）、第二PMOS管（MP2）的源端、第三PMOS管（MP3）的源端、第四PMOS管（MP4）的源端、第五PMOS管（MP5）的源端、第七PMOS管（MP7）的源端、第八PMOS管（MP8）的源端、第九PMOS管（MP9）的源端、第十PMOS管（MP10）的源端、第十二PMOS管（MP12）的源端、第十三PMOS管（MP13）的源端、第十四PMOS管（MP14）的源端、第十五PMOS管（MP15）的源端、第十七PMOS管（MP17）的源端、第十八PMOS管（MP18）的源端相连；第二PMOS管（MP2）的漏端与第十三开关（S13）的一端相连、第三PMOS管（MP3）的漏端与第十四开关（S14）的一端相连、第四PMOS管（MP4）的漏端与第十五开关（S15）的一端相连、第五PMOS管（MP5）的漏端与第十六开关（S16）的一端相连、第七PMOS管（MP7）的漏端与第十七开关（S17）的一端相连、第八PMOS管（MP8）的漏端与第十八开关（S18）的一端相连、第九PMOS管（MP9）的漏端与第十九开关（S19）的一端相连、第十PMOS管（MP10）的漏端与第二十开关（S20）的一端相连、第十二PMOS管（MP12）的漏端与第二十一开关（S21）的一端相连；第十三PMOS管（MP13）的漏端与第二十二开关（S22）的一端相连，第十四PMOS管（MP14）的漏端与第二十三开关（S23）的一端相连，第十五PMOS管（MP15）的漏端与第二十四开关（S24）的一端相连；第十三开关（S13）的另一端分别与第十四开关（S14）的另一端、第十五开关（S15）的另一端、第十六开关（S16）的另一端和第六PMOS管（MP6）的源端相连；第十七开关（S17）的另一端分别与第十八开关（S18）的另一端、第十九开关（S19）的另一端、第二十开关（S20）的另一端和第十一PMOS管（MP11）的源端相连；第二十一开关（S21）的另一端分别与第二十二开关（S22）的另一端、第二十三开关（S23）的另一端、第二十四开关（S24）的另一端和第十六PMOS管（MP16）的源端相连；第六PMOS管（MP6）的栅端分别与第七PMOS管（MP7）的栅端和第二电阻（R2）的一端相连；第六PMOS管（MP6）的漏端分别与第七NMOS管（MN7）的漏端和第一电阻（R1）的一端相连；第七NMOS管（MN7）的源端分别与第一开关（S1）的一端、第二开关（S2）的一端、第三开关（S3）的一端和第四开关（S4）的一端相连；第一开关（S1）的另一端与第三NMOS管（MN3）的漏端相连，第二开关（S2）的另一端与第四NMOS管（MN4）的漏端相连、第三开关（S3）的另一端与第五NMOS管（MN5）的漏端相连、第四开关（S4）的另一端与第六NMOS管（MN6）的漏端相连；第二电阻（R2）的另一端分别与第二十五开关（S25）的一端、第二十六开关（S26）的一端、第二十七开关（S27）的一端、第二十八开关（S28）的一端和第四电阻（R4）的一端相连；第二十五开关（S25）的另一端与第一电容（C1）的一端相连、第二十六开关（S25）的另一端与第二电容（C2）的一端相连、第二十七开关（S27）的另一端与第三电容（C3）的一端相连、第二十八开关（S28）的另一端与第四电容（C4）的一端相连；第一电容（C1）的另一端分别与第二电容（C2）的另一端、第三电容（C3）的另一端、第四电容（C4）的另一端、第三电阻（R3）的一端、第十一PMOS管（MP11）的漏端和第十二NMOS管（MN12）的漏端相连；第一电阻（R1）的另一端分别与第十一PMOS管（MP11）的栅端和第十二NMOS管（MN12）的栅端相连；第十二NMOS管（MN12）的源端分别与第五开关（S5）的一端、第六开关（S6）的一端，第七开关（S7）的一端和第八开关（S8）的一端相连；第五开关（S5）的另一端与第八NMOS管（MN8）的漏端相连，第六开关（S6）的另一端与第九NMOS管（MN9）的漏端相连，第七开关（S7）的另一端与第十NMOS管（MN10）的漏端相连，第八开关（S8）的另一端与第十一NMOS管（MN11）的漏端相连；第三电阻（R3）的另一端分别与第十六PMOS管（MP16）的栅端和第十七NMOS管（MN17）的栅端相连；第十七NMOS管（MN17）的源端分别与第九开关（S9）的一端、第十开关（S10）的一端、第十一开关（S11）的一端和第十二开关（S12）的一端相连；第九开关（S9）的另一端与第十三NMOS管（MN13）的漏端相连，第十开关（S10）的另一端与第十四NMOS管（MN14）的漏端相连，第十一开关（S11）的另一端与第十五NMOS管（MN15）的漏端相连，第十二开关（S12）的另一端与第十六NMOS管（MN16）的漏端相连；第十七NMOS管（MN17）的漏端分别与第十六PMOS管（MP16）的漏端、第四电阻（R4）的另一端、第十七PMOS管（MP17）的栅端和第十八NMOS管（MN18）的栅端相连；第十七PMOS管（MP17）的漏端分别与第十八NMOS管（MN18）的漏端、第十八PMOS管（MP18）的栅端和第十九NMOS管（MN19）的栅端相连，第十八PMOS管（MP18）的漏端与第十九NMOS管（MN19）的漏端相连作为时钟产生电路的输出；粗调控制信号直接控制第一开关（S1）到第十二开关（S12）的开关，粗调控制信号经过第一反相器（INV1）之后控制第十三开关（S13）到第二十四开关（S24）的开关，细调控制信号直接控制第二十五开关（S25）到第二十八开关（S28）的开关；第十八PMOS管（MP18）的源端分别与第十七PMOS管（MP17）的源端、第十五PMOS管（MP15）的源端、第十四PMOS管（MP14）的源端、第十三PMOS管（MP13）的源端、第十二PMOS管（MP12）的源端、第十PMOS管（MP10）的源端、第九PMOS管（MP9）的源端、第八PMOS管（MP8）的源端、第七PMOS管（MP7）的源端、第五PMOS管（MP5）的源端、第四PMOS管（MP4）的源端、第三PMOS管（MP3）的源端、第二PMOS管（MP2）的源端和电源（VDD）相连；第十九NMOS管（MN19）的源端分别与第十八NMOS管（MN18）的源端、第十六NMOS管（MN16）的源端、第十五NMOS管（MN15）的源端、第十四NMOS管（MN14）的源端、第十三NMOS管（MN13）的源端、第十一NMOS管（MN11）的源端、第十NMOS管（MN10）的源端、第九NMOS管（MN9）的源端、第八NMOS管（MN8）的源端、第六NMOS管（MN6）的源端、第五NMOS管（MN5）的源端、第四NMOS管（MN4）的源端、第三NMOS管（MN3）的源端、第二NMOS管（MN2）的源端、第一NMOS管（MN1）的源端和接地端（GND）相连。

2.根据权利要求1所述的一种时钟产生电路，其特征在于，所述校准控制单元用于执行如下程序：

（1）上电初始写入默认配置字，所述默认配置字包括细调控制字、粗调控制字、目标值和校准锁定信号；

（2）在固定的时间内对时钟周期数进行计数，将计数结果与所述目标值进行比较，若计数结果比目标值小则转入步骤（3），若计数结果大于或等于目标值则转入步骤（4）；

（3）将粗调控制字加1，判断是否出现粗调控制字为1111或粗调控制字向相反的方向变化的情况，若是则转入步骤（5），否则转入步骤（2）；

（4）将粗调控制字减1，判断是否出现粗调控制字为0或粗调控制字向相反的方向变化的情况，若是则转入步骤（5），否则转入步骤（2）；

（5）锁定粗调控制字；

（6）在固定的时间内对时钟周期数进行计数，将计数结果与所述目标值进行比较，若计数结果比目标值小则转入步骤（7），若计数结果大于或等于目标值则转入步骤（8）；

（7）将细调控制字减1，判断是否出现细调控制字为0或细调控制字向相反的方向变化的情况，若是则转入步骤（9），否则转入步骤（6）；

（8）将细调控制字加1，判断是否出现细调控制字为1111或细调控制字向相反的方向变化的情况，若是则转入步骤（9），否则转入步骤（6）；

（9）锁定细调控制字，输出校准锁定信号和校准好的粗调和细调控制信号，校准控制单元进入休眠模式。