CN113741618B - 一种后端修调控制电路 - Google Patents

Abstract

本发明属于集成电路技术领域，具体涉及一种后端修调控制电路。本发明提通过一个引脚外端输入时钟信号，通过时钟检测电路检测时钟信号的频率以及电平范围，生成的修调时钟使能信号用于触发修调时钟生成电路模块，修调时钟生成电路模块产生修调时钟信号输入到译码器模块和窄脉冲检测电路模块，由修调时钟信号的脉冲个数来决定译码器模块输出的修调数据，窄脉冲检测电路模块来检测的修调时钟信号，防止其他信号对修调烧断电路的影响，预防误烧断，译码器模块输出的修调数据和窄脉冲检测电路模块输出的修调使能信号共同决定修调有效位，用于完成修调。通过一个引脚实现修调数据的传输及对修调过程的控制，节省芯片的外部引脚资源。

Description

一种后端修调控制电路

技术领域

本发明属于集成电路技术领域，具体涉及一种后端修调控制电路。

背景技术

在芯片制造过程中，受工艺偏差、电路失配等因素的影响，生产后的芯片参数与设计仿真的期望值有很一定的偏差，对于参数要求高模拟电路设计，这种偏差带来了很大的困扰。为了减少工艺波动的影响，调整电路和匹配错误，提高芯片关键参数的精度，修调(trimming)技术在模拟电路中得到了广泛的应用。

但是，传统的修调电路采用I²C等通信协议来控制修调过程，需要占用较多的集成电路引脚资源。因而，采用少的芯片引脚，实现修调数据的传输及对修调过程的控制的新型的修调控制电路，成为了集成电路发展的一个方向。

发明内容

为解决传统修调电路需要较多的引脚的问题，本发明提出一种后端修调控制电路，通过一个引脚外端输入时钟信号，经过控制电路，将输入时钟信号脉冲个数生成对应有效的修调码，实现修调的控制。

为实现上述目的，本发明的技术方案为：

一种后端修调控制电路，其特征在于，包括启动电路模块、时钟信号检测电路模块、修调使能生成电路模块、修调时钟生成电路模块、译码器模块和窄脉冲检测电路模块；

所述启动电路模块用于检测时钟输入端口是否开始输入时钟信号，输入为时钟信号和使能信号，启动电路模块包括ESD电路、延时Delay电路、第一上电复位电路POR1、第一与门AND1、第一或门OR1、第一反相器NOT1、第一缓冲器BUF1，使能信号经过第一缓冲器BUF1后接第一或门OR1的一个输入端，第一上电复位电路POR1的输出经过第一反相器NOT1接第一或门OR1的另外一输入端，第一或门OR1输出接第一与门AND1的一输入端，外端输入的时钟信号经过ESD电路进入延时Delay电路，延时Delay电路输出接第一与门AND1的另一输入端，第一与门AND1输出启动信号，作为时钟信号检测电路模块的使能信号；

所述时钟信号检测电路模块的输入为时钟信号、使能信号和启动电路模块输出的启动信号；时钟信号检测电路模块包括第二上电复位电路POR2、第一C²MOS电路、第二C²MOS电路、电流镜电路、第一NMOS管NM1、第二NMOS管NM2、第三NMOS管NM3、第四NMOS管NM4、第一PMOS管PM1、第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4、第五电阻R5、第一电容C1、第一电容C2、第一斯密特触发器ST1、第二斯密特触发器ST2、第一与非门NAND1、第二缓冲器BUF2、第三缓冲器BUF3、第四缓冲器BUF4、第五缓冲器BUF5、第二反相器NOT2、第三反相器NOT3、第四反相器NOT4、第五反相器NOT5、第六反相器NOT6、第七反相器NOT7、第八反相器NOT8、第九反相器NOT；

其中，第一NMOS管NM1作为ESD，栅极和源极接地，第一PMOS管PM1限制电平范围，栅极和源极接电源电压；第一NMOS管NM1的漏极接第一PMOS管PM1的漏极，第一NMOS管NM1的漏极还接第二反相器NOT2的输入端；时钟信号经过第一电阻R1后接第二NMOS管NM2的漏极，第二NMOS管的栅极接第一与非门NAND1的一个输入端，第二NMOS管NM2的源极通过第二电阻R2和第二反相器NOT2后接第一与非门NAND1的另一个输入端，第一NMOS管的源极还通过第三电阻R3后接地；第一与非门NAND1输出信号接入第一C²MOS电路的一个输入端，第二上电复位电路POR2接入第一C²MOS电路的另一个输入端，启动信号接入第二缓冲器BUF2和第三反相器NOT3，第二缓冲器BUF2和第三反相器NOT3的输出信号接入第一C²MOS电路的两个控制端口；第一C²MOS电路的输出经过第四反相器NOT4接入第三MOS管NM3的漏极和第四电阻R4的一端，第三MOS管NM3的源极接第四电阻R4的另一端后通过第五电阻R5后接第一斯密特触发器ST1的输入端，第三MOS管NM3的源极还通过第一电容C1后接地；第一斯密特触发器ST1的输出端通过第五反相器NOT5后接入第三MOS管NM3的漏极，同时第五反相器NOT5的输出端接第三缓冲器BUF3，第三缓冲器BUF3输出合格时钟信号；

合格时钟信号经过第六反相器NOT6后接入电流镜电路的控制端，第六反相器NOT6输出端经过第七反相器NOT7后接入第四NMOS管NM4的栅极，第四NMOS管NM4的漏极接电流镜电路的一个输出端，同时第四NMOS管NM4的漏极接第二斯密特触发器ST2的输入端和通过第二电容C2后接地；电流镜电路的另一输出端信号定义为电流I_REF_T，合格时钟信号经过第四缓冲器BUF4和第八反相器NOT8，第四缓冲器BUF4和第八反相器NOT8的输出分别接入第二C²MOS电路和第一传输门TG1的两个控制端；第二斯密特触发器ST2的输出端接第一传输门TG1的输入端，第一传输门TG1输出端经过第九反相器NOT9后接第二C²MOS电路的输入端，第二C²MOS电路的输出端接一传输门TG1输出端和第五缓冲器BUF5的输入端，第五缓冲器BUF5输出端的输出为频率检测信号FD；

所述修调时钟使能信号生成电路模块输入信号为使能信号、合格时钟信号和频率检测信号；修调时钟使能信号生成电路模块包括八分频电路、延时电路、第三上电复位电路POR3、第一锁存电路Latch1、第二锁存电路Latch2、第一D触发器D1、第二D触发器D2、第三D触发器D3、第四D触发器D4、第五D触发器D5、第六D触发器D6、第二或门OR2、第一三输入与门AND1、第一四输入与门AND2、第十反相器NOT10、第十一反相器NOT11、第十二反相器NOT12；

其中，合格时钟信号接入八分频电路的输入端，使能信号接入八分频电路的复位端，其八分频电路的二分频、四分频、八分频输出接第一三输入与门AND1的输入端，第一三输入与门AND1接入第一锁存电路Latch1的输入端，使能信号通过第十反相器NOT10后接入第一锁存电路Latch1的控制端，第一锁存电路Latch1的输出端接入第二或门OR2的一个输入端，合格时钟信号通过第十一反相器NOT11后接第二或门OR2的另一个输入端，第二或门OR2的输出端接第一D触发器D1、第二D触发器D2、第三D触发器D3、第四D触发器D4的时钟端口，使能信号接入第一D触发器D1、第二D触发器D2、第三D触发器D3、第四D触发器D4、第五D触发器D5的的复位端，频率检测信号接入第一D触发器D1输入端，第一D触发器D1输出端接第二D触发器D2输入端，第二D触发器D2输出端接第三D触发器D3输入端，第三D触发器D3输出端接第四D触发器D4输入端，第一D触发器D1、第二D触发器D2、第三D触发器D3、第四D触发器D4的输出端还分别接入第一四输入与门AND2的输入端，第一四输入与门AND2的输出端接第二锁存电路Latch2的输入端，使能信号通过第十二反相器NOT12后接入第二锁存电路Latch2的控制端，第二锁存电路Latch2的输出端接第五D触发器D5的输入端，合格时钟信号接第五D触发器D5和第六D触发器D6的时钟端口，第五D触发器D5输出端接第六D触发器D6的复位端，第三上电复位电路POR3输出端接第六D触发器D6的输入端，第六D触发器D6的输出为修调时钟使能信号；

所述修调时钟生成电路模块输入信号为修调时钟使能信号，合格时钟信号和频率检测信号，修调时钟生成电路模块包括第二三输入与门AND3、第三三输入与门AND4、三输入与非门NAND2、与门AND5、或非门NOR、第十三反相器NOT13、第十四反相器NOT14、第六缓冲器BUF6、第七缓冲器BUF7；

其中，修调时钟使能信号通过第十三反相器NOT13接入第二三输入与门AND3、第三三输入与门AND4和三输入与非门NAND2的一个输入端，修调时钟使能信号还接入与门AND5的一个输入端，合格时钟信号接与门AND5的另一个输入端，与门AND5的输出接入第二三输入与门AND3、第三三输入与门AND4的一个输入端，同时，与门AND4的输出还接入三输入与非门NAND2的一个输入端，频率检测信号接第三三输入与门AND4的一个输入端，频率检测信号通过第十四反相器NOT14后接入第二三输入与门AND3的另一个输入端，第二三输入与门AND3的输出端通过第六缓冲器BUF6接入或非门NOR一个输入端，第三三输入与门AND4的输出端通过第七缓冲器BUF7接入或非门NOR另一个输入端，非门NOR输出端接三输入与非门NAND2的另一个输入端，三输入与非门NAND2的输出即为修调时钟信号；

所述译码器模块输入信号为修调时钟信号、使能信号，译码器模块包括十六分频电路、第二四输入与门AND7、第三四输入与门AND8……第十七四输入与门AND22；其中，使能信号接入十六分频电路的复位端，修调时钟信号接十六分频电路的输入端，十六分频电路的二分频正向输出、四分频正向输出、八分频正向输出、十六分频正向输出分别接入第二四输入与门AND7的输入端，第二四输入与门AND7的输出修调码DO_0，十六分频电路的二分频反向输出、四分频正向输出、八分频正向输出、十六分频正向输出分别接入第三四输入与门AND8的输入端，第三四输入与门AND8的输出修调码DO_1，以此类推，十六分频电路的二分频反向输出、四分频反向输出、八分频反向输出、十六分频反向输出分别接入第十七四输入与门AND22的输入端，第十七四输入与门AND22的输出修调码DO_15，据此得到DO_0～DO_15即16种不同的修调码；

所述窄脉冲检测电路的输入信号为修调时钟信号、电流I_REF_T，窄脉冲检测电路模块包括第三C²MOS电路、第三斯密特触发器ST3、第二传输门TG2、第十五反相器NOT15、第十六反相器NOT16、第十七反相器NOT17、第十八反相器NOT18、第八缓冲器BUF8、第五NMOS管NM5、第三电容C3；修调时钟信号通过第十五反相器NOT15后接入第五NMOS管NM5的栅极，第五NMOS管NM5的源极接地，电流I_REF_T接入第五NMOS管NM5的漏极和第三斯密特触发器ST3的输入端，第五NMOS管NM5的漏极还通过第三电容C3后接地；修调时钟信号还通过第八缓冲器BUF8和第十七反相器NOT17，第八缓冲器BUF8和第十七反相器NOT17的输出端分别接入第三C²MOS电路和第二传输门TG2的控制端，第三斯密特触发器ST3的输出端接第二传输门TG2的输入端，第二传输门TG2的输出端通过第十八反相器NOT18后接入第三C²MOS电路的输入端，第三C²MOS电路的输出端接第二传输门TG2的输出端，同时，第三C²MOS电的输出端通过第十六反相器NOT16后输出修调控制信号。

所述的窄脉冲检测电路模块用于检测输入修调烧断电路的修调时钟信号，通过与译码器输出的修调码共同决定有效修调位，防止其他信号对修调烧断电路的影响，预防误烧断。

本发明的有益效果为，本发明通过引脚外端输入时钟信号，通过时钟检测电路检测时钟信号的频率以及电平范围，生成的修调时钟使能信号用于触发修调时钟生成电路模块，修调时钟生成电路模块产生修调时钟信号输入到译码器模块和窄脉冲检测电路模块，由修调时钟信号的脉冲个数来决定译码器模块输出的修调数据，窄脉冲检测电路模块来检测的修调时钟信号，防止其他信号对修调烧断电路的影响，预防误烧断，译码器模块输出的修调数据和窄脉冲检测电路模块输出的修调使能信号共同决定修调有效位，用于完成修调。通过一个引脚实现修调数据的传输及对修调过程的控制，节省芯片的外部引脚资源。

附图说明

图1为本发明提出的一种后端修调的控制电路等效架构图；

图2为启动电路模块电路图；

图3为时钟信号检测电路模块电路图；

图4为修调使能生成电路模块电路图；

图5为修调时钟生成电路模块电路图；

图6为译码器模块电路图；

图7为窄脉冲检测电路图；

图8为控制电路逻辑时序图。

具体实施方式

下面结合附图，对本发明技术方案进行详细描述：

本发明提出一种后端修调的控制电路设计，其结构框图如图1所示，包括启动电路模块、时钟信号检测电路模块，修调使能生成电路模块，修调时钟生成电路模块、译码器模块和窄脉冲检测电路模块。

所述启动电路模块用于检测输入端口是否输入时钟信号，在输入端口输入时钟信号时启动时钟信号检测电路模块，所述时钟信号检测电路模块用于检测输入的时钟信号的频率以及电平范围，生成的修调时钟使能信号用于触发修调时钟生成电路模块，修调时钟生成电路模块产生修调时钟信号输入到译码器模块和窄脉冲检测电路模块，译码器模块输出的修调数据和窄脉冲检测电路模块输出的修调使能信号共同决定修调有效位，用于完成修调；

如图2中所示为所述启动电路模块。在其电路中，对其上电后，第一上电复位电路POR1恒定输出高电位，使能信号高电平有效，第一或门OR1输出控制第一与门AND1输出。时钟信号经过ESD电路进入延时Delay电路，进入第一与门AND1，第一与门AND1输出高电平，即为所述的启动信号，作为所述的时钟信号检测电路模块的使能信号。当修调电路结束后，时钟信号端口Clk_IN输入为低电平后，经过一定时间后，延时Delay电路输出翻转，第一与门AND1输出翻转为低电平，控制整个修调电路停止工作。

如图3中所示为所述时钟信号检测电路模块。第一NMOS管NM1作为ESD，第一PMOS管PM1限制电平范围，其电平范围为-0.7v～VDD+0.7v。电路工作时，第二上电复位电路POR2持续输出高电平，接入第一C²MOS电路的一个输入端；时钟信号经过第一电阻R1后接第二NMOS管NM2的漏极，第二NMOS管的栅极接第一与非门NAND1的一个输入端，第二NMOS管NM2的源极通过第二电阻R2和第二反相器NOT2后接第一与非门NAND1的另一个输入端，第一与非门NAND1的输出端接入第一C²MOS电路的另一个输入端。

所述的启动信号输入后，作为第一C²MOS电路控制信号，控制第一C²MOS电路输出。第一与非门NAND1输出信号LD1为高电平时，第一C²MOS电路右下拉支路导通输出低电平，第三NMOS管NM3导通，第三NMOS管NM3源极通过第五电阻R5对第一电容C1进行充电，其充电时间常数为：τ_充＝R₅C₁，第一电容C1电压达到第一斯密特触发器ST1的上翻转电压后，斯密特触发器ST1输出经过第四反相器NOT4和第三缓冲器BUF3后输出高电平；第一与非门NAND1输出LD1为低电平时，第一C²MOS电路左上拉支路导通输出高电平，第三NMOS管NM3关闭，第一电容C1通过第四电阻R4和第五电阻R5进行放电，其放电时间常数为：τ_放＝(R₄+R₅)C₁，当第一电容C1电压达到施密特触发器下翻转电压后，斯密特触发器ST1输出经过第四反相器NOT4和第三缓冲器BUF3后输出低电平。第三缓冲器BUF3输出信号即为所述的合格时钟信号CLK_FA。

当启动电路停止工作后，启动信号为低电平时，第一C²MOS电路C²MOS1的左下拉支路持续导通，第一C²MOS电路C²MOS1输出恒为低电平，第三NMOS管NM3源极通过第五电阻R5对第一电容C1持续进行充电，则第三缓冲器BUF3输出信号，即所述的合格时钟信号CLK_FA恒为高电平。

设置电路中第二电容C2充电电压达到第二斯密特触发器ST2上翻转电压的时间常数τ。合格时钟信号经过第六反相器NOT6后接入电流镜电路的控制端，控制电流镜生成电流。电流镜一个输出端信号定义为电流I_REF_T，另一输出端电流接入第四NMOS管NM4的漏极和第二电容C2，合格时钟信号经过第六反相器NOT6和第七反相器NOT7后接入第四NMOS管NM4的栅极，通过第四NMOS管NM4来控制第二电容C2的充放电。

当合格时钟信号低电平占空比小于τ时，即时钟信号频率大于1/2τ时，合格时钟信号为低电平时，第二电容C2充电，其充电结束后第二电容C2的电压达不到第二斯密特触发器ST2的上翻转阈值电压，输出低电平。合格时钟信号经过第四缓冲器BUF4和第八反相器NOT8，第四缓冲器BUF4和第八反相器NOT8的输出接入第一传输门TG1的两个控制端，则传输门TG1导通，第二斯密特触发器ST2的输出经过第一传输门TG1和第五缓冲器BUF5，输出为高电平。

合格时钟信号为高电平时，传输门TG1关闭，合格时钟信号经过第四缓冲器BUF4和第八反相器NOT8，第四缓冲器BUF4和第八反相器NOT8的输出接入第二C²MOS电路C²MOS2的控制端，则第二C²MOS电路C²MOS2的上拉支路导通，经过第五缓冲器BUF5输出高电平。第五缓冲器BUF5输出端的输出所述是频率检测信号FD。频率检测信号FD为高电平时，即为后续所述电路需要的状态。因而外端输入时钟信号频率不能小于1/2τ。

当停止输入时钟信号，低电平时，时钟信号端口Clk_IN输入为低电平后，所述的合格时钟信号为低电平时，第二电容C2充电达到第二斯密特触发器ST2上翻转电压后，频率检测信号FD将会翻转为低电平，并会维持此状态，直到下一轮时钟信号的输入。

如图4中所示为修调使能生成电路模块。合格时钟信号通过第十一反相器NOT11后接第二或门OR2的一个输入端，第一锁存电路Latch1的输出端接入第二或门OR2的另一个输入端，在第一锁存电路Latch1输出低电平时，第二或门OR2输出合格时钟信号的反相信号。合格时钟信号接入八分频电路的输入端，使能信号接入八分频电路的复位端，其八分频电路的二分频、四分频、八分频输出接第一三输入与门AND1的输入端，第一三输入与门AND1接入第一锁存电路Latch1的输入端，当合格时钟信号4个周期后，第一锁存电路Latch1检测到第一三输入与门AND1输出第一次上升沿时，第一锁存电路Latch1锁存其高电平状态且恒定，则第二或门OR2恒定输出高电平。第二或门OR2的输出端接第一D触发器D1、第二D触发器D2、第三D触发器D3、第四D触发器D4的时钟端口，作为时钟信号，使能信号接入第一D触发器D1、第二D触发器D2、第三D触发器D3、第四D触发器D4、第五D触发器D5的的复位端，频率检测信号接入第一D触发器D1输入端，第一D触发器D1输出端接第二D触发器D2输入端，第二D触发器D2输出端接第三D触发器D3输入端，第三D触发器D3输出端接第四D触发器D4输入端，第一D触发器D1、第二D触发器D2、第三D触发器D3、第四D触发器D4的输出端还分别接入第一四输入与门AND2的输入端。D触发器为下降沿触发，第二或门OR2的输出信号前4个下降沿，第一四输入与门AND2输出为低电平。当第二或门OR2的输出信号4个下降沿后，第一四输入与门AND2输出翻转为高电平，第一四输入与门AND2的输出端接第二锁存电路Latch2的输入端，则第二锁存电路Latch2锁存高电平状态。合格时钟信号接第五D触发器D5和第六D触发器D6的时钟端口，第二锁存电路Latch2输出接入第五D触发器D5，第五D触发器D5输出端接第六D触发器D6的复位端，第五D触发器D5输出低电平时，第六D触发器D6复位，输出低电平。当第五D触发器D5输出高电平时，第六D触发器D6打开，第三上电复位电路POR3输出端接第六D触发器D6的输入端，则在合格时钟信号6个时钟后，第六D触发器D6输出翻转为高电平。第六D触发器D6输出信号即为所述的修调时钟使能信号CLK_EN。

如图5所示为修调时钟生成电路模块。修调时钟使能信号通过第十三反相器NOT13接入第二三输入与门AND3、第三三输入与门AND4和三输入与非门NAND2的一个输入端，修调时钟使能信号还接入与门AND5的一个输入端。频率检测信号接第三三输入与门AND4的一个输入端，频率检测信号通过第十四反相器NOT14后接入第二三输入与门AND3的另一个输入端。当修调时钟使能信号和频率检测信号跳变为高电平后，合格时钟信号通过与门AND5、第二三输入与门AND3、第三三输入与门AND4后由三输入与非门NAND2输出，三输入与非门NAND2输出合格时钟信号的反相信号，即为所述的修调时钟信号Trim_clk。

如图6所示为译码器模块。使能信号接入十六分频电路的复位端，修调时钟信号接十六分频电路的输入端，十六分频电路的二分频正向输出、四分频正向输出、八分频正向输出、十六分频正向输出分别接入第二四输入与门AND7的输入端，第二四输入与门AND7的输出所述的修调码DO_0，十六分频电路的二分频反向输出、四分频正向输出、八分频正向输出、十六分频正向输出分别接入第三四输入与门AND8的输入端，第三四输入与门AND8的输出所述的修调码DO_1，以此类推，十六分频电路的二分频反向输出、四分频反向输出、八分频反向输出、十六分频反向输出分别接入第十七四输入与门AND22的输入端，第十七四输入与门AND22的输出所述的修调码DO_15，通过此种选用不同的分频波形，通过与门进行译码，得到所述的DO_0～DO_15等16中不同的修调码，根据修调的需求选择相应的码制。

如图7所示为窄脉冲检测电路模块。所述的时钟信号检测电路模块输出电流I_REF_T接入第五NMOS管NM5的漏极和第三电容C3，为第三电容C3充电。

修调时钟信号通过第十五反相器NOT15后接入第五NMOS管NM5的栅极，控制第五NMOS管NM5的导通与关断以此来控制第二电容C2的充放电。设置电路中第三电容C3充电电压达到第三斯密特触发器ST3上翻转电压的时间常数τ，由于时钟信号检测电路的限制，输入的修调时钟信号的频率大于1/2τ。修调时钟信号还通过第八缓冲器BUF8和第十七反相器NOT17，第八缓冲器BUF8和第十七反相器NOT17的输出端分别接入第三C²MOS电路C²MOS3和第二传输门TG2的控制端。故当修调时钟为高电平时，为其第三电容C3电容充电，第二传输门TG2传输门导通，但第三电容C3电容容值设置较大，第三电容C3电容电压达不到第三斯密特触发器ST3的正向阈值电压，则第十六反相器NOT16输出信号为低电平；当修调时钟为低电平时，第二传输门TG2传输门关闭，第三C²MOS电路C²MOS3上拉支路导通，则第十六反相器NOT16输出维持上一状态，保持为低电平。当端口Clk_IN停止输入时钟信号接地后，修调时钟持续输出高电平，电流I_REF_T持续输出高电平，当第三电容C3的电容电压达到第三斯密特触发器ST3正向阈值电压后，则第十六反相器NOT16输出跳变为高电平。第十六反相器NOT16输出信号即为所述的修调使能信号Trim_EN。因此所述的窄脉冲检测电路模块来检测输入修调烧断电路的修调时钟信号，通过与译码器输出的修调码DO_X共同决定有效修调位，并防止其他信号对修调烧断电路的影响，预防误烧断。

本发明所提出的后端修调控制电路，其整体逻辑时序如图8所示，分为分为开始阶段、准备阶段、数据解读和结束四个阶段。准备阶段，外端口接地，没有时钟信号，修调数据码和修调使能为低电平。准备阶段，外端口输入X+6个周期的时钟信号，启动电路检测后，启动信号跳变为高电平；进入时钟信号检测电路模块，生成合格时钟信号，经过6个周期后，修调时钟使能信号变为高电平，控制修调时钟信号开始输出信号，电路进入数据阶段。在数据阶段，修调时钟信号进入译码器，同时修调时钟信号进入窄脉冲检测电路。当输入时钟信号结束后，修调时钟信号输出X个周期信号，译码器电路检测到修调时钟信号最后一个下降沿后，修调码DO_X跳变为高电平；窄脉冲检测电路检测到修调时钟信号的最后状态，使得修调使能信号变为高电平。译码器电路模块输出的修调数据和窄脉冲检测电路模块输出的修调使能信号共同决定修调有效位，从而实现修调有效位开关状态的改变。在结束阶段，启动电路模块的启动信号跳变为低电平，则修调时钟信号变为低电平，修调数据DO_X和修调使能信号复位，其整个控制电路停止工作，完成修调。

Claims (1)

1.一种后端修调控制电路，其特征在于，包括启动电路模块、时钟信号检测电路模块、修调使能生成电路模块、修调时钟生成电路模块、译码器模块和窄脉冲检测电路模块；

所述启动电路模块用于检测时钟输入端口是否开始输入时钟信号，输入为时钟信号和使能信号，启动电路模块包括ESD电路、延时Delay电路、第一上电复位电路POR1、第一与门AND1、第一或门OR1、第一反相器NOT1、第一缓冲器BUF1，使能信号经过第一缓冲器BUF1后接第一或门OR1的一个输入端，第一上电复位电路POR1的输出经过第一反相器NOT1接第一或门OR1的另外一输入端，第一或门OR1输出接第一与门AND1的一输入端，外端输入的时钟信号经过ESD电路进入延时Delay电路，延时Delay电路输出接第一与门AND1的另一输入端，第一与门AND1输出启动信号，作为时钟信号检测电路模块的使能信号；

所述时钟信号检测电路模块的输入为时钟信号、使能信号和启动电路模块输出的启动信号；时钟信号检测电路模块包括第二上电复位电路POR2、第一C²MOS电路、第二C²MOS电路、电流镜电路、第一NMOS管NM1、第二NMOS管NM2、第三NMOS管NM3、第四NMOS管NM4、第一PMOS管PM1、第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4、第五电阻R5、第一电容C1、第二电容C2、第一斯密特触发器ST1、第二斯密特触发器ST2、第一与非门NAND1、第二缓冲器BUF2、第三缓冲器BUF3、第四缓冲器BUF4、第五缓冲器BUF5、第二反相器NOT2、第三反相器NOT3、第四反相器NOT4、第五反相器NOT5、第六反相器NOT6、第七反相器NOT7、第八反相器NOT8、第九反相器NOT；

其中，第一NMOS管NM1作为ESD，栅极和源极接地，第一PMOS管PM1限制电平范围，栅极和源极接电源电压；第一NMOS管NM1的漏极接第一PMOS管PM1的漏极，第一NMOS管NM1的漏极还接第二反相器NOT2的输入端；时钟信号经过第一电阻R1后接第二NMOS管NM2的漏极，第二NMOS管的栅极接第一与非门NAND1的一个输入端，第二NMOS管NM2的源极通过第二电阻R2和第二反相器NOT2后接第一与非门NAND1的另一个输入端，第一NMOS管的源极还通过第三电阻R3后接地；第一与非门NAND1输出信号接入第一C²MOS电路的一个输入端，第二上电复位电路POR2接入第一C²MOS电路的另一个输入端，启动信号接入第二缓冲器BUF2和第三反相器NOT3，第二缓冲器BUF2和第三反相器NOT3的输出信号接入第一C²MOS电路的两个控制端口；第一C²MOS电路的输出经过第四反相器NOT4接入第三MOS管NM3的漏极和第四电阻R4的一端，第三MOS管NM3的源极接第四电阻R4的另一端后通过第五电阻R5后接第一斯密特触发器ST1的输入端，第三MOS管NM3的源极还通过第一电容C1后接地；第一斯密特触发器ST1的输出端通过第五反相器NOT5后接入第三MOS管NM3的漏极，同时第五反相器NOT5的输出端接第三缓冲器BUF3，第三缓冲器BUF3输出合格时钟信号；

合格时钟信号经过第六反相器NOT6后接入电流镜电路的控制端，第六反相器NOT6输出端经过第七反相器NOT7后接入第四NMOS管NM4的栅极，第四NMOS管NM4的漏极接电流镜电路的一个输出端，同时第四NMOS管NM4的漏极接第二斯密特触发器ST2的输入端和通过第二电容C2后接地；电流镜电路的另一输出端信号定义为电流I_REF_T，合格时钟信号经过第四缓冲器BUF4和第八反相器NOT8，第四缓冲器BUF4和第八反相器NOT8的输出分别接入第二C²MOS电路和第一传输门TG1的两个控制端；第二斯密特触发器ST2的输出端接第一传输门TG1的输入端，第一传输门TG1输出端经过第九反相器NOT9后接第二C²MOS电路的输入端，第二C²MOS电路的输出端接一传输门TG1输出端和第五缓冲器BUF5的输入端，第五缓冲器BUF5输出端的输出为频率检测信号FD；

所述修调使能生成电路模块输入信号为使能信号、合格时钟信号和频率检测信号；修调使能生成电路模块包括八分频电路、延时电路、第三上电复位电路POR3、第一锁存电路Latch1、第二锁存电路Latch2、第一D触发器D1、第二D触发器D2、第三D触发器D3、第四D触发器D4、第五D触发器D5、第六D触发器D6、第二或门OR2、第一三输入与门AND1、第一四输入与门AND2、第十反相器NOT10、第十一反相器NOT11、第十二反相器NOT12；

其中，合格时钟信号接入八分频电路的输入端，使能信号接入八分频电路的复位端，其八分频电路的二分频、四分频、八分频输出接第一三输入与门AND1的输入端，第一三输入与门AND1接入第一锁存电路Latch1的输入端，使能信号通过第十反相器NOT10后接入第一锁存电路Latch1的控制端，第一锁存电路Latch1的输出端接入第二或门OR2的一个输入端，合格时钟信号通过第十一反相器NOT11后接第二或门OR2的另一个输入端，第二或门OR2的输出端接第一D触发器D1、第二D触发器D2、第三D触发器D3、第四D触发器D4的时钟端口，使能信号接入第一D触发器D1、第二D触发器D2、第三D触发器D3、第四D触发器D4、第五D触发器D5的复位端，频率检测信号接入第一D触发器D1输入端，第一D触发器D1输出端接第二D触发器D2输入端，第二D触发器D2输出端接第三D触发器D3输入端，第三D触发器D3输出端接第四D触发器D4输入端，第一D触发器D1、第二D触发器D2、第三D触发器D3、第四D触发器D4的输出端还分别接入第一四输入与门AND2的输入端，第一四输入与门AND2的输出端接第二锁存电路Latch2的输入端，使能信号通过第十二反相器NOT12后接入第二锁存电路Latch2的控制端，第二锁存电路Latch2的输出端接第五D触发器D5的输入端，合格时钟信号接第五D触发器D5和第六D触发器D6的时钟端口，第五D触发器D5输出端接第六D触发器D6的复位端，第三上电复位电路POR3输出端接第六D触发器D6的输入端，第六D触发器D6的输出为修调时钟使能信号；

所述修调时钟生成电路模块输入信号为修调时钟使能信号，合格时钟信号和频率检测信号，修调时钟生成电路模块包括第二三输入与门AND3、第三三输入与门AND4、三输入与非门NAND2、与门AND5、或非门NOR、第十三反相器NOT13、第十四反相器NOT14、第六缓冲器BUF6、第七缓冲器BUF7；

其中，修调时钟使能信号通过第十三反相器NOT13接入第二三输入与门AND3、第三三输入与门AND4和三输入与非门NAND2的一个输入端，修调时钟使能信号还接入与门AND5的一个输入端，合格时钟信号接与门AND5的另一个输入端，与门AND5的输出接入第二三输入与门AND3、第三三输入与门AND4的一个输入端，同时，与门AND4的输出还接入三输入与非门NAND2的一个输入端，频率检测信号接第三三输入与门AND4的一个输入端，频率检测信号通过第十四反相器NOT14后接入第二三输入与门AND3的另一个输入端，第二三输入与门AND3的输出端通过第六缓冲器BUF6接入或非门NOR一个输入端，第三三输入与门AND4的输出端通过第七缓冲器BUF7接入或非门NOR另一个输入端，非门NOR输出端接三输入与非门NAND2的另一个输入端，三输入与非门NAND2的输出即为修调时钟信号；

所述译码器模块输入信号为修调时钟信号、使能信号，译码器模块包括十六分频电路、第二四输入与门AND7、第三四输入与门AND8、第四四输入与门AND9、第五四输入与门AND10、第六四输入与门AND11、第七四输入与门AND12、第八四输入与门AND13、第九四输入与门AND14、第十四输入与门AND15、第十一四输入与门AND16、第十二四输入与门AND17、第十三四输入与门AND18、第十四四输入与门AND19、第十五四输入与门AND20、第十六四输入与门AND21、第十七四输入与门AND22；其中，使能信号接入十六分频电路的复位端，修调时钟信号接十六分频电路的输入端，十六分频电路的二分频正向输出、四分频正向输出、八分频正向输出、十六分频正向输出分别接入第二四输入与门AND7的输入端，第二四输入与门AND7的输出修调码DO_0，十六分频电路的二分频反向输出、四分频正向输出、八分频正向输出、十六分频正向输出分别接入第三四输入与门AND8的输入端，第三四输入与门AND8的输出修调码DO_1，以此类推，十六分频电路的二分频反向输出、四分频反向输出、八分频反向输出、十六分频反向输出分别接入第十七四输入与门AND22的输入端，第十七四输入与门AND22的输出修调码DO_15，据此得到DO_0～DO_15即16种不同的修调码；

所述窄脉冲检测电路的输入信号为修调时钟信号、电流I_REF_T，窄脉冲检测电路模块包括第三C²MOS电路、第三斯密特触发器ST3、第二传输门TG2、第十五反相器NOT15、第十六反相器NOT16、第十七反相器NOT17、第十八反相器NOT18、第八缓冲器BUF8、第五NMOS管NM5、第三电容C3；修调时钟信号通过第十五反相器NOT15后接入第五NMOS管NM5的栅极，第五NMOS管NM5的源极接地，电流I_REF_T接入第五NMOS管NM5的漏极和第三斯密特触发器ST3的输入端，第五NMOS管NM5的漏极还通过第三电容C3后接地；修调时钟信号还通过第八缓冲器BUF8和第十七反相器NOT17，第八缓冲器BUF8和第十七反相器NOT17的输出端分别接入第三C²MOS电路和第二传输门TG2的控制端，第三斯密特触发器ST3的输出端接第二传输门TG2的输入端，第二传输门TG2的输出端通过第十八反相器NOT18后接入第三C²MOS电路的输入端，第三C²MOS电路的输出端接第二传输门TG2的输出端，同时，第三C²MOS电的输出端通过第十六反相器NOT16后输出修调控制信号；

所述的窄脉冲检测电路模块用于检测输入修调烧断电路的修调时钟信号，通过与译码器输出的修调码共同决定有效修调位，防止其他信号对修调烧断电路的影响，预防误烧断。

Images