CN117368701B - 焊盘检测电路 - Google Patents

Abstract

本公开的实施例提供一种焊盘检测电路，焊盘检测电路包括：时序控制模块产生清零信号、状态更新信号、状态读取信号、读取完成信号四个信号，并对这四个信号的时序进行控制；焊盘检测模块在上电后检测焊盘的状态，并根据状态读取信号控制将焊盘状态信号输出到输出锁存模块；输出锁存模块根据清零信号、状态更新信号控制将接收到的焊盘状态信号进行锁存，输出芯片版本配置信号，以便根据芯片版本配置信号实现芯片版本的区分；电流偏置模块为焊盘检测模块提供偏置电流；焊盘检测模块和电流偏置模块根据读取完成信号在焊盘检测电路检测完成后关闭。解决现有区分不同版本芯片的方式不适用于低成本、低功耗芯片的问题。

Description

焊盘检测电路

技术领域

本公开的实施例涉及微电子技术领域，具体地，涉及焊盘检测电路。

背景技术

随着科学技术的发展，电子设备越来越多进入人们的生活，芯片作为电子设备的核心部件，其功能性及稳定性决定电子设备能否满足人们实际使用需求，而不同的系统应用，对芯片的要求有可能也是不同的。例如有的系统要求芯片工作在跳频模式（Pulse SkipModulation，PSM）进而来提高芯片轻载下的效率，从而提高系统的整体效率，达到降低系统功耗的目的，但是有的系统要求芯片工作在强制连续导通模式ForcedContinuousConduction Mode，FCCM），虽然牺牲了轻载下的效率，但是轻载下获得了更好的输出纹波电压的性能。有的电子系统期望芯片工作在某一个特定频率比如300KHz，但是有的电子系统却期望芯片工作在另外一个频率如2MHz的频率以便能够使用更小的电感等等。这就要求芯片的设计人员尽可能利用同样的一个芯片设计，尽可能的兼容不同的应用需求。

目前主流的芯片设计中，同样的一颗芯片设计常常采用下面几种方式来兼容不同的芯片需求：

第一种方式：采用修调方式，即TRIM的方式，通过trim bit（修调位） 控制芯片的具体模式，比如可以利用某一具体的trim bit 控制芯片的工作模式， trim bit =0 控制芯片工作在PSM 模式， trim bit =1 控制芯片工作在FCCM 模式等，但是这种方式需要和芯片通信，需要有相应的地址位和命令位的控制，通常会设计较多的trim bits，这样有些trim bits 可以修调芯片的输出精度，基准精度等等，有些trimbits 控制芯片的工作模式或者工作频率等等，因此通常的电路规模大，占用的芯片面积多，不适合低成本的芯片设计。

第二种方式：通过金属改版，即metal 改版的模式来实现不同的芯片需求，这种方式常常用于低成本的芯片设计，没有修调电路控制的芯片设计中，通过某一张或者某两张金属掩膜版metal mask 的不同，来达到芯片不同功能的实现。这种方法电路实现起来比较简单，但是会给运营管理带来较大的不便，因为只要有一张mask 不同，实际芯片量产的时候，就需要单独的晶圆订单，而量产的晶圆订单都是有最小数量的要求，比如25片起订等，这样一方面会造成实际终端客户需求本来没有这么大，但是芯片方也需要订一定数量的晶圆来满足客户的需求，从而会造成运营库存的积压，占用一定的资金，特别是在晶圆代工厂产能紧张的时候，有可能会面临晶圆短缺，需要折中取舍的问题，灵活性差，另一个方面如果不同功能的芯片只是金属版不同，但是封装是一样的，运营有可能因为工作的疏忽造成实际产品对应的错误的晶圆版本，这样会给实际客户的交期造成延迟，也浪费了部分晶圆等问题，因此这种方式，虽然在低成本的芯片中有应用，但是因为需要对运营管理水平要求比较高，因此还是不适合应用在低成本的芯片中。

第三种方式：通过焊盘（PAD）不同的打线来区分不同版本的芯片，即PAD检测方式，如图1所示，为现有的PAD检测方式的电路结构图，其工作原理为：如果PAD floating（悬空），那么A点的电位会通过上拉电阻R0，上拉到电源电压VDD ，因此CODE输出高电平；如果通过打线PAD连接到GND（接地端），那么A点电位会被强拉到GND 电位，因此CODE 输出为低电平，通过CODE不同的电平是可以来控制芯片不同功能的，因此仅仅通过打线的方式就可以控制芯片的不同类型，但是当PAD 通过打线连接到GND的时候，此时电阻R0上会存在一定的静态电流，图1中示意图中静态电流为5uA。如果想降低静态电流，通常会采用比较大的上拉电阻，而即使采用了比较大的上拉电阻，也不能够彻底消除静态电流，特别是存在芯片需要多个CODE位进行芯片的功能配置时，因此这种检测电路不适合低功耗的芯片设计。

综上，如何提出一种适用于低成本、低功耗芯片且能更简便的区分不同版本芯片的方式是亟需解决的。

发明内容

本文中描述的实施例提供了一种焊盘检测电路，为了提出一种适用于低成本芯片、低功耗且能更简便的区分不同版本芯片的方式。

根据本公开的第一方面，提供了一种焊盘检测电路，所述焊盘检测电路用于区分不同版本的芯片，所述焊盘检测电路包括：时序控制模块、电流偏置模块、焊盘检测模块、输出锁存模块，其中，所述时序控制模块，被配置为产生清零信号、状态更新信号、状态读取信号、读取完成信号，并对所述清零信号、所述状态更新信号、所述状态读取信号、所述读取完成信号的时序进行控制；所述焊盘检测模块，被配置为在上电后检测焊盘的状态，并根据所述状态读取信号控制将焊盘状态信号输出到所述输出锁存模块；所述输出锁存模块，被配置为根据所述清零信号、所述状态更新信号控制将接收到的所述焊盘状态信号进行锁存，输出芯片版本配置信号，以便根据所述芯片版本配置信号实现芯片版本的区分；所述电流偏置模块，被配置为根据所述状态读取信号为所述焊盘检测模块提供偏置电流；所述焊盘检测模块和所述电流偏置模块根据所述读取完成信号在焊盘检测电路检测完成后关闭。

可选的，所述对所述清零信号、所述状态更新信号、所述状态读取信号、所述读取完成信号的时序进行控制包括：所述时序控制模块的使能信号变高后，控制所述状态读取信号变高，所述焊盘检测电路检测开始；从所述状态读取信号变高开始，延迟第一时长后控制所述清零信号变高，所述输出锁存模块开启锁存功能；从所述清零信号变高开始，延迟第二时长后控制所述状态更新信号变高，所述输出锁存模块对所述焊盘状态信号进行锁存；从所述状态更新信号变高开始，延迟第三时长后控制所述状态更新信号变低，所述输出锁存模块对输出状态进行保持；从所述状态更新信号变低开始，延迟第四时长后控制所述状态读取信号变低，同时控制所述读取完成信号变高，所述焊盘检测电路检测完成。

可选的，所述焊盘检测模块包括：比较器、静电保护电路、第一与门，其中，所述比较器，被配置为将对焊盘的状态检测转换为对比较器的输出电压的检测，以根据所述输出电压确定所述焊盘的状态，输出所述焊盘状态信号；所述静电保护电路，被配置为根据充电器件模型对所述焊盘检测模块进行静电保护；所述第一与门，被配置为根据所述状态读取信号控制将所述焊盘状态信号输出到所述输出锁存模块。

可选的，所述比较器包括：第一至第四晶体管、第一电阻、第二电阻，其中，第一晶体管的控制极分别耦接第二晶体管的控制极、所述第一晶体管的第二极、第三晶体管的第二极，所述第一晶体管的第一极分别耦接所述第一电阻的一端、所述静电保护电路；所述第二晶体管的第一极耦接所述第二电阻的一端，所述第二晶体管的第二极耦接第四晶体管的第二极；所述第三晶体管的控制极和所述第四晶体管的控制极都耦接所述电流偏置模块的输出端，所述第三晶体管的第一极和所述第四晶体管的第一极都耦接电源电压，所述第四晶体管的第二极输出所述焊盘状态信号，所述第一与门接收所述焊盘状态信号和所述状态读取信号，所述第一与门的输出端耦接所述输出锁存模块；所述第一电阻的另一端耦接焊盘，所述第二电阻的另一端耦接接地端。

可选的，所述静电保护电路包括：第五晶体管、第六晶体管、所述第一电阻，其中，所述第五晶体管的控制极和所述第五晶体管的第一极都耦接所述接地端，所述第五晶体管的第二极分别耦接所述第六晶体管的第二极、所述第一电阻的一端；所述第六晶体管的控制极和所述第六晶体管的第一极都耦接所述电源电压。

可选的，所述电流偏置模块包括：第一非门、第二非门、第七晶体管、镜像电路，其中，所述第一非门的输入端耦接所述状态读取信号，所述第一非门的输出端分别耦接所述第二非门的输入端、所述第七晶体管的控制极；所述第二非门的输出端耦接所述镜像电路；所述第七晶体管的第一极耦接接地端，所述第七晶体管的第二极耦接所述镜像电路；所述镜像电路，被配置为将偏置电流通过镜像产生偏置电压，所述镜像电路的输出端作为所述电流偏置模块的输出端。

可选的，所述镜像电路包括：第八至第十一晶体管，其中，第八晶体管的控制极耦接所述第二非门的输出端，所述第八晶体管的第一极分别耦接第九晶体管的第二极、所述第九晶体管的控制极、第十晶体管的控制极、所述第七晶体管的第二极，所述第八晶体管的第二极耦接所述偏置电流；所述第九晶体管的第一极和所述第十晶体管的第一极都耦接所述接地端，所述第十晶体管的第二极分别耦接第十一晶体管的第二极、所述第十一晶体管的控制极；所述第十一晶体管的第一极耦接电源电压，所述第十一晶体管的控制极输出所述偏置电压。

可选的，所述输出锁存模块包括：第三非门、第四非门、第一至第四与非门、第二与门，其中，所述第三非门的输入端分别耦接所述焊盘检测模块、第一与非门的第一输入端，所述第三非门的输出端耦接第二与非门的第一输入端；所述第一与非门的第二输入端分别耦接所述状态更新信号、所述第二与非门的第二输入端，所述第一与非门的输出端耦接第三与非门的第一输入端；所述第二与非门的输出端耦接第二与门的第一输入端，所述第二与门的第二输入端耦接所述清零信号，所述第二与门的输出端耦接第四与非门的第一输入端；所述第三与非门的第二输入端分别耦接所述第四与非门的输出端、所述第四非门的输入端，所述第三与非门的输出端耦接所述第四与非门的第二输入端；所述第四非门的输出端输出所述芯片版本配置信号。

可选的，按照如下表达式根据所述芯片的版本的数量确定所述焊盘检测模块的数量、所述输出锁存模块的数量：Q1/2=Q2=Q3，其中，Q1为芯片的版本的数量，Q2为焊盘检测模块的数量，Q3为输出锁存模块的数量。

可选的，所有的焊盘检测模块和所有的输出锁存模块公用所述时序控制模块和所述电流偏置模块。

本公开实施例的焊盘检测电路中，在上电后通过焊盘检测模块检测焊盘PAD的状态，然后通过读取状态信号控制将焊盘状态信号输出到输出锁存模块，输出锁存模块将焊盘状态信号锁存起来输出芯片版本配置信号，用来进行芯片的应用配置实现不同版本芯片的区分。在检测完成后将焊盘检测模块和电流偏置模块关闭，仅仅留下数字电路工作，进而实现零静态功耗的目的。本公开实施中的焊盘检测电路相比于现有的PAD检测方式能够消除静态电流，适合应用在低功耗的芯片中；相比于TRIM方式，不需要设计复杂的TRIM电路的通信逻辑，不需要和芯片进行通信，节省了芯片的面积，控制简单可靠，特别适合低成本的芯片设计；相比于metal改版方式，可以采用同样的芯片设计，不需要区分不同的晶圆版本，进而避免了运营管理，芯片库存积压，产品产能不足等方面的问题，使芯片量产订单管理更加灵活，降低了对运营管理的要求，更适合低成本的芯片设计。

附图说明

为了更清楚地说明本公开的实施例的技术方案，下面将对实施例的附图进行简要说明，应当知道，以下描述的附图仅仅涉及本公开的一些实施例，而非对本公开的限制，其中：

图1示出了现有的一种PAD检测方式的电路结构图；

图2示出了本公开实施例的一种焊盘检测电路的示意性框图；

图3示出了本公开实施例的一种时序控制模块控制的信号时序示意图；

图4示出了本公开实施例的一种焊盘检测模块的示例性电路图；

图5示出了本公开实施例的一种电流偏置模块的示例性电路图；

图6示出了本公开实施例的一种输出锁存模块的示例性电路图；

附图中的元素是示意性的，没有按比例绘制。

具体实施方式

为了使本公开的实施例的目的、技术方案和优点更加清楚，下面将结合附图，对本公开的实施例的技术方案进行清楚、完整的描述。显然，所描述的实施例是本公开的一部分实施例，而不是全部的实施例。基于所描述的本公开的实施例，本领域技术人员在无需创造性劳动的前提下所获得的所有其它实施例，也都属于本公开保护的范围。

除非另外定义，否则在此使用的所有术语（包括技术和科学术语）具有与本公开主题所属领域的技术人员所通常理解的相同含义。进一步将理解的是，诸如在通常使用的词典中定义的那些的术语应解释为具有与说明书上下文和相关技术中它们的含义一致的含义，并且将不以理想化或过于正式的形式来解释，除非在此另外明确定义。如在此所使用的，将两个或更多部分“连接”或“耦接”到一起的陈述应指这些部分直接结合到一起或通过一个或多个中间部件结合。另外，诸如“第一”和“第二”的术语仅用于将一个部件（或部件的一部分）与另一个部件（或部件的另一部分）区分开。

在本公开的所有实施例中，由于金属氧化物半导体（MOS）晶体管的源极和漏极是对称的，并且N型晶体管和P型晶体管的源极和漏极之间的导通电流方向相反，因此在本公开的实施例中，将MOS晶体管的受控中间端称为控制极，将MOS晶体管的其余两端分别称为第一极和第二极。本公开的实施例中所采用的晶体管主要是开关晶体管。此外，为便于统一表述，在上下文中，将双极型晶体管（BJT）的基极称为控制极，将BJT的发射极称为第一极，将BJT的集电极称为第二极。 另外，诸如“第一”和“第二”的术语仅用于将一个部件（或部件的一部分）与另一个部件（或部件的另一部分）区分开。

为了解决现有用于区分不同功能版本芯片的方式存在的不适合低成本、低功耗芯片设计的问题，本公开实施例提出了一种新的焊盘检测方式，即新的PAD检测方式，主要是通过在芯片内部电源系统上电的一段时间内检测PAD的状态，比如PAD是floating的，还是通过打线连接到了GND了，之后将PAD 检测的状态存起来，用来控制芯片实现不同的功能，满足不同应用的需求。下面对本公开的焊盘检测电路进行详细的说明。

焊盘检测电路用于区分不同版本的芯片，图2示出了本公开实施例的焊盘检测电路100的示意性框图。如图2所示，焊盘检测电路100包括时序控制模块110、焊盘检测模块120、输出锁存模块130、电流偏置模块140，

其中，时序控制模块110，被配置为产生清零信号CLEAR、状态更新信号UPDATE、状态读取信号ReadOTP、读取完成信号OTPOK，并对清零信号CLEAR、状态更新信号UPDATE、状态读取信号ReadOTP、读取完成信号OTPOK的时序进行控制。时序控制模块110为实现对焊盘检测电路100整体电路的时序控制的电路，为其中的焊盘检测模块120、输出锁存模块130、电流偏置模块140提供所需的时序控制信号。图2中，EN为使能信号。

焊盘检测模块120，被配置为在上电后检测PAD的状态，并根据状态读取信号ReadOTP控制将焊盘状态信号OTP_STATUS输出到输出锁存模块130；PAD的状态可以为floating或者通过打线接到GND。根据状态读取信号ReadOTP控制将焊盘状态信号OTP_STATUS输出到输出锁存模块130，具体为当状态读取信号ReadOTP为高时，即焊盘检测电路100还没有完成检测，这个阶段允许焊盘检测模块120将焊盘状态信号OTP_STATUS输出到输出锁存模块130；反之，当状态读取信号ReadOTP变低时，即焊盘检测电路100已经完成检测，这个阶段不允许焊盘检测模块120将焊盘状态信号OTP_STATUS输出到输出锁存模块130。图2中焊盘检测模块120输出的是MEM信号，该信号是状态读取信号ReadOTP通过逻辑门控制焊盘状态信号OTP_STATUS的输出而得到的输出信号。本公开实施例中的焊盘检测模块120既包含了直接检测PAD得到焊盘状态信号OTP_STATUS的检测电路，也包括了对焊盘状态信号OTP_STATUS输出到输出锁存模块130的逻辑门控制电路。

输出锁存模块130，被配置为根据清零信号CLEAR、状态更新信号UPDATE控制将接收到的焊盘状态信号OTP_STATUS进行锁存，输出芯片版本配置信号CODE，以便根据芯片版本配置信号CODE实现芯片版本的区分。清零信号CLEAR为低时，输出锁存模块130一直处于清零状态，输出的芯片版本配置信号CODE也为零；清零信号CLEAR变高，且状态更新信号UPDATE也为高时，允许对接收到的焊盘状态信号OTP_STATUS进行锁存，并输出芯片版本配置信号CODE，用来进行芯片的应用配置，从而实现不同版本（不同功能、不同种类等）芯片的区别

电流偏置模块140，被配置为根据状态读取信号ReadOTP为焊盘检测模块120提供偏置电流IB。具体的，在状态读取信号ReadOTP为高时，即焊盘检测电路100处在检测阶段时，电流偏置模块140产生偏置电压VBP给焊盘检测模块120，以为其提供偏置。

另外，为了不消耗电流，实现零静态功耗，在焊盘检测电路100检测完成后，将焊盘检测模块120和电流偏置模块140关闭。电路设计具体为：控制焊盘检测模块120和电流偏置模块140根据读取完成信号OTPOK在焊盘检测电路100检测完成后关闭。即当状态读取信号ReadOTP变低后，焊盘检测电路100完成检测，此时读取完成信号OTPOK变高，将焊盘检测模块120和电流偏置模块140关闭，只留下数字电路工作，进而实现零静态功耗。

本公开的实施例的焊盘检测电路100中，在上电后通过焊盘检测模块120检测焊盘PAD的状态，然后通过读取状态信号控制将焊盘状态信号OTP_STATUS输出到输出锁存模块130，输出锁存模块130将焊盘状态信号OTP_STATUS锁存起来输出芯片版本配置信号CODE，用来进行芯片的应用配置实现不同版本（不同功能、不同种类等）芯片的区分。在检测完成后将焊盘检测模块120和电流偏置模块140关闭，仅仅留下数字电路工作，进而实现零静态功耗的目的。本公开实施中的焊盘检测电路100相比于现有的PAD检测方式能够消除静态电流，适合应用在低功耗的芯片中；相比于TRIM方式，不需要设计复杂的TRIM电路的通信逻辑，不需要和芯片进行通信，节省了芯片的面积，控制简单可靠，特别适合低成本的芯片设计；相比于metal改版方式，可以采用同样的芯片设计，不需要区分不同的晶圆版本，进而避免了运营管理，芯片库存积压，产品产能不足等方面的问题，使芯片量产订单管理更加灵活，降低了对运营管理的要求，更适合低成本的芯片设计。

进一步的，时序控制模块110中对清零信号CLEAR、状态更新信号UPDATE、状态读取信号ReadOTP、读取完成信号OTPOK的时序进行控制包括：时序控制模块110的使能信号EN变高后，控制状态读取信号ReadOTP变高，焊盘检测电路100检测开始；从状态读取信号ReadOTP变高开始，延迟第一时长后控制清零信号CLEAR变高，输出锁存模块130开启锁存功能；从清零信号CLEAR变高开始，延迟第二时长后控制状态更新信号UPDATE变高，输出锁存模块130对焊盘状态信号OTP_STATUS进行锁存；从状态更新信号UPDATE变高开始，延迟第三时长后控制状态更新信号UPDATE变低，输出锁存模块130对输出状态进行保持；从状态更新信号UPDATE变低开始，延迟第四时长后控制状态读取信号ReadOTP变低，同时控制读取完成信号OTPOK变高，焊盘检测电路100检测完成。其中，第一时长、第二时长、第三时长、第四时长的值可以根据实际的需求灵活设置。示例性的，图3示出了一种时序控制模块110控制的信号的时序示意图，图3中从上至下，依次为使能信号EN、清零信号CLEAR、状态读取信号ReadOTP、状态更新信号UPDATE、读取完成信号OTPOK对应的时序示意图，其中第一时长、第二时长、第三时长、第四时长都设为了100ns。结合图3中的示意图对图2所示的焊盘检测电路100的工作原理进行说明：（1）当EN 信号变高之后，ReadOTP 信号也变高，此时立即启动了电流偏置模块140和焊盘检测模块120，目的是为了使电路工作所需要的偏置电流IB和偏置电压VBP尽早的建立，进而使电路尽早达到正确的工作状态；（2）延迟100ns之后CLEAR信号变高，允许输出锁存模块130实现锁存功能，当CLEAR信号为低的时候，输出锁存模块130的状态一直是清零的状态，没有锁存的功能；（3）再延迟100ns 之后，UPDATE信号变高，此时允许焊盘检测模块120的输出信号MEM输送到输出锁存模块130进行锁存；（4）再延迟100ns之后UPDATE信号变低，输出锁存模块130会一直处于keep 状态，即输出状态不会发生改变；（5）再延迟100ns 之后，ReadOTP信号变低，OTPOK信号变高，此时关闭电流偏置模块140和焊盘检测模块120，电路将耗电的模块全部关掉，实现了零静态功耗。

对于图3中的时序示意图，在每次系统上电的时候，都会读取PAD的状态，而且仅需要400ns左右的时间既可以完成读取操作，此时OTPOK信号变高，告知芯片系统，焊盘检测电路100已经完成了状态的检测。

进一步的，如图4所示，焊盘检测模块120包括：比较器121、静电保护电路122、第一与门AND1，其中，比较器121，被配置为将对PAD的状态检测转换为对比较器121的输出电压的检测，以根据输出电压确定PAD的状态，输出焊盘状态信号OTP_STATUS；静电保护电路122，被配置为根据充电器件模型CDM对焊盘检测模块120进行静电保护；第一与门AND1，被配置为根据状态读取信号ReadOTP控制将焊盘状态信号OTP_STATUS输出到输出锁存模块130。

进一步的，如图4所示，比较器121包括：第一至第四晶体管、第一电阻R1、第二电阻R2，其中，第一晶体管M1的控制极分别耦接第二晶体管M2的控制极、第一晶体管M1的第二极、第三晶体管M3的第二极，第一晶体管M1的第一极分别耦接第一电阻R1的一端、静电保护电路122；第二晶体管M2的第一极耦接第二电阻R2的一端，第二晶体管M2的第二极耦接第四晶体管M4的第二极；第三晶体管M3的控制极和第四晶体管M4的控制极都耦接电流偏置模块140的输出端（即耦接电流偏置模块140输出的偏置电压VBP），第三晶体管M3的第一极和第四晶体管M4的第一极都耦接电源电压VDD，第四晶体管M4的第二极输出焊盘状态信号OTP_STATUS，第一与门AND1接收焊盘状态信号OTP_STATUS和状态读取信号ReadOTP，第一与门AND1的输出端（输出MEM信号）耦接输出锁存模块130；第一电阻R1的另一端耦接PAD，第二电阻R2的另一端耦接接地端。静电保护电路122包括：第五晶体管M5、第六晶体管M6、第一电阻R1，其中，第五晶体管M5的控制极和第五晶体管M5的第一极都耦接接地端，第五晶体管M5的第二极分别耦接第六晶体管M6的第二极、第一电阻R1的一端；第六晶体管M6的控制极和第六晶体管M6的第一极都耦接电源电压VDD。图4中，M1-M2和M3-M4以及R1-R2组成了共栅极的比较器121，实际应用中，M1-M2可以为N型MOS管，M3-M4可以为P型MOS管。M4-M5和R1组成了充电器件模型（Charge Device Model，CDM）钳位（Clamp）电路，起到了静电放电（Electro-Static Discharge，ESD）的保护作用。实际应用中，M4可以为N型MOS管，M5可以为P型MOS管。图4中，比较器121和静电保护电路122是前述实施例中涉及的“直接检测PAD得到焊盘状态信号OTP_STATUS的检测电路”，第一与门AND1是前述实施例中涉及的“对焊盘状态信号OTP_STATUS输出到输出锁存模块130的逻辑门控制电路”。

图4中，假设VDD为5V，R1为10K欧姆，R2为30Ω，流过M3的第一极（源极）的电流和流过M4的第一极的电流都为10uA，若忽略非理想效应，如沟道长度调制效应等，比较器121的比较阈值近似为：

10uA*(R2-R1) = 10uA * 20K= 200mV

因此，当PAD Floating的时候，比较器121输出近似为300mV，此时可以看作低电平；当PAD 通过打线连接到GND的时候，比较器121的输出近似为5V，可以看作高电平。因此可以通过比较器121的输出确定PAD的状态。

进一步的，如图5所示，电流偏置模块140包括：第一非门INV1、第二非门INV2、第七晶体管M7、镜像电路141，其中，第一非门INV1的输入端耦接状态读取信号ReadOTP，第一非门INV1的输出端分别耦接第二非门INV2的输入端、第七晶体管M7的控制极；第二非门INV2的输出端耦接镜像电路141；第七晶体管M7的第一极耦接接地端，第七晶体管M7的第二极耦接镜像电路141；镜像电路141，被配置为将偏置电流IB通过镜像产生偏置电压VBP，镜像电路141的输出端作为电流偏置模块140的输出端，以为焊盘检测模块120提供偏置电压VBP。实际应用中，M7可以为N型MOS管。

进一步的，如图5所示，镜像电路141包括：第八至第十一晶体管，其中，第八晶体管M8的控制极耦接第二非门INV2的输出端，第八晶体管M8的第一极分别耦接第九晶体管M9的第二极、第九晶体管M9的控制极、第十晶体管M10的控制极、第七晶体管M7的第二极，第八晶体管M8的第二极耦接偏置电流IB；第九晶体管M9的第一极和第十晶体管M10的第一极都耦接接地端，第十晶体管M10的第二极分别耦接第十一晶体管M11的第二极、第十一晶体管M11的控制极；第十一晶体管M11的第一极耦接电源电压VDD，第十一晶体管M11的控制极输出偏置电压VBP。实际应用中，M8、M9、M10可以为N型MOS管，M11可以为P型MOS管。

进一步的，如图6所示，输出锁存模块130包括：第三非门INV3、第四非门INV4、第一至第四与非门、第二与门AND2，其中，第三非门INV3的输入端分别耦接焊盘检测模块120、第一与非门NAND1的第一输入端，第三非门INV3的输出端耦接第二与非门NAND2的第一输入端；第一与非门NAND1的第二输入端分别耦接状态更新信号UPDATE、第二与非门NAND2的第二输入端，第一与非门NAND1的输出端耦接第三与非门NAND3的第一输入端；第二与非门NAND2的输出端耦接第二与门AND2的第一输入端，第二与门AND2的第二输入端耦接清零信号CLEAR，第二与门AND2的输出端耦接第四与非门NAND4的第一输入端；第三与非门NAND3的第二输入端分别耦接第四与非门NAND4的输出端、第四非门INV4的输入端，第三与非门NAND3的输出端耦接第四与非门NAND4的第二输入端；第四非门INV4的输出端输出芯片版本配置信号CODE。

输出锁存模块130的工作原理为：（1）如果CLEAR=0，此时输出锁存模块130的输出CODE=0；（2）如果CLEAR=1，此时允许输出锁存模块130对应的锁存器状态改变，但是还需要看UPDATE信号的状态，当UPDATE=0时，此时锁存器处于keep状态，输出保持不变；当UPDATE=1时，此时允许锁存器的状态改变；（3） MEM是焊盘检测模块120的输出，用来存储OTP_STATUS信号，进而控制芯片的版本。当CLEAR=1，并且UPDATE=1时，此时MEM信号会传递到输出，即如果MEM=0，则CODE=0；MEM=1，则CODE=1；也就是在UPDATE为高电平期间，将MEM状态传递到输出CODE；当UPDATE为低电平，锁存CODE的状态，此时即使MEM信号状态又发生改变，CODE 状态也不会改变。

结合图2-6对本公开实施例的焊盘检测电路100的原理进行说明：当EN 信号变高之后，ReadOTP 信号也变高，焊盘检测电路100开始检测，此时立即启动了电流偏置模块140和焊盘检测模块120，焊盘检测模块120检测PAD的状态，电流偏置模块140为焊盘检测模块120提供偏置电压VBP；延迟第一时长后，CLEAR信号变高，允许输出锁存模块130实现锁存功能；再延迟第二时长后，UPDATE信号变高，此时允许焊盘检测模块120的输出信号MEM（MEM中存储OTP_STATUS信号）输送到输出锁存模块130进行锁存，输出CODE信号，用于控制芯片不同版本的配置，以根据CODE信号的检测实现对不同芯片的区分；再延迟第三时长后，UPDATE信号变低，输出锁存模块130会一直处于keep 状态，即输出状态不会发生改变；再延迟第四时长后，ReadOTP变低，焊盘检测电路100检测完成，OTPOK变高，以告知芯片系统完成检测。检测完成后将焊盘检测模块120和电流偏置模块140关闭，实现零静态功耗。

示例性的，PAD状态包括两种悬空和接地两种情况，通过输出的CODE可以控制配置两种不同版本的芯片。进一步的，如果需要控制配置更多种不同的版本芯片，也就是需要多个CODE信号进行配置，只需要复制焊盘检测模块120和输出锁存模块130即可，而时序控制模块110和电流偏置模块140是可以共用的，即所有的焊盘检测模块120和所有的输出锁存模块130公用时序控制模块110中输出的时序信号和电流偏置模块140输出的偏置电压VBP。具体的，按照如下表达式根据芯片的版本的数量确定焊盘检测模块120的数量、输出锁存模块130的数量：

Q1/2=Q2=Q3，

其中，Q1为芯片的版本的数量，Q2为焊盘检测模块120的数量，Q3为输出锁存模块130的数量。

综上，本公开实施例的焊盘检测电路能够采用PAD的打线的方式，来实现芯片不同版本的配置，并且实现零静态功耗，特别适用于低成本，低功耗，多功能版本的芯片设计中。

附图中的流程图和框图显示了根据本公开的多个实施例的装置和方法的可能实现的体系架构、功能和操作。在这点上，流程图或框图中的每个方框可以代表一个模块、程序段或指令的一部分，模块、程序段或指令的一部分包含一个或多个用于实现规定的逻辑功能的可执行指令。在有些作为替换的实现中，方框中所标注的功能也可以以不同于附图中所标注的顺序发生。例如，两个连续的方框实际上可以基本并行地执行，它们有时也可以按相反的顺序执行，这依所涉及的功能而定。也要注意的是，框图和/或流程图中的每个方框、以及框图和/或流程图中的方框的组合，可以用执行规定的功能或动作的专用的基于硬件的系统来实现，或者可以用专用硬件与计算机指令的组合来实现。

除非上下文中另外明确地指出，否则在本文和所附权利要求中所使用的词语的单数形式包括复数，反之亦然。因而，当提及单数时，通常包括相应术语的复数。相似地，措辞“包含”和“包括”将解释为包含在内而不是独占性地。同样地，术语“包括”和“或”应当解释为包括在内的，除非本文中明确禁止这样的解释。在本文中使用术语“示例”之处，特别是当其位于一组术语之后时，“示例”仅仅是示例性的和阐述性的，且不应当被认为是独占性的或广泛性的。

适应性的进一步的方面和范围从本文中提供的描述变得明显。应当理解，本公开的各个方面可以单独或者与一个或多个其它方面组合实施。还应当理解，本文中的描述和特定实施例旨在仅说明的目的并不旨在限制本公开的范围。

以上对本公开的若干实施例进行了详细描述，但显然，本领域技术人员可以在不脱离本公开的精神和范围的情况下对本公开的实施例进行各种修改和变型。本公开的保护范围由所附的权利要求限定。

Claims (9)

1.一种焊盘检测电路，所述焊盘检测电路用于区分不同版本的芯片，其特征在于，所述焊盘检测电路包括：时序控制模块、电流偏置模块、焊盘检测模块、输出锁存模块，

其中，所述时序控制模块，被配置为产生清零信号、状态更新信号、状态读取信号、读取完成信号，并对所述清零信号、所述状态更新信号、所述状态读取信号、所述读取完成信号的时序进行控制；所述对所述清零信号、所述状态更新信号、所述状态读取信号、所述读取完成信号的时序进行控制包括：所述时序控制模块的使能信号变高后，控制所述状态读取信号变高，所述焊盘检测电路检测开始；从所述状态读取信号变高开始，延迟第一时长后控制所述清零信号变高，所述输出锁存模块开启锁存功能；从所述清零信号变高开始，延迟第二时长后控制所述状态更新信号变高，所述输出锁存模块对焊盘状态信号进行锁存；从所述状态更新信号变高开始，延迟第三时长后控制所述状态更新信号变低，所述输出锁存模块对输出状态进行保持；从所述状态更新信号变低开始，延迟第四时长后控制所述状态读取信号变低，同时控制所述读取完成信号变高，所述焊盘检测电路检测完成；

所述焊盘检测模块，被配置为在上电后检测焊盘的状态，并根据所述状态读取信号控制将焊盘状态信号输出到所述输出锁存模块；

所述输出锁存模块，被配置为根据所述清零信号、所述状态更新信号控制将接收到的所述焊盘状态信号进行锁存，输出芯片版本配置信号，以便根据所述芯片版本配置信号实现芯片版本的区分；

所述电流偏置模块，被配置为根据所述状态读取信号为所述焊盘检测模块提供偏置电流；

所述焊盘检测模块和所述电流偏置模块根据所述读取完成信号在焊盘检测电路检测完成后关闭。

2.根据权利要求1所述的焊盘检测电路，其特征在于，所述焊盘检测模块包括：比较器、静电保护电路、第一与门，

其中，所述比较器，被配置为将对焊盘的状态检测转换为对比较器的输出电压的检测，以根据所述输出电压确定所述焊盘的状态，输出所述焊盘状态信号；

所述静电保护电路，被配置为根据充电器件模型对所述焊盘检测模块进行静电保护；

所述第一与门，被配置为根据所述状态读取信号控制将所述焊盘状态信号输出到所述输出锁存模块。

3.根据权利要求2所述的焊盘检测电路，其特征在于，所述比较器包括：第一至第四晶体管、第一电阻、第二电阻，

其中，第一晶体管的控制极分别耦接第二晶体管的控制极、所述第一晶体管的第二极、第三晶体管的第二极，所述第一晶体管的第一极分别耦接所述第一电阻的一端、所述静电保护电路；

所述第二晶体管的第一极耦接所述第二电阻的一端，所述第二晶体管的第二极耦接第四晶体管的第二极；

所述第三晶体管的控制极和所述第四晶体管的控制极都耦接所述电流偏置模块的输出端，所述第三晶体管的第一极和所述第四晶体管的第一极都耦接电源电压，所述第四晶体管的第二极输出所述焊盘状态信号，所述第一与门接收所述焊盘状态信号和所述状态读取信号，所述第一与门的输出端耦接所述输出锁存模块；

所述第一电阻的另一端耦接焊盘，所述第二电阻的另一端耦接接地端。

4.根据权利要求3所述的焊盘检测电路，其特征在于，所述静电保护电路包括：第五晶体管、第六晶体管、所述第一电阻，

其中，所述第五晶体管的控制极和所述第五晶体管的第一极都耦接所述接地端，所述第五晶体管的第二极分别耦接所述第六晶体管的第二极、所述第一电阻的一端；

所述第六晶体管的控制极和所述第六晶体管的第一极都耦接所述电源电压。

5.根据权利要求1所述的焊盘检测电路，其特征在于，所述电流偏置模块包括：第一非门、第二非门、第七晶体管、镜像电路，

其中，所述第一非门的输入端耦接所述状态读取信号，所述第一非门的输出端分别耦接所述第二非门的输入端、所述第七晶体管的控制极；

所述第二非门的输出端耦接所述镜像电路；

所述第七晶体管的第一极耦接接地端，所述第七晶体管的第二极耦接所述镜像电路；

所述镜像电路，被配置为将偏置电流通过镜像产生偏置电压，所述镜像电路的输出端作为所述电流偏置模块的输出端。

6.根据权利要求5所述的焊盘检测电路，其特征在于，所述镜像电路包括：第八至第十一晶体管，

其中，第八晶体管的控制极耦接所述第二非门的输出端，所述第八晶体管的第一极分别耦接第九晶体管的第二极、所述第九晶体管的控制极、第十晶体管的控制极、所述第七晶体管的第二极，所述第八晶体管的第二极耦接所述偏置电流；

所述第九晶体管的第一极和所述第十晶体管的第一极都耦接所述接地端，所述第十晶体管的第二极分别耦接第十一晶体管的第二极、所述第十一晶体管的控制极；

所述第十一晶体管的第一极耦接电源电压，所述第十一晶体管的控制极输出所述偏置电压。

7.根据权利要求1所述的焊盘检测电路，其特征在于，所述输出锁存模块包括：第三非门、第四非门、第一至第四与非门、第二与门，

其中，所述第三非门的输入端分别耦接所述焊盘检测模块、第一与非门的第一输入端，所述第三非门的输出端耦接第二与非门的第一输入端；

所述第一与非门的第二输入端分别耦接所述状态更新信号、所述第二与非门的第二输入端，所述第一与非门的输出端耦接第三与非门的第一输入端；

所述第二与非门的输出端耦接所述第二与门的第一输入端，所述第二与门的第二输入端耦接所述清零信号，所述第二与门的输出端耦接第四与非门的第一输入端；

所述第三与非门的第二输入端分别耦接所述第四与非门的输出端、所述第四非门的输入端，所述第三与非门的输出端耦接所述第四与非门的第二输入端；

所述第四非门的输出端输出所述芯片版本配置信号。

8.根据权利要求1所述的焊盘检测电路，其特征在于，按照如下表达式根据所述芯片的版本的数量确定所述焊盘检测模块的数量、所述输出锁存模块的数量：

Q1/2=Q2=Q3，

其中，Q1为芯片的版本的数量，Q2为焊盘检测模块的数量，Q3为输出锁存模块的数量。

9.根据权利要求8所述的焊盘检测电路，其特征在于，所有的焊盘检测模块和所有的输出锁存模块公用所述时序控制模块和所述电流偏置模块。