CN114337677B - 一种单端口曼彻斯特解码系统及方法 - Google Patents

Abstract

本发明公开一种单端口曼彻斯特解码系统及方法，属于半导体集成电路领域。首先输入的曼彻斯特信号进入信号处理单元中，将结果通过迟滞比较器得到数据信号，再将数据信号与输入曼彻斯特信号送入逻辑控制单元，得到解码时钟信号与时间常数控制信号。信号处理单元、迟滞比较器、逻辑控制单元以及时间常数控制单元形成闭环，能够准确快速的进行解码。该解码系统逻辑清晰，结构简单易于实现，且在非复用时能实现超低静态功耗。通过该解码方法能够有利于实现单引脚熔丝编程修调设计。

Description

一种单端口曼彻斯特解码系统及方法

技术领域

本发明涉及半导体集成电路技术领域，特别涉及一种单端口曼彻斯特解码系统及方法。

背景技术

曼彻斯特码是一种典型使用自同步法保持位同步的线路码型。在曼彻斯特编码中，每一位的中间有一跳变，位中间的跳变既作时钟信号，又作数据信号；从高到低跳变表示“1”，从低到高跳变表示“0”。由于曼彻斯特码既包含时钟信号又包含数据信号。因此可以很好地与模拟集成电路的修调相结合中。

为了避免芯片在封装过程中对电路参数的影响，一般采用先封装后修调方法；同时为了优化修调与检测方式，一般要求在线修调。通过结合曼彻斯特码的优点，可以减少对外部引脚资源的占用，仅通过单引脚，即可实现熔丝修调编程设计。因此需要内部解码电路对单端口输入的曼彻斯特信号进行解码。

发明内容

本发明的目的在于提供一种单端口曼彻斯特解码系统及方法，以解决背景技术中的问题。

为解决上述技术问题，本发明提供了一种单端口曼彻斯特解码系统，包括四个部分：信号处理单元、迟滞比较器、逻辑控制单元、时间常数控制单元；

所述信号处理单元对输入的曼彻斯特信号进行预处理并送入所述迟滞比较器中，其输出的初始状态由初始化单元决定；

所述迟滞比较器，所述信号处理单元输出的信号为其输入信号，当输入电压逐渐增大并大于上升阈值VTH1时，输出状态从低跳变为高；当输入电压逐渐减小并小于下降阈值VTH2时，输出状态从高跳变为低，所述迟滞比较器的输出信号即为解码后的数据信号；

所述逻辑控制单元将曼彻斯特信号与迟滞比较器输出的数据信号进行逻辑组合，所述逻辑控制单元的输出信号包含两部分：解码时钟信号和逻辑控制信号；

所述时间常数控制单元根据所述逻辑控制信号动态调节时间常数，使得信号处理单元中充放电的时间常数随着不同输入信号与当前解码状态而改变；

初始化单元根据初始输入信号决定初始时间常数以及初始解码状态；

当初始输入信号为固定电平时，输出解码时钟信号也为固定电平，因此在非复用情况下，整个解码系统能实现超低静态功耗。

可选的，所述解码时钟信号为解码的时钟信号，所述逻辑控制信号为时间常数控制单元的控制信号。

本发明还提供了一种单端口曼彻斯特解码方法，包括初始化过程和曼彻斯特信号解码过程；

步骤S11：初始化单元检测输入端的初始输入信号，初始输入信号为低则初始时间常数为τ1，反之为τ3；

步骤S12：在初始时间常数为τ1时，若输入的曼彻斯特信号的首位信号为“0”信号，则初始解码状态为低，初始化完成，反之则初始化错误；在初始时间常数为τ3时，若输入的曼彻斯特信号的首位信号为“1”信号，则初始解码状态为高，初始化完成，反之则初始化错误；

所述曼彻斯特信号解码过程包含如下步骤：

S21：将曼彻斯特信号送入信号处理单元得到信号Vo，

S22：将信号Vo送入迟滞比较器中，由迟滞比较器可得数据信号，逻辑控制单元再根据当前输入的曼彻斯特信号与数据信号实时调节时间常数τ1、τ2、τ3、τ4以改变信号处理单元中充放电的能力，根据解码的数据信号得到解码时钟信号：当解码数据为低时，则解码时钟信号与输入的曼彻斯特信号同向，当解码数据为高时，则解码时钟信号与输入的曼彻斯特信号反向。

在本发明提供的单端口曼彻斯特解码系统及方法中，主要目的是将曼彻斯特信号转变为普通数据信号与时钟信号。首先输入的曼彻斯特信号进入信号处理单元中，将结果通过迟滞比较器得到数据信号，再将数据信号与输入曼彻斯特信号送入逻辑控制单元，得到解码时钟信号与时间常数控制信号。信号处理单元、迟滞比较器、逻辑控制单元以及时间常数控制单元形成闭环，能够准确快速的进行解码。该解码系统逻辑清晰，结构简单易于实现，且在非复用时能实现超低静态功耗。通过该解码方法能够有利于实现单引脚熔丝编程修调设计。

附图说明

图1是本发明提供的曼彻斯特解码系统的结构图；

图2是本发明提供的曼彻斯特解码初始化的流程图；

图3是本发明提供的曼彻斯特解码方法的流程图；

图4是本发明提供的具体的曼彻斯特解码波形图。

具体实施方式

以下结合附图和具体实施例对本发明提出的一种单端口曼彻斯特解码系统及方法作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。

本发明提供了一种单端口曼彻斯特解码系统，主要包含四个部分：信号处理单元、迟滞比较器、逻辑控制单元、时间常数控制单元，结构如图1。所述单端口曼彻斯特解码系统的主要目的是将曼彻斯特信号转变为普通二进制数据信号与时钟信号，在时钟上升沿判决数据信号。

所述信号处理单元，其主要表现为充放电的功能，输入的曼彻斯特信号经过所述信号处理单元预处理后送入所述迟滞比较器中，其输出的初始状态由初始化单元决定。所述迟滞比较器，当输入电压逐渐增大并大于上升阈值VTH1时，输出状态从低跳变为高；当输入电压逐渐减小并小于下降阈值VTH2时，输出状态从高跳变为低，所述信号处理单元将预处理后的曼彻斯特信号送入所述迟滞比较器后即可得到解码后的数据信号。所述逻辑控制单元将输入的曼彻斯特信号与迟滞比较器输出的数据信号进行逻辑组合，所述逻辑控制单元输出的信号包含两部分：解码时钟信号与逻辑控制信号，前者为解码的时钟信号，后者为时间常数控制单元的控制信号。所述时间常数控制单元可根据所述逻辑控制信号动态调节时间常数，使得信号处理单元中充放电的时间常数随着不同输入信号与当前解码状态而改变。初始化单元根据初始输入信号决定初始时间常数以及初始解码状态。如当初始输入信号为固定电平时，输出解码时钟信号也为固定电平，因此在非复用情况下，整个解码系统能实现超低静态功耗。

图2为解码系统的初始化过程：包含如下步骤：

步骤S1：初始化单元检测输入端的初始输入信号(未输入有效信号时输入端的状态)，初始输入信号为低则初始时间常数为τ1，反之为τ3；

步骤S2：在初始时间常数为τ1的条件下，若输入的曼彻斯特信号的首位信号为“0”信号，则初始解码状态为低，初始化完成，反之则初始化错误；在初始时间常数为τ3的条件下，若输入的曼彻斯特信号的首位信号为“1”信号，则初始解码状态为高，初始化完成，反之则初始化错误。

如图3所示曼彻斯特信号解码具体方式：包含如下步骤：

S1：将曼彻斯特信号送入信号处理单元得到信号Vo，

S2：将信号Vo送入迟滞比较器中，由迟滞比较器可得用于解码的数据信号，再根据当前输入的曼彻斯特信号与数据信号实时调节时间常数τ1、τ2、τ3、τ4以改变信号处理单元中充放电的能力，根据解码的数据信号得到解码时钟信号：当数据信号为低时，则解码时钟信号与输入的曼彻斯特信号同向，当数据信号为高时，则解码时钟信号与输入的曼彻斯特信号反向。

详细的推导分析：输入的曼彻斯特信号的同步时间信号为Ts，在初始时间常数为τ1、初始解码状态为低的条件下，进行具体解码步骤分析：由于输入的曼彻斯特信号的首位信号为“0”信号，即前半个周期为低电平，后半个周期为高。在低电平半个周期内，信号处理单元内部处于放电状态，时间常数仍保持为τ1，因此信号处理单元的输出信号Vo也为低，经过迟滞比较器得到的用于解码的数据信号保持为低，后半个周期为高，则对信号Vo充电，且时间常数变为τ2，充电Ts/2时间后Vo如式1，

式中V_SS为系统电源电压，且式(1)中的Vo<Vth1，因此迟滞比较器输出的数据信号仍为低，即曼彻斯特信号为“0”信号的整个周期内数据信号为低。

当下一个曼彻斯特信号仍为“0”信号，Vo初始电压如(1)所示，信号处理单元内部对Vo放电，时间常数又变为τ1，前半个周期时间放电结果为：

当τ1不高于Ts的0.1倍，因此式(2)中Vo的值近似零。由于该阶段处于放电阶段，必然使得式(2)中Vo<Vth1，迟滞比较器的输出的数据信号仍为低，在后半个周期内，输入的曼彻斯特信号为高，电路又开始充电，重复式(1)，该过程数据信号仍为低。

下一个曼彻斯特信号为“1”信号，即前半个周期为高电平，后半个周期为低。为高的半个周期内继续对式(1)中的Vo充电，使得Vo的电压继续增大直到Vo＝Vth1，此时迟滞比较器输出的数据信号变为高电平，时间常数立刻从τ2变为τ3，式(3)中△1为在该信号周期内时间常数为τ2的充电时间，△1值越小则恢复的数据以及时钟周期越标准。

以时间常数为τ3继续充电Ts/2-△1时间后，Vo如式(4)所示：

τ3不高于0.1*(Ts-△1)时，式(4)中的第一项应近似为0，Vo近似为V_SS。后半个周期为低时电路开始放电，时间常数为τ4，经过Ts/2此时Vo为：

式(5)中的输出Vo>Vth2，因此迟滞比较器输出的数据信号仍为高电平，在△1～Ts时间内内数据信号为高。

下一个曼彻斯特信号为“1”。为高的半个周期内继续对式(5)中的Vo充电，时间常数为τ3，经过Ts/2此时Vo为：

τ3不高于Ts的0.1倍，式(6)第一项应近似为0，Vo近似为Vss。后半个低周期内对式(6)中的Vo放电，且结果与式(5)相同，该过程数据信号仍为高。

下一个曼彻斯特信号为“0”，为低的前半个周期内继续对式(5)中的Vo放电，使得Vo的电压继续下降到Vo<Vth2，此时迟滞比较器输出的数据信号变为低电平，时间常数立刻从τ4变为τ1，式(7)中△2为时间常数为τ4在该周期的放电时间，△2值越小则恢复的数据以及时钟周期越标准。

以时间常数为τ1继续放电Ts/2-△2时间后，Vo如式(8)所示：

当τ1不高于0.1×(Ts-△2)，式(8)中的Vo近似为0。后半个周期为高时，电路开始充电，时间常数为τ2，Vo为如式(1)，在△2～Ts过程中数据信号为低电平。在曼彻斯特信号解码过程重复着上述过程。

当数据信号为低，解码时钟信号与输入的曼彻斯特信号同向；当数据信号为高，解码时钟信号与输入的曼彻斯特信号反向。解码时钟信号的上升沿时钟沿位有效解码数据信号。

前后两个曼彻斯特信号相同时，后一个周期内解时钟几乎无误差，前后两个曼彻斯特信号不同时；前一个解码时钟信号周期会延迟△1或△2，后一个解码时钟信号周期相应缩短。虽然解码的时钟与解码的数据的单个周期并不是完全相等，但是解码时钟信号在上升沿对应有效的数据信号。

初始化时间常数为τ3，初始解码状态为高的条件下，解码分析与上述分析相似，故不重复分析。

实施例一

具体的，以下列电路参数为例进行说明：

当Vss＝5，Vth1＝0.55Vss＝2.75，Vth2＝0.45Vss＝2.25，τ1＝0.065Ts，τ2＝0.65Ts，τ3＝0.065Ts，τ4＝0.65Ts，初始信号输入为低电平，因此初始时间常数为τ1，输入的曼彻斯特信号为00110。图4为解码的波形图。

根据上式(1)～(8)具体的理论计算进行验证：根据式(1)可得，后半个周期为高，充电Ts/2时间后Vo：

从式(9)曼彻斯特信号为低时，整个周期内迟滞比较器输出的保持为低，即解码的数据保持为低。

下一个曼彻斯特信号仍为“0”信号，前半个周期时间放电且时间常数为τ1，根据式(2)可知Vo结果为：

后半个周期时间充电，其计算结果为式(9)相同。同理整个周期内解码的数据信号保持为低。

接下来信号为“1”，前半个周期继续以时间常数τ2在式(9)的基础上充电，直到达到阈值Vth1，此时迟滞比较器输出的数据信号变为高电平，根据式(3)可知，该周期内充电的时间为：

接着以时间常数τ3继续充电，通过式(4)可知Vo：

从式(12)可知，前半个周期充电结果接近Vss，满足上述分析过程。后半个周期进行放电，时间常数为τ4，通过式(5)可知Vo的计算值为：

从式(11)～(13)可知该周期的0.0381Ts～Ts时间内解码的数据信号为高。

下一个信号仍为“1”，前半个周期继续以时间常数τ3在式(13)基础上继续充电，由式(6)可知：

后半个周期的放电过程如(13)所示，该周期时间内解码的数据信号为高。

最后一个信号为“0”，前半个周期现以τ4放电，根据式(7)，放电到Vth2时，求得时间△2可知：

然后在以时间常数τ1进行放电，根据式(8)可知

式(16)的电压可近似为低电平，后半个周期与式(9)结果相同。在0.03806Ts～Ts过程中解码的数据信号为低电平，式(9)～式(16)与式(1)～式(8)分析的完全符合。

上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (1)

1.一种单端口曼彻斯特解码方法，其特征在于，包括初始化过程和曼彻斯特信号解码过程；

所述初始化过程包含如下步骤：

步骤S11：初始化单元检测输入端的初始输入信号，初始输入信号为低则初始时间常数为τ1，反之为τ3；

步骤S12：在初始时间常数为τ1时，若输入的曼彻斯特信号的首位信号为“0”信号，则初始解码状态为低，初始化完成，反之则初始化错误；在初始时间常数为τ3时，若输入的曼彻斯特信号的首位信号为“1”信号，则初始解码状态为高，初始化完成，反之则初始化错误；

所述曼彻斯特信号解码过程包含如下步骤：

S21：将曼彻斯特信号送入信号处理单元得到信号Vo，

S22：将信号Vo送入迟滞比较器中，由迟滞比较器可得数据信号，逻辑控制单元再根据当前输入的曼彻斯特信号与数据信号实时调节时间常数τ1、τ2、τ3、τ4以改变信号处理单元中充放电的能力，根据解码的数据信号得到解码时钟信号：当解码数据为低时，则解码时钟信号与输入的曼彻斯特信号同向，当解码数据为高时，则解码时钟信号与输入的曼彻斯特信号反向。