CN106843437B - 一种可用于电压检测的零静态功耗上电复位电路 - Google Patents

Abstract

本发明公开了一种可用于电压检测的零静态功耗上电复位电路，包括：电压检测模块、锁存模块、解锁模块、第一开关、第二开关、第三开关、第四开关以及与非门；电压检测模块通过第一开关与电源相连接；电压检测模块与锁存模块通过第二开关相连接；锁存模块与解锁模块通过第三开关及第四开关相连接；电压检测模块包括第一电阻，第一电阻为可调电阻；第一电阻的可调端连接锁存模块的输出端；与非门的输入端分别连接锁存模块的输出端以及系统芯片的信号输出端；与非门的输出端连接第一开关的信号控制端。采用本发明的电路可以提高检测精度及电路可靠性，在系统正常工作时，系统可单独发出关闭控制信号，关闭电压检测模块，使电路不消耗任何静态功耗。

Description

一种可用于电压检测的零静态功耗上电复位电路

技术领域

本发明涉及复位电路领域，特别是涉及一种可用于电压检测的零静态功耗上电复位电路领域。

背景技术

上电复位电路是集成电路中最基本也是最重要的电路之一，也是几乎所有芯片工作时第一个开始工作的部分。现在芯片中最常使用的上电复位电路是二极管电容充电结构。这类电路存在以下几个缺点：1、电路对系统上电时间有要求，如果系统上电过慢，电容会被泄露电流，导致电容的充电始终跟随电源电压变化，不会产生复位信号；2、上电复位电路对需要检测的电压节点检测不准确，当复位电路受到工艺、温度等环境情况影响时，检测点偏差较大；3、系统掉电时，电容上储存的电荷需要长时间放电，如短时间内系统再次上电，复位电路不会正常工作。

发明内容

本发明的目的是提供一种可用于电压检测的零静态功耗上电复位电路，以解决现有电路中存在的可靠性差、检测精度低、功耗大等一系列问题。

为实现上述目的，本发明提供了如下方案：

一种可用于电压检测的零静态功耗上电复位电路，包括：

电压检测模块、锁存模块、解锁模块、第一开关、第二开关、第三开关、第四开关以及与非门；

所述电压检测模块通过所述第一开关与电源相连接；所述电压检测模块与所述锁存模块通过所述第二开关相连接；所述锁存模块与所述解锁模块通过所述第三开关及所述第四开关相连接；

所述电压检测模块包括第一电阻，所述第一电阻为可调电阻；所述第一电阻的可调端连接所述锁存模块的输出端；

所述与非门的输入端分别连接所述锁存模块的输出端以及系统芯片的信号输出端；所述与非门的输出端连接所述第一开关的信号控制端。

可选的，所述电压检测模块具体包括第二电阻、基准电压源、电压比较器；所述第一电阻与所述第二电阻串联，所述电压比较器同相端连接所述第一电阻与第二电阻串联的中间端；所述电压比较器反相端连接所述基准电压源的输出端；所述电压比较器的输出端连接所述第二开关。

可选的，所述锁存模块具体包括第一反相器、第二反相器、第三反相器、第一缓冲器、第二缓冲器、延时单元、第一电容、第二电容；其中所述第一反相器与所述第二反相器构成第一级锁存，所述第一级锁存与所述第三反相器、所述第一缓冲器构成第二级锁存；所述第一电容的一端连接电源，另一端连接所述第一级锁存输入端；所述第二缓冲器一端连接所述第一电容，另一端连接所述第二开关的信号控制端；所述第二电容的一端连接所述第二级锁存的输入端，另一端接地；所述延时单元的输入端连接所述第二级锁存的输出端，所述延时单元的输出端连接系统芯片的信号输入端。

可选的，所述解锁模块具体包括二极管、第三电容、第四反相器；所述二极管正极连接电源，所述二极管负极连接所述第三电容；所述第三电容一端接地，另一端与所述第四反相器连接，为所述第四反相器供电；所述第四反相器的输入端连接电源，所述第四反相器的输出端连接所述第三开关、第四开关的信号控制端。

可选的，所述第一级锁存包括第一反相器和第二反相器，所述第一反相器的输出端连接所述第二反相器的输入端，所述第二反相器的输出端连接所述第一反相器的输入端。

可选的，所述第二级锁存包括第一级锁存、第三反相器、第一缓冲器，所述第一级锁存的输入端连接所述第三反相器的输出端，所述第一级锁存的输出端连接所述第一缓冲器的输入端，所述第一缓冲器的输出端连接所述第三反相器的输入端。

根据本发明提供的具体实施例，本发明公开了以下技术效果：

本发明提供的上电复位电路由锁存模块输出信号或系统控制开启，电压检测模块包括可调电阻，通过锁存模块输出的信号调节可调电阻的阻值，从而改变需要检测的电压值节点，提高检测精度；解锁模块在系统掉电过程中可以重置锁存模块至复位有效状态，提高了电路可靠性。在系统正常工作时，检测电压模块检测工作完成，系统可单独发出关闭控制信号，关闭电压检测模块，从而使电路不消耗任何静态功耗。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1为本发明提供的可用于电压检测的零静态功耗上电复位电路的电路连接图；

其中，1-电压检测模块，2-锁存模块，3-解锁模块，4-第一开关，5-第二开关，6-第三开关，7-第四开关，8-与非门，11-第一电阻，12第二电阻，13-基准电压源，14-电压比较器，21-第一反相器，22-第二反相器，23-第三反相器，24-第一缓冲器，25-第二缓冲器，26-第一电容，27-第二电容，28-延时单元，31-二极管，32-第三电容，33-第四反相器。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

本发明的目的是提供一种可用于电压检测的零静态功耗上电复位电路，以解决现有电路中存在的可靠性差、检测精度低、功耗大等一系列问题。

本发明提供的上电复位电路包括：电压检测模块、锁存模块、解锁模块、第一开关、第二开关、第三开关、第四开关以及与非门。

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。

图1为本发明提供的可用于电压检测的零静态功耗上电复位电路的电路连接图。

如图1所示，电压检测模块1通过第一开关4与电源相连接，电压检测模块1与锁存模块2通过第二开关5相连接；锁存模块2与解锁模块3通过第三开关6及第四开关7相连接；与非门8的输入端分别连接锁存模块2的输出端以及系统芯片的信号输出端；与非门8的输出端连接第一开关4的信号控制端。电压检测模块1可由锁存模块2或系统芯片分别控制开启，并配置检测值，当由锁存模块2开启时，电压检测模块1的检测结果作为复位信号发送给系统芯片。当由系统芯片开启时，可以单独读取电压检测模块1的检测值。锁存模块2在系统芯片复位过程中可以强制开启电压检测模块1，复位结束后锁定复位无效状态。解锁模块3用于在系统掉电过程中重置锁存模块2至复位有效状态。

电压检测模块1包括第一电阻11、第二电阻12、基准电压源13、电压比较器14；第一电阻11为可调电阻；第一电阻11的可调端连接锁存模块2的输出端；第一电阻11与第二电阻12串联，电压比较器14同相端连接第一电阻11与第二电阻12串联的中间端；电压比较器14反相端连接基准电压源13的输出端；电压比较器14的输出端连接第二开关5。

锁存模块2具体包括第一反相器21、第二反相器22、第三反相器23、第一缓冲器24、第二缓冲器25、第一电容26、第二电容27、延时单元28；其中第一反相器21与第二反相器22构成第一级锁存，第一反相器21的输出端连接第二反相器22的输入端，第二反相器22的输出端连接第一反相器21的输入端。第一级锁存与第三反相器23、第一缓冲器24构成第二级锁存；第一级锁存的输入端连接第三反相器23的输出端，第一级锁存的输出端连接第一缓冲器34的输入端，第一缓冲器24的输出端连接第三反相器23的输入端。第二缓冲器25一端连接第一电容26，另一端连接第二开关5的信号控制端；第一电容26的一端连接电源，另一端连接第一级锁存输入端；第二电容27的一端连接第二级锁存的输入端，另一端接地；延时单元28的输入端连接第二级锁存的输出端，输出端连接系统芯片的信号输入端。

解锁模块3具体包括二极管31、第三电容32、第四反相器33；二极管31正极连接电源，负极连接第三电容32；第三电容32一端接地，另一端与第四反相器33连接，为第四反相器33供电；第四反相器33的输入端连接电源，输出端连接第三开关6、第四开关7的信号控制端。

所述的电压检测电路工作过程如下:

1)初次上电时电压检测模块1中电压比较器14的输出端连接锁存模块2，锁存模块2中第一电容26为第一级锁存赋初始值1，第二电容27为第二锁存级赋初始值0，两级锁存保持该值，第二开关5闭合。锁存模块2通过延时单28元发出控制信号值0，该信号通过与非门8控制第一开关4闭合，电压检测模块1工作，且调节第一电阻11的阻值，以确定上电复位电压值。在上电过程初期，电源电压值较低，第一电阻11、第二电阻12按电阻值比例K确定的分压值V0低于基准电压源13产生的基准电压VREF，电压比较器14输出逻辑0，与第二电容27的初始值保持一致。由电压检测模块1发出的逻辑0，被锁存模块2锁定，经脉宽选择滤波器去除噪声后，发送给系统芯片，系统芯片复位。

2)上电过程继续，电源电压升高，当电源电压高于VREF*(1+1/K)时，第一电阻11、第二电阻12确定的分压值高于基准电压源13提供的基准电压VREF，电压比较器14输出逻辑1，并通过闭合的第二开关5对第二电容27充电，将第二级锁存的输入值置1，第三反相器23输出0，使第一级锁存的输入值置0，该0值通过第二缓冲器25控制第二开关5断开，电压检测模块1不再连接锁存模块2，锁存模块2锁定该状态，并通过延时单元28输出逻辑1，该逻辑值使锁存模块2不再控制电压检测模块1。逻辑1通过脉宽选择滤波器输出到系统芯片，系统芯片复位结束，开始正常工作。在该过程中解锁模块3中的第三电容32完成充电，电压接近电源电压，第四反相器33输出0，第三开关6、第四开关7断开，不影响锁存模块2的状态。

3)在系统芯片正常工作时，系统芯片可向电压检测模块1发出控制信号逻辑0，单独开启电压检测模块1，调节第一电阻11的阻值，改变需要检测的电压节点，并读取电压比较器14的输出值。检测完成后，发出关闭控制信号逻辑1，关闭电压检测模块1，此时，电压检测模块1不消耗任何静态功耗。

4)系统芯片工作结束，系统掉电，电源电压下降。解锁模块3中的第三电容32被二极管31隔断保持电压不随电源电压下降，当电源电压下降至第四反相器33阈值电压时，第四反相器33翻转输出1，控制第三开关6、第四开关7闭合。锁存模块2中第一电容26、第二电容27放电，第一、二级锁存被重置到上电时的状态，并锁定该逻辑值。电压检测模块1开启，在掉电过程中保持对电源电压的检测，如果电源电压又转而升高(在快速插拔电的场合等)，则重新使系统芯片完成复位并正常工作。

系统芯片重新上电后，重复上述步骤1)。

本发明提供的上电复位电路由锁存模块输出信号或系统控制开启，电压检测模块包括可调电阻，通过锁存模块输出的信号调节可调电阻的阻值，从而改变需要检测的电压值节点，提高了检测精度；解锁模块在系统掉电过程中可以重置锁存模块至复位有效状态，提高了电路可靠性。在系统正常工作时，检测电压模块检测工作完成，系统可单独发出关闭控制信号，关闭电压检测模块，从而使电路不消耗任何静态功耗。

本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处。综上所述，本说明书内容不应理解为对本发明的限制。

Claims (6)

1.一种可用于电压检测的零静态功耗上电复位电路，其特征在于，包括：

电压检测模块、锁存模块、解锁模块、第一开关、第二开关、第三开关、第四开关以及与非门；

所述电压检测模块通过所述第一开关与电源相连接；所述电压检测模块与所述锁存模块通过所述第二开关相连接；所述锁存模块与所述解锁模块通过所述第三开关及所述第四开关相连接；

所述电压检测模块包括第一电阻，所述第一电阻为可调电阻；所述第一电阻的可调端连接所述锁存模块的输出端；

所述与非门的输入端分别连接所述锁存模块的输出端以及系统芯片的信号输出端；所述与非门的输出端连接所述第一开关的信号控制端。

2.根据权利要求1所述的上电复位电路，其特征在于，所述电压检测模块具体包括第二电阻、基准电压源、电压比较器；所述第一电阻与所述第二电阻串联，所述电压比较器同相端连接所述第一电阻与第二电阻串联的中间端；所述电压比较器反相端连接所述基准电压源的输出端；所述电压比较器的输出端连接所述第二开关。

3.根据权利要求1所述的上电复位电路，其特征在于，所述锁存模块具体包括第一反相器、第二反相器、第三反相器、第一缓冲器、第二缓冲器、延时单元、第一电容、第二电容；其中所述第一反相器与所述第二反相器构成第一级锁存，所述第一级锁存与所述第三反相器、所述第一缓冲器构成第二级锁存；所述第一电容的一端连接电源，另一端连接所述第一级锁存输入端；所述第二缓冲器一端连接所述第一电容，另一端连接所述第二开关的信号控制端；所述第二电容的一端连接所述第二级锁存的输入端，另一端接地；所述延时单元的输入端连接所述第二级锁存的输出端，所述延时单元的输出端连接系统芯片的信号输入端。

4.根据权利要求1所述的上电复位电路，其特征在于，所述解锁模块具体包括二极管、第三电容、第四反相器；所述二极管正极连接电源，所述二极管负极连接所述第三电容；所述第三电容一端接地，另一端与所述第四反相器连接，为所述第四反相器供电；所述第四反相器的输入端连接电源，所述第四反相器的输出端连接所述第三开关、第四开关的信号控制端。

5.根据权利要求3所述的上电复位电路，其特征在于，所述第一级锁存包括第一反相器和第二反相器，所述第一反相器的输出端连接所述第二反相器的输入端，所述第二反相器的输出端连接所述第一反相器的输入端。

6.根据权利要求3所述的上电复位电路，其特征在于，所述第二级锁存包括第一级锁存、第三反相器、第一缓冲器，所述第一级锁存的输入端连接所述第三反相器的输出端，所述第一级锁存的输出端连接所述第一缓冲器的输入端，所述第一缓冲器的输出端连接所述第三反相器的输入端。