CN101727122B - 用于系统级cmos集成电路的二次线性电源系统的防闩锁电路 - Google Patents

Abstract

用于系统级CMOS集成电路的二次线性电源系统的防闩锁电路，它涉及一种防闩锁电路，它解决了目前在系统级、大规模的CMOS电路中存在的闩锁效应无法抑制的问题。当闩锁检测电路检测到闩锁事件时，闩锁检测电路输出的下降沿将触发单稳态触发电路，进而启动撬杠输出电路，撬杠输出电路输出关断电源信号关断所有线性电源，并输出泄放电流信号快速泄放闩锁效应形成的大电流；闩锁效应解除后，单稳态触发电路的输出信号结束，线性电源重新恢复启动。本发明的防闩锁电路，能够有效的检测闩锁事件，并在检测到闩锁事件时关断电源、快速泄放电流，可作为线性电源系统的保护电路。

Description

用于系统级CMOS集成电路的二次线性电源系统的防闩锁电路

技术领域

本发明涉及一种防闩锁电路。

背景技术

CMOS集成电路由于其具有静态功率低、扇出能力强、温度稳定性好以及抗噪声能力强等优点在航空、航天中应用广泛。而在CMOS集成电路中，闩锁是一种不可避免的寄生效应，这种效应是由CMOS晶片内固有的2个寄生双极型晶体管所引起，构成一种PNPN结构，一旦触发这种结构，在电源与地形成低阻抗大电流通路，导致器件损伤甚至毁坏。针对器件级的电路，由于其功耗小，通常从版图、工艺方面抑制闩锁，例如采用SOS(宇航级蓝宝石)工艺、电源端加电阻等措施；而针对系统级、大规模的CMOS电路，由于其功耗大，不能完全采用器件级的防闩锁措施，目前对于闩锁的抑制尚无可行措施。

发明内容

本发明的目的是解决目前在系统级、大规模的CMOS电路中存在的闩锁效应无法抑制的问题，提供了一种用于系统级CMOS集成电路的二次线性电源系统的防闩锁电路。

它包括低压差线性稳压器、闩锁检测电路、单稳态触发电路、撬杠输出电路(7)、关断电源电路(8)和泄放电流电路；

n个低压差线性稳压器的电源输入端分别连接一个一次电源的正极输出端，n个低压差线性稳压器的报警输出端相连后再与闩锁检测电路的输入端相连，闩锁检测电路的输出端连接单稳态触发电路的触发信号输入端，单稳态触发电路的输出端连接撬杠输出电路的输入端，撬杠输出电路的n个关断电源信号输出端分别连接一个关断电源电路的输入端，每个关断电源电路的输出端连接一个低压差线性稳压器的控制信号输入端，撬杠输出电路的n个泄放电流信号输出端分别连接一个泄放电流电路的控制信号输入端，每个泄放电流电路的电流输入端连接一个低压差线性稳压器的电源输出端，每个泄放电流电路的电流输出端均与地相连，其中n为正整数。

本发明的防闩锁电路，能够有效的检测闩锁事件，并在检测到闩锁事件时关断电源、快速泄放电流，保护二次线性电源系统，保证了二次电源系统的高可靠性和高安全性。

附图说明

图1为本发明的防闩锁电路的结构示意图；

图2为本发明具体实施方式二的上电复位电路的电路示意图；

图3为图2中B处电压的时域曲线图；

图4为本发明具体实施方式三的单稳态触发电路的电路示意图；

图5为本发明具体实施方式四的撬杠输出电路的电路示意图；

图6为本发明具体实施方式五的实施例的电路示意图。

具体实施方式

具体实施方式一：结合图1说明本具体实施方式，本具体实施方式包括低压差线性稳压器3、闩锁检测电路4、单稳态触发电路6、撬杠输出电路7、关断电源电路8和泄放电流电路9；

n个低压差线性稳压器3的电源输入端分别连接一个一次电源的正极输出端Vin，n个低压差线性稳压器3的报警输出端相连后再与闩锁检测电路4的输入端相连，闩锁检测电路4的输出端连接单稳态触发电路6的触发信号输入端，单稳态触发电路6的输出端连接撬杠输出电路7的输入端，撬杠输出电路7的n个关断电源信号输出端分别连接一个关断电源电路8的输入端，每个关断电源电路8的输出端连接一个低压差线性稳压器3的控制信号输入端，撬杠输出电路7的n个泄放电流信号输出端分别连接一个泄放电流电路9的控制信号输入端，每个泄放电流电路9的电流输入端连接一个低压差线性稳压器3的电源输出端，每个泄放电流电路9的电流输入端均与地相连，其中n为正整数。

防闩锁电路正常工作时，闩锁检测电路4监测闩锁事件的发生。在闩锁检测电路4未检测到闩锁事件时，闩锁检测电路4输出高电平给单稳态触发电路6，此时单稳态触发电路6未被触发；当闩锁检测电路4检测到闩锁事件时，闩锁检测电路4的输出信号将从高电平变为低电平，由此产生的下降沿将触发单稳态触发电路6，进而启动撬杠输出电路7，撬杠输出电路7输出关断电源信号，控制关断电源电路8关断所有低压差线性稳压器3的线性电源输出，即关断二次线性电源，撬杠输出电路7还输出电流泄放信号，控制泄放电流电路9快速泄放闩锁产生的大电流。闩锁效应解除后，单稳态触发电路6的输出信号结束并恢复原稳定状态，低压差线性稳压器3重新恢复工作状态。

在本具体实施方式中，所述的n个低压差线性稳压器3采用“线与”思想，即：每个低压差线性稳压器3的报警信号采用集电极开路门输出，并将所有的集电极开路门输出端相连，由此可将各报警信号取并集后再输出。

具体实施方式二：结合图2说明本具体实施方式，与具体实施方式一不同的是，本具体实施方式还包括一个上电复位电路5，所述的上电复位电路5由第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4、第五电阻R5、第六电阻R6、第二十七电阻R27、第一三极管T1、第二三极管T2以及第一电容器C1组成，所述第一电阻R1的一端、第三电阻R3的一端和第二三极管T2的发射极都与第二十七电阻(R27)的一端相连，第二十七电阻(R27)的另一端连接一次电源的正极输出端Vin，第一三极管T1的基极和第五电阻R5的一端都与第二电阻R2的一端相连，第二电阻R2的另一端和第一电容器C1的正极都与第一电阻R1的另一端相连，第三电阻R3的另一端和第四电阻R4的一端都与第一三极管T1的集电极相连，第四电阻R4的另一端连接第二三极管T2的基极，第五电阻R5的另一端和第六电阻R6的一端都与第二三极管T2的集电极相连，第一电容器C1的负极、第一三极管T1的发射极和第六电阻R6的另一端均接地，第二三极管T2的集电极引出一端作为上电复位电路5的输出端，该输出端连接单稳态触发电路6的复位清零输入端，本具体实施方式的其他组成与连接方式均分别与具体实施方式一相同。

上电过程中，由于第一电容器C1的作用，第一三极管T1开始处于关断状态，经过一段时间第一三极管T1导通，上电复位电路5输出高电平给单稳态触发电路6。在电源上电过程中，线性电源的建立、芯片的配置等均需要一定的时间，且由于容性负载的充电作用、配置管脚的状态等因素可能引起大电流的出现，可能会导致单稳态触发电路6被误触发，从而导致对闩锁的错误检测。在本具体实施方式中，在上电及配置过程中，上电复位电路5输出置位信号给单稳态触发电路6，保证了单稳态触发电路6在上电及配置过程中不会被误触发，使整个防闩锁电路在上电及配置过程中状态稳定。

通过调节上电复位电路5中的第一电阻R1、第二电阻R2、第五电阻R5、第六电阻R6的阻值及第一电容器C1来调节输出信号的上升沿时间，可以控制上电复位时间。

参见图3，上电初始阶段，B点电压可由第一电阻R1、第二电阻R2、第五电阻R5和第六电阻R6的阻值以及第一电容器C1的容值来确定：

$V_B=\frac{5(R5+R6)}{R1(R2+R5+R6)C1+(R1+R2+R5+R6)}$

理论计算B点电压的时域曲线如图3所示，根据所需上电复位时间，可确定B点电压值，B点电压值可通过调节上式中各电阻阻值和电容容值来实现。

具体实施方式三：结合图4说明本具体实施方式，与具体实施方式一或二不同的是，所述的单稳态触发电路6由用于控制闩锁触发时间的第一斯密特触发器、用于清除闩锁信号的第二斯密特触发器、第一与非门N1和第二与非门N2组成，所述第一斯密特触发器由第八电容器C8、第二十五电阻R25和第一芯片LS1组成，所述第二斯密特触发器由第九电容器C9、第二十六电阻R26和第二芯片LS2组成，第八电容器C8的正极连接第一芯片LS1的C端，第八电容器C8的负极和第二十五电阻R25的一端都与第一芯片LS1的R端相连，第一芯片LS1的A端作为单稳态触发电路6的触发信号输入端，第一芯片LS1的Q端连接第二芯片LS2的A端，第九电容器C9的正极连接第二芯片LS2的C端，第九电容器C9的负极和第二十六电阻R26的一端都与第二芯片LS2的R端相连，第二芯片LS2的Q端连接第一与非门N1的第一输入端，第一与非门N1的第二输入端和第二芯片LS2的CLR端相连后引出一端作为单稳态触发电路6的复位清零输入端，第二与非门N2的两个输入端都与第一与非门N1的输出端相连，第二与非门N2的输出端连接第一芯片LS1的CLR端，第二十五电阻R25的另一端、第一芯片LS1的R端、第二十六电阻R26的另一端和第二芯片LS2的B端都与直流电源的正极输出端V⁺相连，第一芯片LS1的Q端作为单稳态触发电路6的输出端；所述第一芯片(LS1)和第二芯片(LS2)的型号均为SN54LS221，本具体实施方式的其他组成与连接方式均分别与具体实施方式一或二相同。

斯密特触发器的RC电路与输出脉冲宽度的关系由下式确定：

τ_out＝RCln 2≈0.7RC

式中，τ_out为输出脉冲宽度，R为RC电路中电阻的阻值，C为RC电路中电容的容值。

当闩锁检测电路4检测到闩锁事件后，闩锁检测电路4被触发并输出一个控制脉冲，触发单稳态触发电路6，根据各路线性电源在闩锁发生时的放电时间来调整第一斯密特触发器的RC电路；第二斯密特触发器输出一个闩锁清除信号，在闩锁电路触发后一定时间后清除闩锁信号，从而达到进一步控制闩锁触发时间的目的，此后线性电源恢复启动。

具体实施方式四：结合图5说明本具体实施方式，与具体实施方式一或二不同的是，所述的撬杠输出电路7由第七电阻R7、第八电阻R8、第九电阻R9、第十电阻R10、第十一电阻R11、第三三极管T3、第四三极管T4、第二电容器C2、第三电容器C3、第四电容器C4、n个第十二电阻R12、n个第十三电阻R13、n个第十四电阻R14、n个第十五电阻R15、n个第五三极管T5以及n个第六三极管T6组成；

第七电阻R7的一端作为撬杠输出电路7的输入端，第八电阻R8的一端、第九电阻R9的一端、第三三极管T3的发射极、第二电容器C2的正极和第三电容器C3的正极都与直流电源的正极输出端V+相连，第七电阻R7的另一端和第八电阻R8的另一端都与第四三极管T4的基极相连，第四三极管T4的发射极和第九电阻R9的另一端都与第三三极管T3的基极相连，第四三极管T4的集电极经第十电阻R10接地，第三三极管T3的集电极连接n个第十四电阻R14的一端，每个第十四电阻R14的另一端都与一个第十五电阻R15的一端、一个第六三极管T6的基极相连，每个第十五电阻R15的另一端和每个第六三极管T6的发射极均接地，n个第六三极管T6的集电极分别作为撬杠输出电路7的n个关断电源信号输出端，第四电容器C4的正极和第十一电阻R11的一端都与第三三极管T3的集电极相连，第四电容器C4的负极与第十一电阻R11的另一端相连后再分别连接n个第十二电阻R12的一端，每个第十二电阻R12的另一端都与一个第十三电阻R13的一端、一个第五三极管T5的基极相连，每个第十三电阻R13的另一端和每个第五三极管T5的发射极均接地，n个第五三极管T5的集电极分别作为撬杠输出电路7的n个泄放电流信号输出端，第二电容器C2的负极和第三电容器C3的负极均接地，本具体实施方式的其他组成与连接方式均分别与具体实施方式一或二相同。

第四电容器C4的作用为加快电流泄放速度，第二电容器C2和第三电容器C3的作用为缓解电流泄放时电流不足的现象。

具体实施方式五：结合图6说明本具体实施方式，本具体实施方式为具体实施方式四的一个具体实施例，n选取1，且

低压差线性稳压器3由一个16脚或20脚的第三芯片UC、第十六电阻R16、第十七电阻R17、第十八电阻R18、第十九电阻R19、第五电容器C5、第一可变电容器C6、第八三极管T8、第九三极管T9、第一二极管D1和第二二极管D2组成，以16脚为例说明本具体实施方式，一次电源由输入电源、输入滤波电路1和直流/直流变换电路2组成，输入电源的正极输出端连接输入滤波电路的输入端，输入滤波电路的输出端连接直流/直流变换电路2的输入端，直流/直流变换电路2的正极输出端作为一次电源的正极输出端Vin连接第三芯片UC的7脚，第十九电阻R19并联于第三芯片UC的7脚与6脚之间，第三芯片UC的6脚连接第八三极管T8的发射极，第一可变电容器C6的正极连接第三芯片UC的11脚，第三芯片UC的14脚作为低压差线性稳压器3的控制信号输入端，第八三极管T8的基极连接第三芯片UC的12脚，第三芯片UC的13脚经第十八电阻R18接地，第十六电阻R16的一端和第十七电阻R17的一端都与第三芯片UC的9脚相连，第八三极管T8的集电极、第十六电阻R16的另一端以及第五电容器C5的正极相连后引出一端，该端作为低压差线性稳压器3的电源输出端，第三芯片UC的10脚连接第一二极管D1的阴极后，第一二极管D1的阳极连接第九三极管T9的基极，第九三极管T9的发射极连接第二二极管D2的阳极，第二二极管D2的阴极作为低压差线性稳压器3的报警输出端，第一可变电容器C6的负极、第十三极管第十三极管T10的集电极、第二十电阻R20的另一端、第十七电阻R17的另一端、第九三极管T9的集电极和第五电容器C5的负极均接地；所述第三芯片UC的型号为UC1834；

本具体实施方式的关断电源电路8由第十三极管第十三极管T10、第二可变电容器C7以及第二十电阻R20组成，第十三极管第十三极管T10的基极作为关断电源电路8的输入端，第二可变电容器C7的正极与第十三极管第十三极管T10的发射极相连后引出一端，该端作为关断电源电路8的输出端，第二可变电容器C7的负极连接第二十电阻R20，第十三极管第十三极管T10的集电极和第二十电阻R20的另一端均接地；

本具体实施方式的泄放电流电路9由一个第七极管T7组成，第七极管T7的基极作为泄放电流电路9的控制信号输入端，第七极管T7的集电极作为泄放电流电路9的电流输入端，且该电流输入端连接低压差线性稳压器3的电源输出端，第七极管T7的发射极作为泄放电流电路9的电流输出端，且该电流输出端接地；

本具体实施方式的闩锁检测电路4包括第二十一电阻R21、第二十二电阻R22、第二十三电阻R23、第二十四电阻R24、第十一三极管T11以及第三与非门N3，第二十一电阻R21的一端和第十一三极管T11的发射极都与直流电源的正极输出端V⁺相连，第二十一电阻R21的另一端和第二十二电阻R22的一端都与第十一三极管T11的基极相连，第二十二电阻R22的另一端作为闩锁检测电路4的输入端，第十一三极管T11的集电极和第二十三电阻R23的一端都与第三与非门N3的第一输入端相连，第二十三电阻R23的另一端接地，第三与非门N3的第二输入端经第二十四电阻R24接地，第三与非门的输出端作为闩锁检测电路4的输出端；工作时，第三与非门N3的第二输入端接收一个使能控制信号，该使能控制信号可由现场可编程门阵列FPGA产生；

其中，本具体实施方式中的直流电源由一次电源提供，在直流电源输出端V⁺与一次电源输出端Vin之间连接一个用于分压的第二十七电阻R27，使得直流电源输出端V⁺的电压值为5V；

本具体实施方式的其他组成与连接方式均分别与具体实施方式四相同。

Claims (3)

1.用于系统级CMOS集成电路的二次线性电源系统的防闩锁电路，其特征在于它包括低压差线性稳压器（3）、闩锁检测电路（4）、单稳态触发电路（6）、撬杠输出电路（7）、关断电源电路（8）和泄放电流电路（9）；

n个低压差线性稳压器（3）的电源输入端分别连接一个一次电源的正极输出端（Vin），n个低压差线性稳压器（3）的报警输出端相连后再与闩锁检测电路（4）的输入端相连，闩锁检测电路（4）的输出端连接单稳态触发电路（6）的触发信号输入端，单稳态触发电路（6）的输出端连接撬杠输出电路（7）的输入端，撬杠输出电路（7）的n个关断电源信号输出端分别连接一个关断电源电路（8）的输入端，每个关断电源电路（8）的输出端连接一个低压差线性稳压器（3）的控制信号输入端，撬杠输出电路（7）的n个泄放电流信号输出端分别连接一个泄放电流电路（9）的控制信号输入端，每个泄放电流电路（9）的电流输入端连接一个低压差线性稳压器（3）的电源输出端，每个泄放电流电路（9）的电流输出端均与地相连，其中n为正整数；

所述的撬杠输出电路（7）由第七电阻（R7）、第八电阻（R8）、第九电阻（R9）、第十电阻（R10）、第十一电阻（R11）、第三三极管（T3）、第四三极管（T4）、第二电容器（C2）、第三电容器（C3）、第四电容器（C4）、n个第十二电阻（R12）、n个第十三电阻（R13）、n个第十四电阻（R14）、n个第十五电阻（R15）、n个第五三极管（T5）以及n个第六三极管（T6）组成；

第七电阻（R7）的一端作为撬杠输出电路（7）的输入端，第八电阻（R8）的一端、第九电阻（R9）的一端、第三三极管（T3）的发射极、第二电容器（C2）的正极和第三电容器（C3）的正极都与直流电源的正极输出端V⁺相连，第七电阻（R7）的另一端和第八电阻（R8）的另一端都与第四三极管（T4）的基极相连，第四三极管（T4）的发射极和第九电阻（R9）的另一端都与第三三极管（T3）的基极相连，第四三极管（T4）的集电极经第十电阻（R10）接地，第三三极管（T3）的集电极连接n个第十四电阻（R14）的一端，每个第十四电阻（R14）的另一端都与一个第十五电阻（R15）的一端、一个第六三极管（T6）的基极相连，每个第十五电阻（R15）的另一端和每个第六三极管（T6）的发射极均接地，n个第六三极管（T6）的集电极分别作为撬杠输出电路（7）的n个关断电源信号输出端，第四电容器（C4）的正极和第十一电阻（R11）的一端都与第三三极管（T3）的集电极相连，第四电容器（C4）的负极与第十一电阻（R11）的另一端相连后再分别连接n个第十二电阻（R12）的一端，每个第十二电阻（R12）的另一端都与一个第十三电阻（R13）的一端、一个第五三极管（T5）的基极相连，每个第十三电阻（R13）的另一端和每个第五三极管（T5）的发射极均接地，n个第五三极管（T5）的集电极分别作为撬杠输出电路（7）的n个泄放电流信号输出端，第二电容器（C2）的负极和第三电容器（C3）的负极均接地。

2.根据权利要求1所述的用于系统级CMOS集成电路的二次线性电源系统的防闩锁电路，其特征在于它还包括一个上电复位电路（5），所述的上电复位电路（5）由第一电阻（R1）、第二电阻（R2）、第三电阻（R3）、第四电阻（R4）、第五电阻（R5）、第六电阻（R6）、第二十七电阻（R27）、第一三极管（T1）、第二三极管（T2）以及第一电容器（C1）组成，所述第一电阻（R1）的一端、第三电阻（R3）的一端和第二三极管（T2）的发射极都与第二十七电阻（R27）的一端相连，第二十七电阻（R27）的另一端连接一次电源的正极输出端（Vin），第一三极管（T1）的基极和第五电阻（R5）的一端都与第二电阻（R2）的一端相连，第二电阻（R2）的另一端和第一电容器（C1）的正极都与第一电阻（R1）的另一端相连，第三电阻（R3）的另一端和第四电阻（R4）的一端都与第一三极管（T1）的集电极相连，第四电阻（R4）的另一端连接第二三极管（T2）的基极，第五电阻（R5）的另一端和第六电阻（R6）的一端都与第二三极管（T2）的集电极相连，第一电容器（C1）的负极、第一三极管（T1）的发射极和第六电阻（R6）的另一端均接地，第二三极管（T2）的集电极引出一端作为上电复位电路（5）的输出端，该输出端连接单稳态触发电路（6）的复位清零输入端。

3.根据权利要求1或2所述的用于系统级CMOS集成电路的二次线性电源系统的防闩锁电路，其特征在于所述的单稳态触发电路（6）由用于控制闩锁触发时间的第一斯密特触发器、用于清除闩锁信号的第二斯密特触发器、第一与非门（N1）和第二与非门（N2）组成，所述第一斯密特触发器由第八电容器（C8）、第二十五电阻（R25）和第一芯片（LS1）组成，所述第二斯密特触发器由第九电容器（C9）、第二十六电阻（R26）和第二芯片（LS2）组成，第八电容器（C8）的正极连接第一芯片（LS1）的C端，第八电容器（C8）的负极和第二十五电阻（R25）的一端都与第一芯片（LS1）的R端相连，第一芯片（LS1）的A端作为单稳态触发电路（6）的触发信号输入端，第一芯片（LS1）的Q端连接第二芯片（LS2）的A端，第九电容器（C9）的正极连接第二芯片（LS2）的C端，第九电容器（C9）的负极和第二十六电阻（R26）的一端都与第二芯片（LS2）的R端相连，第二芯片（LS2）的 

端连接第一与非门（N1）的第一输入端，第一与非门（N1）的第二输入端和第二芯片（LS2）的CLR端相连后引出一端作为单稳态触发电路（6）的复位清零输入端，第二与非门（N2）的两个输入端都与第一与非门（N1）的输出端相连，第二与非门（N2）的输出端连接第一芯片（LS1）的CLR端，第二十五电阻（R25）的另一端、第一芯片（LS1）的B端、第二十六电阻（R26）的另一端和第二芯片（LS2）的B端都与直流电源的正极输出端V⁺相连，第一芯片（LS1）的

端作为单稳态触发电路（6）的输出端，所述第一芯片（LS1）和第二芯片（LS2）的型号均为SN54LS221。

Images