CN106325449B - 一种低功耗上电复位电路 - Google Patents

一种低功耗上电复位电路 Download PDF

Info

Publication number
CN106325449B
CN106325449B CN201610795278.1A CN201610795278A CN106325449B CN 106325449 B CN106325449 B CN 106325449B CN 201610795278 A CN201610795278 A CN 201610795278A CN 106325449 B CN106325449 B CN 106325449B
Authority
CN
China
Prior art keywords
circuit
supply voltage
pmos tube
voltage
reset
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610795278.1A
Other languages
English (en)
Other versions
CN106325449A (zh
Inventor
梅年松
张钊锋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Advanced Research Institute of CAS
Original Assignee
Shanghai Advanced Research Institute of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Advanced Research Institute of CAS filed Critical Shanghai Advanced Research Institute of CAS
Priority to CN201610795278.1A priority Critical patent/CN106325449B/zh
Publication of CN106325449A publication Critical patent/CN106325449A/zh
Application granted granted Critical
Publication of CN106325449B publication Critical patent/CN106325449B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/24—Resetting means

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Electronic Switches (AREA)

Abstract

本发明公开了一种低功耗上电复位电路，包括：电源电压采样电路，用于产生电源电压的采样信号，该采样信号的电压值与该电源电压的比例与该电源电压成正比；复位信号产生电路，用于将与该采样信号转换为具有迟滞作用的逻辑电平输出；缓冲电路，用于增加复位电路的带负载能力并隔离复位信号产生电路和后续电路以利于可靠复位后续数字电路，通过本发明，可以实现一种结构简单且功耗低的上电复位电路。

Description

一种低功耗上电复位电路
技术领域
本发明涉及一种复位电路，特别是涉及一种低功耗上电复位电路。
背景技术
上电复位电路广泛应用于大规模数字集成电路或数模混合信号集成电路中，其主要功能是保证电路在上电过程中工作在正确的状态下。由于集成电路系统中往往存在大量的数字逻辑、状态寄存器、控制字寄存器等功能单元，在电源开始加到芯片上时，这些功能单元状态是不确定的，这些不确定的值可能导致整个芯片误动作或者电路逻辑门发生非正常“翻转”从而造成整个电路逻辑的混乱。上电复位电路就是在电源电压上升过程中一直保持有效复位电平，直至电源电压稳定达到能保证电路正常工作阈值。一旦电源电压达到阈值电压，上电复位电路电路就会释放内部复位信号。
设计上电复位电路时应考虑以下几点:1)电路能准确响应电源掉电和二次上电,产生正确的下拉(进入复位状态)和上拉复位信号,但电路同时要考虑噪声免疫健壮性，避免对电源波动过于敏感，而在未知时刻进行不必要的初始化；2)电路对电源的敏感,在各种工艺和温度条件下,应尽量趋于一致；3)功耗和芯片面积，尽量降低电路功耗和减小芯片面积。目前常用的上电复位电路主要有两种：一种是采用RC结构，通过电容充放电原理来实现；另外一种采用较为复杂的基准源－比较器结构，由比较器电路来控制复位电平的产生。前者存在电路适用范围小、复位可靠性低的缺点，而后者存在结构复杂、功耗偏大的缺点。因此，实有必要提出一种技术手段，以解决上述问题。
发明内容
为克服上述现有技术存在的不足，本发明之一目的在于提供一种低功耗上电复位电路，其可以实现一种结构简单且功耗低的上电复位电路。
为达上述及其它目的，本发明提出一种低功耗上电复位电路，包括：
电源电压采样电路，用于产生电源电压的采样信号，该采样信号的电压值与该电源电压的比例与该电源电压成正比；
复位信号产生电路，用于将与该采样信号转换为具有迟滞作用的逻辑电平输出；
缓冲电路，用于增加复位电路的带负载能力并隔离复位信号产生电路和后续电路以利于可靠复位后续数字电路。
进一步地，该电源电压采样电路包括一电阻与一可变电阻，该电阻的一端接地，另一端与通过该可变电阻接电源电压，该可变电阻的控制端接地，该电阻与该可变电阻的公共节点输出该采样信号至该复位信号产生电路。
进一步地，该可变电阻为一PMOS管，该PMOS管源极接电源电压，漏极接该电阻形成该电源电压采样电路的输出节点以输出该采样信号，栅极接该地。
进一步地，该复位信号产生电路为一施密特触发器。
进一步地，该复位信号产生电路包括第一PMOS管(PM1)、第二PMOS管(PM2)、第三PMOS管(PM3)、第一NMOS管(NM1)、第二NMOS管(NM2)、第三NMOS管(NM3)，该第一PMOS管(PM1)源极与第三NMOS管(NM3)漏极接电源电压，该第一NMOS管(NM1)源极与第三PMOS管(PM3)漏极接地，该第一PMOS管(PM1)、第二PMOS管(PM2)、第一NMOS管(NM1)、第二NMOS管(NM2)栅极接该电源电压采样电路的输出节点，该第一PMOS管(PM1)漏极连接该第二PMOS管(PM2)源极，该第二PMOS管(PM2)漏极连接第二NMOS管(NM2)漏极，该第二NMOS管(NM2)源极连接该第一NMOS管(NM1)漏极，该第三PMOS管(PM3)源极连接该第一PMOS管(PM1)漏极和该第二PMOS管(PM2)源极，该第三NMOS管(NM3)源极连接该第一NMOS管(NM1)漏极和该第二NMOS管(NM2)源极，该第三PMOS管(PM3)栅极与该第三NMOS管(NM3)栅极、该第二PMOS管(PM1)漏极和该第二NMOS管(NM2)漏极相连组成该复位信号产生电路的输出节点VN2，该复位信号产生电路的输出节点VN2与反相器输入端相连，该反相器的输出为该整个电路的输出节点。
进一步地，该可变电阻的电阻值与该电源电压成反比，随着电源电压的升高，该电源电压采样电路输出的该采样信号的电压值与该电源电压的比例越大，当该采样信号的电压值达到某一电压时触发该施密特触发器开始工作。
进一步地，该施密特触发器收到该电源电压取样电路输出的采样信号后对该采样信号的电压值进行判断，根据该采样信号与该施密特触发器的上下阈值的关系实现该施密特触发器输出节点信号的翻转。
进一步地，当该电源电压从低至高变化时，该施密特触发器输出节点的电压在该采样信号的电压值大于该施密特触发器上阈值Vthh时实现由“1”到“0”的翻转，同时反相器输出实现由“0”到“1”的翻转。
进一步地，当该电源电压从高至低变化时，该施密特触发器输出节点的电压在该采样信号的电压值小于该施密特触发器下阈值Vthl时实现由“0”到“1”的翻转，同时反相器输出实现由“1”到“0”的翻转。
进一步地，该施密特触发器的上阈值Vthh>下阈值Vthl。
与现有技术相比，本发明一种低功耗上电复位电路通过电源电压采样电路产生电压值与该电源电压的比例与该电源电压成正比的采样信号，并利用复位信号产生电路将该采样信号转换为具有迟滞作用的逻辑电平输出，经缓冲电路隔离和驱动后以可靠复位后续数字电路，实现了一种结构简单且功耗低的上电复位电路。
附图说明
图1为本发明一种低功耗上电复位电路之较佳实施例的电路结构图。
具体实施方式
以下通过特定的具体实例并结合附图说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其它优点与功效。本发明亦可通过其它不同的具体实例加以施行或应用，本说明书中的各项细节亦可基于不同观点与应用，在不背离本发明的精神下进行各种修饰与变更。
图1为本发明一种低功耗上电复位电路之较佳实施例的电路结构图。如图1所示，本发明一种低功耗上电复位电路，包括：电源电压采样电路10和复位信号产生电路20、缓冲电路30。
其中，电源电压采样电路10由一固定电阻R1和一由PMOS管构成的可变电阻PM0组成，用于产生电源电压VDD的采样信号VN1，由于可变电阻(PMOS管)PM0栅极接地，故该可变电阻阻值与电源电压VDD成反比，从而采样信号VN1的电压值与该电源电压的比例(VN1/VDD)与电源电压VDD成正比；复位信号产生电路20为一施密特触发器，其施密特触发器由PMOS管PM1-PM3、NMOS管NM1-NM3组成，用于将电压值与该电源电压的比例与该电源电压成正比的采样信号VN1转换为具有迟滞作用的逻辑电平输出；缓冲电路30为奇数(本实施例，需要低电平复位)或偶数(需要高电平复位)个反相器，用于增加复位电路的带负载能力并隔离复位信号产生电路和后续电路以以可靠复位后续数字电路。
其中，可变电阻PMOS管PM0源极、NMOS管NM3漏极、PMOS管PM1源极接电源电压VDD，可变电阻PMOS管PM0栅极、电阻R1的一端、NMOS管NM1源极和PMOS管PM3漏极接地，电阻R1的另一端与PMOS管PM0漏极、PMOS管PM1-PM2栅极、NMOS管NM1-NM2栅极相连组成节点VN1，PMOS管PM1、PM2与NMOS管NM2、NM1依次级联，即PMOS管PM1漏极连接PMOS管PM2源极、PMOS管PM2漏极连接NMOS管NM2漏极、NMOS管NM2源极连接NMOS管NM1漏极，PMOS管PM3源极连接PMOS管PM1漏极和PMOS管PM2源极，NMOS管NM3源极连接NMOS管NM1漏极和NMOS管NM2源极，PMOS管PM3栅极与NMOS管NM3栅极、PMOS管PM1漏极和NMOS管NM2漏极相连组成该复位信号产生电路的输出节点VN2，该复位信号产生电路的输出节点VN2与反相器输入端相连，反相器的输出为整个电路的输出节点Vout。
以下将配合图1通过一具体实施例进一步说明本发明的工作原理：
(1)本发明中，电源电压取样电路10主要完成电源电压的采样，在本发明具体实施例中，该电路由一固定电阻和一由PMOS(PM0)管构成的可变电阻组成，由于PMOS管PM0栅极与地相连，则该PMOS管成为一随电源电压变化而变化的电阻，且与电源电压成反比，即电源电压越大电阻值越小、电源电压越小电阻值越大。随着电源电压的升高，电压VN1与电源电压VDD的比值越大，当VN1达到某一电压时会引起施密特触发器开始工作。
(2)复位信号产生电路20(施密特触发器)收到电源电压取样电路10的电压VN1后对电压VN1进行判断，然后输出逻辑电压：
(a)当电源电压从低至高变化时，起始时电源电压VDD较低，PMOS管PM0截止，节点VN1电压接近地电平，随着电源电压的升高，PM0开始导通，VN1电压抬升，但此时节点VN1电压与电源电压相差较大流过PMOS管PM2的电流大于流过NMOS管NM2的电流，节点VN2的电压随之抬高，导致流过PMOS管PM3的电流降低和流过NMOS管NM3的电流增大，进一步加大了流过PM2的电流与流过NM2电流之差，加快了节点VN2的电压的建立，此时节点VN2的电压趋于电源电压VDD即逻辑“1”，从而反相器的输出节点Vout输出电压更接近地电平即逻辑“0”，但随着电源电压进一步升高，由于可变电阻PM0等效阻值降低，节点VN1的电压快速上升，导致流过NMOS管NM2的电流大于PMOS管PM2的电流，节点VN2的电压随之降低，导致流过NMOS管NM3的电流降低和流过PMOS管PM3的电流增大，进一步加大了流过NM2的电流和PM2电流之差，加快了节点VN2的电压的建立，此时节点VN2的电压趋于地电平即逻辑“0”，从而反相器的输出节点Vout输出电压更接近电源电压VDD即逻辑“1”。实现电源电压上升时整个电路输出由“0”—>“1”的翻转。当节点VN1的电压使得输出节点VN2的电压达到电源电压一定比例如70％的电压为施密特触发器的上阈值Vthh。
(b)当电源电压从高至低变化时，由于电路存在一定正反馈，在节点VN1电压下降至触发器上阈值Vthh，电路并不翻转，当PMOS管PM1栅极电压即节点VN1电压小于触发器下阈值Vthl时，PMOS管PM1导通开始加强而NMOS管NM1导通减弱，节点VN2电压开始升高，从而NMOS管NM3导通也开始加强且PMOS管PM3导通减弱，节点VN2电压进一步升高，加剧NMOS管NM3导通和PMOS管PM3导通减弱，如此循环最终节点VN2电压升高至电源电压VDD即逻辑“1”，从而反相器输出节点Vout电压下降至地电压即逻辑“0”。节点Vout电压在PMOS管PM1栅极电压即节点VN1电压下降至小于Vthl时实现电源电压下降时整个电路输出由“1”—>“0”的翻转。
需说明的是，本发明中为了不产生误触发，在触发器设计时将上阈值Vthh>下阈值Vthl，其差值根据具体应用要求而定。
综上所述，本发明一种低功耗上电复位电路通过电源电压采样电路产生电压值与该电源电压的比例与该电源电压成正比的采样信号，并利用复位信号产生电路将该采样信号转换为具有迟滞作用的逻辑电平输出，经缓冲电路隔离和驱动后以可靠复位后续数字电路，实现了一种结构简单且功耗低的上电复位电路，同时，本发明中复位信号产生电路采用施密特触发器有利于提高噪声免疫健壮性,避免对电源波动过于敏感。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何本领域技术人员均可在不违背本发明的精神及范畴下，对上述实施例进行修饰与改变。因此，本发明的权利保护范围，应如权利要求书所列。

Claims (3)

1.一种低功耗上电复位电路，包括：
电源电压采样电路，用于产生电源电压的采样信号，该电源电压采样电路包括一电阻与一可变电阻，该可变电阻为一PMOS管，该电阻的一端接地，另一端接该PMOS管的漏极，该电阻与该可变电阻的公共节点输出该采样信号至复位信号产生电路，该PMOS管源极接电源电压，漏极接该电阻形成该电源电压采样电路的输出节点VN1以输出该采样信号，栅极接地；该可变电阻的电阻值与电源电压成反比，随着电源电压的升高，该电源电压采样电路输出的该采样信号的电压值增大，当该采样信号的电压值达到某一电压时触发复位信号产生电路开始工作；
复位信号产生电路，用于将与该采样信号转换为具有迟滞作用的逻辑电平输出，所述复位信号产生电路为一施密特触发器；
缓冲电路，用于增加复位电路的带负载能力并隔离复位信号产生电路和后续电路以利于可靠复位后续数字电路；
当该电源电压从低至高变化时，起始当该电源电压低于所述PMOS管阈值电压，所述PMOS管截止，所述电源电压采样电路的输出节点VN1电压接近地电平，随着所述电源电压的升高高于所述PMOS管阈值电压，所述PMOS管开始导通，所述输出节点VN1电压抬升，使得所述复位信号产生电路的输出节点VN2的电压趋于所述电源电压即逻辑“1”，从而所述缓冲电路的输出节点输出电压接近地电平即逻辑“0”，随着电源电压进一步升高，所述PMOS管等效阻值进一步降低，所述电源电压采样电路的输出节点VN1的电压快速上升至大于该施密特触发器上阈值Vthh时，使得所述复位信号产生电路的输出节点VN2的电压趋于地电平即逻辑“0”，从而所述缓冲电路的输出节点电压接近该电源电压即逻辑“1”；
当该电源电压从高至低变化时，当所述电源电压采样电路的输出节点VN1电压小于所述复位信号产生电路的下阈值Vthl时，所述复位信号产生电路的输出节点VN2的电压实现由“0”到“1”的翻转，同时所述缓冲电路的输出实现由“1”到“0”的翻转。
2.如权利要求1所述的一种低功耗上电复位电路，其特征在于：该复位信号产生电路包括第一PMOS管(PM1)、第二PMOS管(PM2)、第三PMOS管(PM3)、第一NMOS管(NM1)、第二NMOS管(NM2)、第三NMOS管(NM3)，该第一PMOS管(PM1)源极与第三NMOS管(NM3)漏极接电源电压，该第一NMOS管(NM1)源极与第三PMOS管(PM3)漏极接地，该第一PMOS管(PM1)、第二PMOS管(PM2)、第一NMOS管(NM1)、第二NMOS管(NM2)栅极接该电源电压采样电路的输出节点，该第一PMOS管(PM1)漏极连接该第二PMOS管(PM2)源极，该第二PMOS管(PM2)漏极连接第二NMOS管(NM2)漏极，该第二NMOS管(NM2)源极连接该第一NMOS管(NM1)漏极，该第三PMOS管(PM3)源极连接该第一PMOS管(PM1)漏极和该第二PMOS管(PM2)源极，该第三NMOS管(NM3)源极连接该第一NMOS管(NM1)漏极和该第二NMOS管(NM2)源极，该第三PMOS管(PM3)栅极与该第三NMOS管(NM3)栅极、该第二PMOS管(PM2)漏极和该第二NMOS管(NM2)漏极相连组成该复位信号产生电路的输出节点VN2，该复位信号产生电路的输出节点VN2与反相器输入端相连，该反相器的输出为该低功耗上电复位电路的输出节点。
3.如权利要求1所述的一种低功耗上电复位电路，其特征在于：该施密特触发器的上阈值Vthh>下阈值Vthl。
CN201610795278.1A 2016-08-31 2016-08-31 一种低功耗上电复位电路 Active CN106325449B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610795278.1A CN106325449B (zh) 2016-08-31 2016-08-31 一种低功耗上电复位电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610795278.1A CN106325449B (zh) 2016-08-31 2016-08-31 一种低功耗上电复位电路

Publications (2)

Publication Number Publication Date
CN106325449A CN106325449A (zh) 2017-01-11
CN106325449B true CN106325449B (zh) 2019-08-23

Family

ID=57786420

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610795278.1A Active CN106325449B (zh) 2016-08-31 2016-08-31 一种低功耗上电复位电路

Country Status (1)

Country Link
CN (1) CN106325449B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106972846B (zh) * 2017-03-21 2020-06-16 上海华力微电子有限公司 一种上电复位电路
CN110971218B (zh) * 2019-12-18 2021-04-27 成都海光微电子技术有限公司 上电复位电路
CN112087219B (zh) * 2020-09-16 2024-07-05 南京微盟电子有限公司 低功耗迟滞反相触发器
CN112202433B (zh) * 2020-10-22 2024-06-07 联芸科技(杭州)股份有限公司 上电复位电路
CN115932641B (zh) * 2023-03-10 2023-07-25 北京紫光青藤微系统有限公司 电源检测电路
CN116722853B (zh) * 2023-06-16 2024-05-03 微传智能科技（常州）有限公司 一种适用于低电压低功耗应用下的上电复位电路
CN117074767B (zh) * 2023-10-18 2024-01-30 苏州锴威特半导体股份有限公司 一种电压检测电路

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010028424A (ja) * 2008-07-18 2010-02-04 Nec Electronics Corp リセット信号生成回路
CN101753119A (zh) * 2008-12-17 2010-06-23 上海华虹Nec电子有限公司 上电复位电路
CN101882926A (zh) * 2010-06-24 2010-11-10 北京巨数数字技术开发有限公司 一种恒流驱动芯片上电复位电路
CN202143042U (zh) * 2011-06-15 2012-02-08 深圳市国微电子股份有限公司 一种应用于多电源fpga的上电复位电路
CN102403988A (zh) * 2011-12-22 2012-04-04 中国科学院上海微系统与信息技术研究所 一种上电复位电路
CN102819308A (zh) * 2012-08-27 2012-12-12 常州瑞思杰尔电子科技有限公司 射频自动匹配器复位电路

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010028424A (ja) * 2008-07-18 2010-02-04 Nec Electronics Corp リセット信号生成回路
CN101753119A (zh) * 2008-12-17 2010-06-23 上海华虹Nec电子有限公司 上电复位电路
CN101882926A (zh) * 2010-06-24 2010-11-10 北京巨数数字技术开发有限公司 一种恒流驱动芯片上电复位电路
CN202143042U (zh) * 2011-06-15 2012-02-08 深圳市国微电子股份有限公司 一种应用于多电源fpga的上电复位电路
CN102403988A (zh) * 2011-12-22 2012-04-04 中国科学院上海微系统与信息技术研究所 一种上电复位电路
CN102819308A (zh) * 2012-08-27 2012-12-12 常州瑞思杰尔电子科技有限公司 射频自动匹配器复位电路

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
"新型低功耗上电复位电路";朱波;《微电子学》;20130228;第43卷(第1期);第1-4页 *
"一种具有长复位延时的上电复位电路的设计";杨洁;《信阳师范学院学报（自然科学版）》;20160430;第29卷(第2期);第257-260页 *

Also Published As

Publication number Publication date
CN106325449A (zh) 2017-01-11

Similar Documents

Publication Publication Date Title
CN106325449B (zh) 一种低功耗上电复位电路
CN105281726B (zh) 一种上电复位电路
CN102882497B (zh) 一种低功耗高可靠性上电复位电路
CN204465489U (zh) 一种新型低压上电复位电路
CN102983846B (zh) 一种小尺寸低静态电流的上电复位电路
CN108667443B (zh) 一种上电复位电路
CN106027006B (zh) 上电复位电路
CN104579263A (zh) 一种高响应速度、低温度系数的复位电路
CN102291109A (zh) 通过芯片内部稳压器供电的数字集成电路的上电复位电路
CN105988495A (zh) 一种ldo过冲保护电路
CN102185305B (zh) 高可靠性电源钳位esd保护电路
CN105991119B (zh) 上电复位电路
CN109975600A (zh) 一种零静态功耗的欠压检测电路
CN208580375U (zh) 一种上电复位信号产生电路及集成电路芯片
CN103604975A (zh) 抗干扰低电压检测电路
CN107786191A (zh) 一种上电复位自关断电路
CN206672033U (zh) 一种复位电路
CN102769450A (zh) 电源起始重置电路
CN106200846B (zh) 上电掉电复位电路及芯片
CN102315633B (zh) 静电防护电路
CN112187232B (zh) 一种上电检测电路及上电检测方法
CN101227183B (zh) 施密特触发电路
CN104953993B (zh) 一种高可靠性的超低功耗的复位电路
CN203554401U (zh) 高响应速度、低温度系数的复位电路
CN205594056U (zh) 抗干扰低电压检测装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant