CN101399085B - 熔丝修整电路 - Google Patents

Abstract

一种熔丝修整电路，包括：具有与控制信号连接的第一端和与地连接的第二端的熔丝；反相和延时单元，用于对上电复位信号进行反相和延时，输出上电复位反相信号和上电复位延时信号；开关单元，连接在熔丝的第一端和电压源之间，由上电复位延时信号控制；传输单元，由上电复位信号和上电复位反相信号控制其开启或关闭，传输单元在开启时传输由熔丝的第一端确定的逻辑值，传输单元先于开关单元被关闭；锁存单元，用于锁存传输单元输出端的逻辑值。所述的熔丝修整电路在由熔丝确定的逻辑值被正确地输出后，再关闭电压源与熔丝之间的通路，此时，无论熔丝是否被烧断，都不会有电流流经熔丝，因而达到了减小电路的漏电流和降低电路功耗的目的。

Description

熔丝修整电路

技术领域

本发明涉及一种熔丝修整电路。

背景技术

目前，熔丝广泛应用于各种芯片电路中，例如，在存储器芯片中，熔丝用于程序化为一个或多个位的数字值，即通过熔丝的被烧断或未被烧断来确定输出的逻辑值，这种通过烧断或不烧断熔丝来确定输出逻辑值的电路通常称为熔丝修整电路。

请参考图1，其示出了一种熔丝修整电路，电压源VDD连接熔丝F1的一端，熔丝F1的另一端连接晶体管MN1的漏极(Drain)，其连接点即为节点OUTB，晶体管MN1的源极(Source)与地GND连接。控制信号TRIM经过反相器(Inverter)U1、U2后输入至晶体管MN1的栅极(Gate)，控制信号TRIM用于控制晶体管MN1的导通与截止。晶体管MN3的栅极输入偏压VB1提供一小电流，晶体管MN3的漏极与节点OUTB连接，晶体管MN3的源极与地GND连接。反相器U3对节点OUTB的电压进行转换，然后输出信号OUT。

当电压源VDD提供电流，熔丝F1还未被烧断时，熔丝F1的阻值非常小，熔丝F1两端仅有一很小的压降，使节点OUTB的电压近似等于VDD，反相器U3的输出信号OUT为逻辑低值(Low)。当在控制信号TRIM加电压，使晶体管MN1导通时，晶体管MN1将流过足以使熔丝F1烧断的电流，熔丝F1的阻值将变得非常大，其可被认为是开路，熔丝F1被烧断，输入偏压VB1提供的小电流使节点OUTB的电压近似等于接地电压GND，反相器U3的输出信号OUT为逻辑高值(High)。因此，反相器U3的输出信号OUT是可以根据熔丝F1的被烧断或未被烧断来程序化的。

图1所示的熔丝修整电路，在熔丝F1未被烧断时，会有一微小电流经过熔丝F1和晶体管MN3，如果整个芯片电路包含有多个此类的熔丝修整电路，将会消耗相当客观的电流，进而使整个芯片电路的功耗非常大。

为解决上述问题，第6654304号美国专利公开了一种熔丝修整电路，如图2所示。与图1所示的电路相比，图2所示的熔丝修整电路在节点OUTB与晶体管MN3之间增加了一个开关晶体管MN4，二输入的与非门(NAND)U4替代了反相器U3。与非门U4的一端输入连接节点OUTB，另一端输入连接复位信号RESET(如整个芯片电路的复位信号)，与非门的输出信号OUT与开关晶体管MN4的栅极连接，用于控制开关晶体管MN4的导通和截止。开关晶体管MN4的漏极与节点OUTB连接，源极与晶体管MN3的漏极连接。

在复位信号RESET为Low时，输出信号OUT为High，开关晶体管MN4导通，若熔丝F1未被烧断，节点OUTB的电压上拉至近似等于VDD；若熔丝F1被烧断，节点OUTB的电压通过晶体管MN3和开关晶体管MN4下拉至近似等于GND。在复位信号RESET为High时，输出信号OUT取决于节点OUTB的电压，若熔丝F1未被烧断，节点OUTB的电压近似等于VDD，输出信号OUT为Low，开关晶体管MN4截止，熔丝F1和晶体管MN3之间断开，因而不会有电流经过熔丝F1和晶体管MN3，进而也就降低了整个芯片电路的功耗。

图2所示的熔丝修整电路解决了熔丝F1未被烧断时电流消耗的问题，但是未考虑熔丝F1被烧断后电流消耗的问题，因为在熔丝F1被烧断时，熔丝F1通常被认为是开路，因而不会有电流经过熔丝F1和晶体管MN3。实际上，熔丝F1在被烧断后，并非是真正的开路，只是因为其阻值非常大而被认为是开路，举例来说，在熔丝F1未被烧断时，其阻值约为50到150欧姆，在熔丝F1被烧断后，其阻值会增大至约为2000到8000欧姆，因此，仍会有约为几个毫安的漏电流经过熔丝F1和晶体管MN3。这样，在整个芯片电路包含 有多个此类的熔丝修整电路时，仍然不能满足电路低功耗的要求。

发明内容

本发明解决的问题是，提供一种熔丝修整电路，以减小电路的漏电流和降低电路的功耗。

为解决上述问题，本发明提供一种熔丝修整电路，包括：

熔丝，包括与控制信号连接的第一端和与地连接的第二端；

反相和延时单元，用于对上电复位信号进行反相和延时，输出上电复位反相信号和上电复位延时信号；

开关单元，连接在所述熔丝的第一端和电压源之间，由上电复位延时信号控制；

传输单元，由上电复位信号和上电复位反相信号控制其开启或关闭，所述传输单元在开启时传输由熔丝的第一端确定的逻辑值，所述传输单元先于开关单元被关闭；

锁存单元，用于锁存所述传输单元输出端的逻辑值。

可选的，所述上电复位反相信号由所述上电复位信号经过奇数个串接的反相器而得到，所述上电复位延时信号由所述上电复位反相信号经过奇数个串接的反相器而得到。

可选的，所述上电复位反相信号由所述上电复位信号经过奇数个串接的反相器而得到，所述上电复位延时信号由所述上电复位反相信号经过奇数个串接的反相器和至少一个缓冲器而得到。

可选的，所述开关单元包括第一晶体管，其栅极与上电复位延时信号连接，源极与电压源连接，漏极与熔丝的第一端连接。

可选的，所述开关单元还包括连接于所述第一晶体管和熔丝之间的第二晶体管，所述第二晶体管的栅极与栅极控制信号连接，源极与第一晶体管的漏极连接，漏极与熔丝的第一端连接。

可选的，所述传输单元包括第三晶体管和第四晶体管，所述第三晶体管的栅极与上电复位反相信号连接、源极与熔丝的第一端连接、漏极为传输单元的输出端，所述第四晶体管的栅极与上电复位信号连接、漏极与熔丝的第一端连接、源极与第三晶体管的漏极连接。

可选的，所述传输单元还包括连接于第四晶体管和熔丝的第一端之间的第五晶体管，所述第五晶体管的栅极与栅极控制信号连接，源极与第四晶体管的漏极连接，漏极与熔丝的第一端连接。

可选的，所述锁存单元包括第一反相器和第二反相器，第一反相器的输入端与传输单元的输出端、第二个反相器的输出端连接，第一反相器的输出端与第二反相器的输入端连接。

可选的，所述锁存单元为数据锁存器，锁存并输出所述传输单元输出的逻辑值。

可选的，所述的熔丝修整电路还包括输出单元，用于对传输单元输出端的逻辑值进行反相和延时。

可选的，所述输出单元输出单元的输出信号由所述传输单元输出的逻辑值经偶数个串接的反相器而得到，输出单元的输出反相信号由传输单元输出的逻辑值经奇数个串接的反相器而得到。

与现有技术相比，上述技术方案由开关单元提供电压源与熔丝之间的通路，由熔丝确定的逻辑值经过传输单元输出后，先关闭传输单元，再关闭开关单元，以确保熔丝确定的逻辑值被正确地输出，锁存单元锁存输出的逻辑值，保证熔丝修整电路将输出的逻辑值正确地提供给其它电路。在开关单元被关闭后，电压源与熔丝之间的通路被关闭，无论熔丝是否被烧断，都不会有电流流过熔丝，因此，上述技术方案达到了减小电路的漏电流，降低电路功耗的目的。

附图说明

图1是现有技术中一种熔丝修整电路的电路结构图；

图2是现有技术中另一种熔丝修整电路的电路结构图；

图3是本发明实施例熔丝修整电路的基本电路框图；

图4是本发明实施例熔丝修整电路的具体电路结构图；

图5是本发明另一实施例的熔丝修整电路的具体电路结构图。

具体实施方式

本发明实施例在由熔丝确定的逻辑值被正确地输出后，再关闭电压源与熔丝之间的通路，此时，无论熔丝是否被烧断，都不会有电流流经熔丝。下面结合附图和较佳实施例对本发明具体实施方式做详细的说明。

请参考图3，其示出了本发明实施例的熔丝修整电路的基本电路框图，所述熔丝修整电路包括：熔丝F1、反相和延时单元10、开关单元11、传输单元12、锁存单元13。

熔丝F1，包括与控制信号Trimming连接的第一端、与地GND连接的第二端。当需要烧断熔丝F1时，在控制信号Trimming上加电压，使流过熔丝F1的电流足以烧断熔丝F1，熔丝F1的阻值将变得非常大，即被认为是开路。当不需要烧断熔丝F1时，控制信号Trimming悬空。

反相和延时单元10，用于对上电复位信号POR进行反相和延时，输出上电复位反相信号PORb和上电复位延时信号POR_delay。上电复位信号POR在芯片电路未接通工作电源时为Low，当芯片电路接通工作电源，经过一段复位时间后，电压源上升到一个稳定值，上电复位信号POR由Low变为High，并保持在High。

开关单元11，连接在所述熔丝的第一端和电压源VDD之间，用于开启或关闭熔丝F1与电压源VDD之间的通路。开关单元11的输出与熔丝F1的第一端和控制信号Trimming连接，其连接点即为第一节点A。开关单元11由上电复位延时信号POR_delay控制，当上电复位延时信号POR_delay为Low 时，开启开关单元11，使熔丝F1与电压源VDD连通；当上电复位延时信号POR_delay为High时，关闭开关单元11，使熔丝F1与电压源VDD断开。

传输单元12，用于传输由熔丝F1确定的逻辑值，即第一节点A的逻辑值。传输单元12由上电复位信号POR和上电复位反相信号PORb控制开启或关闭，当上电复位信号POR为Low，上电复位反相信号PORb为High时，开启传输单元12，第一节点A与第二节点B(即传输单元12的输出端)连通，第一节点A的逻辑值传输至第二节点B；当上电复位信号POR为High，上电复位反相信号PORb为Low时，关闭传输单元12，第一节点A与第二节点B断开。

锁存单元13，用于锁存传输单元12输出的逻辑值，即第二节点B的逻辑值。锁存单元13与第二节点B连接，在传输单元12被关闭时，锁存单元13可以锁存第二节点B的逻辑值，使其逻辑值保持不变。

当芯片电路接通工作电源，在上电复位信号POR为Low时，开关单元11和传输单元12都被开启，若熔丝F1未被烧断，熔丝F1的阻值非常小，熔丝F1两端仅有一很小的压降，使第一节点A的电压近似等于GND，因此第一节点A、第二节点B都为Low；若熔丝F1被烧断，熔丝F1的阻值非常大，被认为是开路，电压源VDD提供电流，使第一节点A的电压近似等于VDD，因此第一节点A、第二节点B都为High。因此，第一节点A、第二节点B的逻辑值是可以根据熔丝F1的被烧断或未被烧断来程序化的。

在上电复位信号POR由Low变为High时，由于控制开关单元11的上电复位延时信号POR_delay的转换延迟于控制传输单元12的上电复位信号POR和上电复位反相信号PORb的转换，因此先关闭传输单元12，再关闭开关单元11，这样即可保证由熔丝F1确定的第一节点A的逻辑值被传输至第二节点B后，再关闭电压源VDD与熔丝F1之间的通路。

传输单元12被关闭后，由锁存单元13锁存第二节点B的逻辑值，使其 逻辑值保持不变，也就是说，锁存单元13对由熔丝F1确定的逻辑值进行锁存，保证熔丝修整电路输出正确的逻辑值。

另外，本实施例的熔丝修整电路还包括输出单元14，用于对第二节点B的逻辑值进行反相和延时，得到输出信号OUT和输出反相信号OUTB，以将由熔丝F1确定的逻辑值提供给其它电路。

请继续参考图4，其为图3所示的熔丝修整电路的一种具体电路结构图。

反相和延时单元10，包括多个串接的反相器，反相器兼有对信号进行反相和延时的作用，反相器的个数可以根据实际需要延时的时间确定。上电复位反相信号由上电复位信号经过奇数个串接的反相器而得到，上电复位延时信号由上电复位反相信号经过奇数个串接的反相器而得到。本实施例中，反相和延时单元10包括4个串接的反相器I10、I11、I12、I13，反相器I10的输入为上电复位信号POR，输出为上电复位反相信号PORb，反相器I13的输出为上电复位延时信号POR_delay。

反相和延时单元10并不限于图4所示的由串接的反相器组成的电路结构，也可以是多个反相器和缓冲器(Buffer)串接组成的电路，缓冲器对信号有延时作用，上电复位反相信号由上电复位信号经过奇数个串接的反相器而得到，上电复位延时信号由上电复位反相信号经过奇数个串接的反相器和至少一个缓冲器而得到。例如，如图5所示，上电复位信号POR经过一个反相器I10输出上电复位反相信号PORb，再经过一个反相器I11和两个缓冲器B10、B11输出上电复位延时信号POR_delay。

开关单元11，包括第一晶体管MP0、第二晶体管MP1。第一晶体管MP0为PMOS，其栅极与上电复位延时信号POR_delay连接，即第一晶体管MP0的导通或截止由上电复位延时信号POR_delay控制，第一晶体管MP0的源极与电压源VDD连接。第二晶体管MP1为PMOS，其栅极与栅极控制信号TG连接，源极与第一晶体管MP0的漏极连接，漏极与熔丝F1的第一端和控制 信号Trimming连接，其连接点即为第一节点A，第一晶体管MP0和第二晶体管MP1的衬底(Substrate)与衬底控制信号nwell连接。

本实施例中，电路中的各个晶体管可承受电压为3.3V，由于第一晶体管MP0可承受电压为3.3V，但控制信号Trimming需要加入5V的输入电压才可以将熔丝烧断，那么在电压源VDD为3.3V，控制信号Trimming输入电压为5V时，需要电路有容忍(Tolerant)5V电压的功能，因此要加入第二晶体管MP1，并且有一个监测单元(由其它电路提供)在上电复位信号POR为Low时监测控制信号Trimming的电压，以调整栅极控制信号TG、衬底控制信号nwell的电压值，而使第一晶体管MP0、第二晶体管MP1可以保持在正常工作的状态。如果各个晶体管可承受电压为3.3V、控制信号Trimming输入电压为3.3V，或者各个晶体管可承受电压为5V、电压源VDD为5V、控制信号Trimming输入电压为5V，开关单元11也可以不包括第二晶体管MP1，即如图5所示，第一晶体管MP0的漏极直接连接至第一节点A，衬底与电压源VDD连接。

传输单元12，包括第三晶体管MN0、第四晶体管MP2、第五晶体管MP3。第三晶体管MN0为NMOS，其栅极与上电复位反相信号PORb连接，漏极与第一节点A连接，源极与第二节点B连接。第四晶体管MP2为PMOS，其栅极与上电复位信号POR连接，源极与第二节点B连接。第五晶体管MP3为PMOS，其栅极与栅极控制信号TG连接，源极与第四晶体管MP2的漏极连接，漏极与第一节点A连接，第四晶体管MP2、第五晶体管MP3的衬底与衬底控制信号nwell连接。

同样地，本实施例中，第三晶体管MN0、第四晶体管MP2可承受电压为3.3V，因此在电压源VDD为3.3V，控制信号Trimming输入电压为5V时，需要加入第五晶体管MP3，并由监测单元提供调整的栅极控制信号TG、衬底控制信号nwell，而使第三晶体管MN0、第四晶体管MP2、第五晶体管MP3 可以保持在正常工作的状态。如果各个晶体管可承受电压为3.3V、控制信号Trimming输入电压为3.3V，或者各个晶体管可承受电压为5V、电压源VDD为5V、控制信号Trimming输入电压为5V，传输单元12也可以不包括第五晶体管MP3，即如图5所示，第四晶体管MP2的漏极直接连接至第一节点A，衬底与电压源VDD连接。

锁存单元13，包括输入端和输出端互连的第一反相器I20、第二反相器I21，即第一反相器I20的输入端与第二节点B连接，并与第二反相器I21的输出端连接；第一反相器I20的输出端与第二反相器I21的输入端连接。

另外，锁存单元13也可以是一个数据锁存器(D latch)，如图5所示，数据锁存器LA由上电复位信号POR经反相器I10、I11输出的信号POR_d控制，当信号POR_d由Low变为High时，数据锁存器LA锁存并输出第二节点B的逻辑值，也就是说，在第一节点A的逻辑值被传输至第二节点B后，数据锁存器LA锁存并输出第二节点B的逻辑值，然后再关闭第一晶体管MP0。

输出单元14，包括一个反相器或多个串接的反相器，输出单元14的输出信号由传输单元12输出的逻辑值经偶数个串接的反相器而得到，输出单元14的输出反相信号由传输单元12输出的逻辑值经奇数个串接的反相器而得到。本实施例中，输出单元14包括三个反相器I30、I31、I32，第二节点B经过两个串接的反相器I30、I31得到输出信号OUT，再经过一个反相器得到输出反相信号OUTB，输出信号OUT的逻辑值与第二节点B的逻辑值相同，输出反相信号OUTB的逻辑值与第二节点B的逻辑值反相，输出信号OUT和输出反相信号OUTB可以提供给其它电路。

当芯片电路接通工作电源，在上电复位信号POR为Low时，上电复位延时信号POR_delay为Low使第一晶体管MP0导通，PORb为High使第三晶体管MN0导通，POR为Low使第四晶体管MP2导通，第二晶体管MP1、第 五晶体管MP3保持在正常工作的状态，若熔丝F1未被烧断，熔丝F1的阻值非常小，熔丝F1两端仅有一很小的压降，使第一节点A的电压近似等于GND，即第一节点A的逻辑值为Low，其经过第三晶体管MN0、第四晶体管MP2、第五晶体管MP3传输至第二节点B，使第二节点的B逻辑值为Low；若熔丝F1被烧断，熔丝F1的阻值非常大，被认为是开路，电压源VDD经过第一晶体管MP0、第二晶体管MP1提供电流，使第一节点A的电压近似等于VDD，即第一节点A的逻辑值为High，其经过第三晶体管MN0、第四晶体管MP2、第五晶体管MP3传输至第二节点B，使第二节点B的逻辑值为High。因此，在上电复位信号POR为Low时，由熔丝F1确定的逻辑值传输至第二节点B。

在上电复位信号POR由Low变为High并保持在High时，由熔丝F1确定的逻辑值已被传输至第二节点B，上电复位反相信号PORb为High使第三晶体管MN0截止，上电复位信号POR为Low使第四晶体管MP2截止，即第一节点A到第二节点B的传输路径被关闭，此时第二节点B的逻辑值由反相器I20、I21锁存，从而可以保证熔丝修整电路输出正确的逻辑值。上电复位延时信号POR_delay为High使第一晶体管MP0截止，即电压源VDD与熔丝F1之间的通路被关闭，不论熔丝F1是否被烧断，都不会有电流经过第一晶体管MP0、第二晶体管MP1和熔丝F1，因而达到了降低功耗的目的。

在上电复位信号POR为Low时，被烧断的熔丝F1确定的逻辑值是由电压源VDD经过第一晶体管MP0、第二晶体管MP1提供的；在上电复位信号POR由Low变为High时，由于控制第一晶体管MP0的上电复位延时信号POR_delay的转换延迟于控制第三晶体管MN0的上电复位反相信号PORb、控制第四晶体管MP2的上电复位信号POR的转换，因此第一节点A到第二节点B的传输路径先被关闭，电压源VDD与熔丝F1之间的通路再被关闭，也就是说，确保被烧断的熔丝F1确定的逻辑值已传输至第二节点B后，再关闭电压源VDD与熔丝F1之间的通路。

综上所述，上述技术方案由开关单元提供电压源与熔丝之间的通路，由熔丝确定的逻辑值经过传输单元输出后，先关闭传输单元，再关闭开关单元，以确保熔丝确定的逻辑值被正确地输出，锁存单元锁存输出的逻辑值，保证熔丝修整电路将输出的逻辑值正确地提供给其它电路。在开关单元被关闭后，电压源与熔丝之间的通路被关闭，无论熔丝是否被烧断，都不会有电流流过熔丝，因此，上述技术方案达到了减小电路的漏电流，降低电路功耗的目的。

本发明虽然以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以做出可能的变动和修改，因此本发明的保护范围应当以本发明权利要求所界定的范围为准。

Claims (11)

1.一种熔丝修整电路，其特征在于，包括：

熔丝，包括与控制信号连接的第一端和与地连接的第二端；

反相和延时单元，用于对上电复位信号进行反相和延时，输出上电复位反相信号和上电复位延时信号；

开关单元，连接在所述熔丝的第一端和电压源之间，由上电复位延时信号控制；

传输单元，由上电复位信号和上电复位反相信号控制其开启或关闭，所述传输单元在开启时传输由熔丝的第一端确定的逻辑值，所述传输单元先于开关单元被关闭；

锁存单元，用于锁存所述传输单元输出的逻辑值。

2.根据权利要求1所述的熔丝修整电路，其特征在于，所述上电复位反相信号由所述上电复位信号经过奇数个串接的反相器而得到，所述上电复位延时信号由所述上电复位反相信号经过奇数个串接的反相器而得到。

3.根据权利要求1所述的熔丝修整电路，其特征在于，所述上电复位反相信号由所述上电复位信号经过奇数个串接的反相器而得到，所述上电复位延时信号由所述上电复位反相信号经过奇数个串接的反相器和至少一个缓冲器而得到。

4.根据权利要求1所述的熔丝修整电路，其特征在于，所述开关单元包括第一晶体管，其栅极与上电复位延时信号连接，源极与电压源连接，漏极与熔丝的第一端连接。

5.根据权利要求1所述的熔丝修整电路，其特征在于，所述开关单元包括：第一晶体管和第二晶体管，所述第一晶体管的栅极与上电复位延时信号连接，源极与电压源连接；所述第二晶体管的栅极与栅极控制信号连接，源极与第一晶体管的漏极连接，漏极与熔丝的第一端连接。

6.根据权利要求1所述的熔丝修整电路，其特征在于，所述传输单元包括第三晶体管和第四晶体管，所述第三晶体管的栅极与上电复位反相信号连接、漏极与熔丝的第一端连接、源极为传输单元的输出端，所述第四晶体管的栅极与上电复位信号连接、漏极与熔丝的第一端连接、源极与第三晶体管的源极连接。

7.根据权利要求1所述的熔丝修整电路，其特征在于，所述传输单元包括：第三晶体管、第四晶体管和第五晶体管，所述第三晶体管的栅极与上电复位反相信号连接，漏极与熔丝的第一端连接，源极为传输单元的输出端；所述第四晶体管的栅极与上电复位信号连接，源极与第三晶体管的源极连接；所述第五晶体管的栅极与栅极控制信号连接，源极与第四晶体管的漏极连接，漏极与熔丝的第一端连接。

8.根据权利要求1所述的熔丝修整电路，其特征在于，所述锁存单元包括第一反相器和第二反相器，第一反相器的输入端与传输单元的输出端、第二个反相器的输出端连接，第一反相器的输出端与第二反相器的输入端连接。

9.根据权利要求1所述的熔丝修整电路，其特征在于，所述锁存单元为数据锁存器，锁存并输出所述传输单元输出的逻辑值。

10.根据权利要求1所述的熔丝修整电路，其特征在于，还包括输出单元，用于对传输单元输出的逻辑值进行反相和延时。

11.根据权利要求10所述的熔丝修整电路，其特征在于，所述输出单元的输出信号由所述传输单元输出的逻辑值经偶数个串接的反相器而得到，输出单元的输出反相信号由传输单元输出的逻辑值经奇数个串接的反相器而得到。

Images