KR100943862B1 - 반도체 소자 - Google Patents

반도체 소자 Download PDF

Info

Publication number
KR100943862B1
KR100943862B1 KR1020080063137A KR20080063137A KR100943862B1 KR 100943862 B1 KR100943862 B1 KR 100943862B1 KR 1020080063137 A KR1020080063137 A KR 1020080063137A KR 20080063137 A KR20080063137 A KR 20080063137A KR 100943862 B1 KR100943862 B1 KR 100943862B1
Authority
KR
South Korea
Prior art keywords
mode register
register set
signal
power
code
Prior art date
Application number
KR1020080063137A
Other languages
English (en)
Other versions
KR20100003041A (ko
Inventor
고재범
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020080063137A priority Critical patent/KR100943862B1/ko
Publication of KR20100003041A publication Critical patent/KR20100003041A/ko
Application granted granted Critical
Publication of KR100943862B1 publication Critical patent/KR100943862B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/20—Memory cell initialisation circuits, e.g. when powering up or down, memory clear, latent image memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied

Landscapes

  • Dram (AREA)

Abstract

본 발명은 반도체 설계기술에 관한 것으로서, 모드레지스터셋 초기화코드 및 모드레지스터셋 코드를 프로그래밍 하는 기술에 관한 것이다. 본 발명은 모드레지스터셋 초기화코드를 선택적으로 설정할 수 있는 반도체 소자를 제공하는 것을 그 목적으로 한다. 종래의 모드레지스터셋 회로는 모드레지스터셋 초기화코드가 하이레벨 또는 로우레벨로 고정되어서 변경할 수 없거나, 퓨즈 컷팅 등의 추가적인 작업을 통해서 모드레지스터셋 초기화코드를 하이레벨 또는 로우레벨로 설정할 수 있는 것으로 요약된다. 본 발명에서는 모드레지스터셋 초기화코드를 직접 인가하여 반도체 소자가 파워업 동작 중에 원하는 초기화코드를 설정할 수 있도록 하였다. 또한, 파워업 동작이 종료되었을 때는 인가되는 모드레지스터셋 코드를 설정할 수 있도록 하였다.
모드레지스터셋, MRS, 초기화, 파워업, 반도체 소자

Description

반도체 소자{SEMICONDUCTOR DEVICE}
본 발명은 반도체 설계기술에 관한 것으로서, 모드레지스터셋 초기화코드 및 모드레지스터셋 코드를 프로그래밍 하는 기술에 관한 것이다.
반도체 소자(SEMICONDUCTOR DEVICE)는 모드레지스터셋(Mode Register Set, MRS)에 설정된 코드(Code)를 이용하여 내부회로의 다양한 동작모드를 제어하게 되는데, 일반적으로 반도체 소자는 정상적인 동작 중에 원하는 모드레지스터셋 코드(MRS CODE)를 프로그래밍 할 수 있도록 설계되어 있다. 반도체 소자는 내부회로의 초기화 과정을 수행한 후에, 인가되는 커맨드(COMMAND)에 따른 정상적인 동작을 수행하게 되어 있는데, 모드레지스터셋(MRS)도 초기화 과정에서 초기화코드(Default Code)가 프로그래밍 된다.
도 1은 종래의 모드레지스터셋 회로이다.
도 1을 참조하면 모드레지스터셋 회로는 파워업 신호(PWRUP)에 응답하여 하이레벨의 모드레지스터셋 초기화코드를 생성하기 위한 초기화코드 생성부(110), 모드레지스터셋 설정신호(MRSP)에 응답하여, 인가된 모드레지스터셋 코드(ADD)를 전 달하기 위한 모드레지스터셋 코드 전달부(120), 초기화코드 생성부(110)의 출력신호 또는 모드레지스터셋 코드 전달부(120)의 출력신호를 래칭하기 위한 래치(130), 래치(130)의 출력신호를 반전시켜 출력하기 위한 인버터(INV2)를 구비한다.
상기와 같이 구성되는 모드레지스터셋 회로의 세부구성과 동작을 살펴보면 다음과 같다.
초기화코드 생성부(110)는 전원전압단(VDD)과 제1 노드(N1) 사이에 접속되어 파워업 신호(PWRUP)의 제어를 받는 PMOS 트랜지스터(MP1)로 구성된다. 초기화코드 생성부(110)는 파워업 신호(PWRUP)에 응답하여 하이레벨의 모드레지스터셋 초기화코드를 생성하는데, 파워업 신호(PWRUP)가 로우레벨이면 PMOS 트랜지스터(MP1)가 턴온(TURN ON) 되면서 제1 노드(N1)가 하이레벨이 된다. 파워업 신호(PWRUP)가 로우레벨 일 때는 모드레지스터셋 설정신호(MRSP)도 로우레벨이어서 트랜스미션 게이트(TG)는 턴오프(TURN OFF)되고 모드레지스터셋 코드(ADD)를 제1 노드(N1)에 전달하지 않는다. 참고적으로 파워업 신호(PWRUP)가 로우레벨일 때는 반도체 소자가 파워업 동작 중에 있다는 것을 나타내며, 파워업 신호(PWRUP)가 하이레벨일 때는 파워업 동작이 완료되었다는 것을 나타낸다.
또한, 모드레지스터셋 코드 전달부(120)는 모드레지스터셋 설정신호(MRSP)를 반전시키기 위한 인버터(INV1), 인버터(INV1)의 출력신호와 모드레지스터셋 설정신호(MRSP)의 제어를 받는 트랜스미션 게이트(TG)로 구성된다. 모드레지스터셋 코드 전달부(120)는 모드레지스터셋 설정신호(MRSP)에 응답하여, 인가된 모드레지스터셋 코드(ADD)를 전달하는데, 모드레지스터셋 설정신호(MRSP)가 하이레벨 일 때 트랜스 미션 게이트(TG)가 턴온(TURN ON) 되어 제1 노드(N1)에 모드레지스터셋 코드(ADD)를 전달하게 된다. 이때, 파워업 신호(PWRUP)는 하이레벨이어서 PMOS 트랜지스터(MP1)는 턴오프(TURN OFF) 된다.
또한, 래치(130)는 초기화코드 생성부(110)의 출력신호 또는 모드레지스터셋 코드 전달부(120)의 출력신호를 래칭하는데, 파워업 신호(PWRUP)와 모드레지스터셋 설정신호(MRSP)가 로우레벨이면 제1 노드(N1)로 전달되는 하이레벨의 모드레지스터셋 초기화코드를 래칭하며, 파워업 신호(PWRUP)가 하이레벨을 유지할 때 모드레지스터셋 설정신호(MRSP)가 하이레벨이면 제1 노드(N1)로 전달되는 모드레지스터셋 코드(ADD)를 래칭하게 된다.
마지막으로, 래치(130)에서 출력되는 신호는 인버터(INV2)에서 반전되어 출력된다.
상기와 같은 종래의 모드레지스터셋 회로는 파워업 신호(PWRUP)에 응답하여 모드레지스터셋 초기화코드를 하이레벨로 설정하기 위한 회로이며, 모드레지스터셋 초기화코드는 하이레벨로 고정되어 회로의 수정 없이는 변경할 수 없다.
도 2는 종래의 다른 모드레지스터셋 회로이다.
도 2을 참조하면 모드레지스터셋 회로는 파워업 신호(PWRUP)에 응답하여 로우레벨의 모드레지스터셋 초기화코드를 생성하기 위한 초기화코드 생성부(210), 모드레지스터셋 설정신호(MRSP)에 응답하여, 인가된 모드레지스터셋 코드(ADD)를 전달하기 위한 모드레지스터셋 코드 전달부(220), 초기화코드 생성부(210)의 출력신호 또는 모드레지스터셋 코드 전달부(220)의 출력신호를 래칭하기 위한 래치(230), 래치(230)의 출력신호를 반전시켜 출력하기 위한 인버터(INV3)를 구비한다.
상기와 같이 구성되는 모드레지스터셋 회로의 세부구성과 동작을 살펴보면 다음과 같다.
초기화코드 생성부(210)는 파워업 신호(PWRUP)를 반전시키기 위한 인버터(INV1), 접지전압단(VSS)과 제1 노드(N1) 사이에 접속되어 인버터(INV1)의 출력신호의 제어를 받는 NMOS 트랜지스터(MN1)로 구성된다. 초기화코드 생성부(210)는 파워업 신호(PWRUP)에 응답하여 로우레벨의 모드레지스터셋 초기화코드를 생성하는데, 파워업 신호(PWRUP)가 로우레벨이면 NMOS 트랜지스터(MN1)가 턴온(TURN ON) 되면서 제1 노드(N1)가 로우레벨이 된다. 파워업 신호(PWRUP)가 로우레벨 일 때는 모드레지스터셋 설정신호(MRSP)도 로우레벨이어서 트랜스미션 게이트(TG)는 턴오프(TURN OFF)되고 모드레지스터셋 코드(ADD)를 제1 노드(N1)에 전달하지 않는다. 여기에서 파워업 신호(PWRUP)가 로우레벨일 때는 반도체 소자가 파워업 동작 중에 있다는 것을 나타내며, 파워업 신호(PWRUP)가 하이레벨일 때는 파워업 동작이 완료되었다는 것을 나타낸다.
또한, 모드레지스터셋 코드 전달부(220)는 모드레지스터셋 설정신호(MRSP)를 반전시키기 위한 인버터(INV2), 인버터(INV2)의 출력신호와 모드레지스터셋 설정신호(MRSP)의 제어를 받는 트랜스미션 게이트(TG)로 구성된다. 모드레지스터셋 코드 전달부(220)는 모드레지스터셋 설정신호(MRSP)에 응답하여, 인가된 모드레지스터셋 코드(ADD)를 전달하는데, 모드레지스터셋 설정신호(MRSP)가 하이레벨 일 때 트랜스미션 게이트(TG)가 턴온(TURN ON) 되어 제1 노드(N1)에 모드레지스터셋 코드(ADD) 를 전달하게 된다. 이때, 파워업 신호(PWRUP)는 하이레벨이어서 NMOS 트랜지스터(MN1)는 턴오프(TURN OFF) 된다.
또한, 래치(230)는 초기화코드 생성부(210)의 출력신호 또는 모드레지스터셋 코드 전달부(220)의 출력신호를 래칭하는데, 파워업 신호(PWRUP)와 모드레지스터셋 설정신호(MRSP)가 로우레벨이면 제1 노드(N1)로 전달되는 로우레벨의 모드레지스터셋 초기화코드를 래칭하며, 파워업 신호(PWRUP)가 하이레벨을 유지할 때 모드레지스터셋 설정신호(MRSP)가 하이레벨이면 제1 노드(N1)로 전달되는 모드레지스터셋 코드(ADD)를 래칭하게 된다.
마지막으로, 래치(230)에서 출력되는 신호는 인버터(INV3)에서 반전되어 출력된다.
상기와 같은 종래의 모드레지스터셋 회로는 파워업 신호(PWRUP)에 응답하여 모드레지스터셋 초기화코드를 로우레벨로 설정하기 위한 회로이며, 모드레지스터셋 초기화코드는 로우레벨로 고정되어 회로의 수정 없이는 변경할 수 없다.
도 3은 종래의 또 다른 모드레지스터셋 회로이다.
도 3을 참조하면 모드레지스터셋 회로는 파워업 신호(PWRUP)에 응답하여 하이레벨의 모드레지스터셋 초기화코드를 생성하기 위한 제1 초기화코드 생성부(310), 파워업 신호(PWRUP)에 응답하여 로우레벨의 모드레지스터셋 초기화코드를 생성하기 위한 제2 초기화코드 생성부(320), 제1 초기화코드 생성부(310)의 출력신호 또는 제2 초기화코드 생성부(320)의 출력신호를 선택적으로 전달하기 위한 스위칭부(330), 모드레지스터셋 설정신호(MRSP)에 응답하여, 인가된 모드레지스터셋 코 드(ADD)를 전달하기 위한 모드레지스터셋 코드 전달부(340), 스위칭부(330)의 출력신호 또는 모드레지스터셋 코드 전달부(340)의 출력신호를 래칭하기 위한 래치(350), 래치(350)의 출력신호를 반전시켜 출력하기 위한 인버터(INV3)를 구비한다.
상기와 같이 구성되는 모드레지스터셋 회로의 세부구성과 동작은 다음과 같이 이루어진다.
제1 초기화코드 생성부(310)는 전원전압단(VDD)과 제1 노드(N1) 사이에 접속되어 파워업 신호(PWRUP)의 제어를 받는 PMOS 트랜지스터(MP1)로 구성된다. 제1 초기화코드 생성부(310)는 파워업 신호(PWRUP)에 응답하여 하이레벨의 모드레지스터셋 초기화코드를 생성하는데, 파워업 신호(PWRUP)가 로우레벨이면 PMOS 트랜지스터(MP1)가 턴온(TURN ON) 되면서 제1 노드(N1)가 하이레벨이 된다.
또한, 제2 초기화코드 생성부(320)는 파워업 신호(PWRUP)를 반전시키기 위한 인버터(INV1), 접지전압단(VSS)과 제1 노드(N1) 사이에 접속되어 인버터(INV1)의 출력신호의 제어를 받는 NMOS 트랜지스터(MN1)로 구성된다. 제2 초기화코드 생성부(320)는 파워업 신호(PWRUP)에 응답하여 로우레벨의 모드레지스터셋 초기화코드를 생성하는데, 파워업 신호(PWRUP)가 로우레벨이면 NMOS 트랜지스터(MN1)가 턴온(TURN ON) 되면서 제1 노드(N1)가 로우레벨이 된다.
또한, 스위칭부(330)는 제1 초기화코드 생성부(310)와 제1 노드(N1) 사이에 삽입된 제1 퓨즈(SW1), 제2 초기화코드 생성부(320)와 제1 노드(N1) 사이에 삽입된 제2 퓨즈(SW2)로 구성된다. 따라서 모드레지스터셋 초기화코드를 로우레벨로 설정 하기 위해서는 제1 퓨즈(SW1)를 끊어버리고, 하이레벨로 설정하기 위해서는 제2 퓨즈(SW2)를 끊어버리는 추가적인 작업을 거치게 된다.
모드레지스터셋 코드 전달부(340), 래치(350), 인버터(INV3)는 도 1, 도 2의 모드레지스터셋 회로와 동일하므로 중복된 설명은 생략하기로 한다.
도 1과 도 2의 종래의 모드레지스터셋 회로는 모드레지스터셋 초기화코드가 하이레벨 또는 로우레벨로 고정되어서 회로의 수정 없이는 변경할 수 없는 것으로 요약된다. 또한, 도 3의 모드레지스터셋 회로는 퓨즈 컷팅(CUTTING)을 통해서 모드레지스터셋 초기화코드를 하이레벨 또는 로우레벨로 선택할 수 있지만 퓨즈 컷팅에 대한 추가적인 작업이 필요하고 테스트 시간도 추가로 소요된다.
본 발명은 상기와 같은 종래의 문제점을 해결하기 위해 제안된 것으로, 모드레지스터셋 초기화코드를 선택적으로 설정할 수 있는 반도체 소자를 제공하는 것을 그 목적으로 한다.
상기의 기술적 과제를 달성하기 위한 본 발명의 일 측면에 따르면, 파워업 신호에 응답하여, 인가된 모드레지스터셋 초기화코드를 래칭하기 위한 제1 래칭수단; 상기 파워업 신호 및 모드레지스터셋 설정신호에 응답하여, 인가된 모드레지스터셋 코드를 래칭하기 위한 제2 래칭수단; 및 상기 제1 래칭수단 또는 상기 제2 래칭수단의 래칭된 신호를 출력하기 위한 출력수단을 구비하는 반도체 소자가 제공된다.
종래의 모드레지스터셋 회로는 모드레지스터셋 초기화코드가 하이레벨 또는 로우레벨로 고정되어서 변경할 수 없거나, 퓨즈 컷팅 등의 추가적인 작업을 통해서 모드레지스터셋 초기화코드를 하이레벨 또는 로우레벨로 설정할 수 있는 것으로 요약된다. 본 발명에서는 모드레지스터셋 초기화코드를 직접 인가하여 반도체 소자가 파워업 동작 중에 원하는 초기화코드를 설정할 수 있도록 하였다. 또한, 파워업 동작이 종료되었을 때는 인가되는 모드레지스터셋 코드를 설정할 수 있도록 하였다.
본 발명에 따르면 모드레지스터셋 초기화코드를 설정하기 위해서, 퓨즈 컷팅 등의 추가적인 작업과 테스트 과정이 요구되지 않기 때문에 그에 따른 비용절감의 효과가 있으며, 모드레지스터셋 초기화코드를 회로의 수정 없이 사용자가 설정할 수 있음으로서 초기화 설정에 대한 유연성을 확보하여 반도체 소자의 개발시간을 단축시킬 수 있다.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 바람직한 실시예를 첨부도면을 참조하여 설명하기로 한다. 일반적으로 회로의 논리신호는 전압레벨에 대응하여 하이레벨(HIGH LEVEL, H) 또는 로우레벨(LOW LEVEL, L)로 구분하며, 각각 '1' 과 '0' 등으로 표현하기도 한다. 또한, 필요에 따라 추가적으로 하이임피던스(High Impedence, HI-Z) 상태 등을 가질 수 있다고 정의하고 기술한다. 또한, 본 실시예에서 사용하는 용어인 PMOS(P-channel Metal Oxide Semiconductor)와 NMOS(N-channel Metal Oxide Semiconductor)는 MOSFET(Metal Oxide Semiconductor Field-Effect Transistor)의 한 종류임을 미리 밝혀둔다.
도 4는 본 발명의 일 실시예에 따른 반도체 소자의 회로도이다.
도 4를 참조하면 반도체 소자는 파워업 신호(PWRUP)에 응답하여, 인가된 모 드레지스터셋 초기화코드(InitValue)를 래칭하기 위한 제1 래칭부(410), 파워업 신호(PWRUP) 및 모드레지스터셋 설정신호(MRSP)에 응답하여, 인가된 모드레지스터셋 코드(ADD)를 래칭하기 위한 제2 래칭부(420), 제1 래칭부(410) 또는 제2 래칭부(420)의 래칭된 신호를 출력하기 위한 출력부(430)를 구비한다. 상기의 반도체 소자는 파워업 신호(PWRUP)가 로우레벨일 때는 반도체 소자가 파워업 동작 중에 있다는 것을 나타내며, 파워업 신호(PWRUP)가 하이레벨일 때는 파워업 동작이 완료되었다는 것을 나타낸다.
상기와 같이 구성되는 반도체 소자의 세부구성과 동작을 살펴보면 다음과 같다.
제1 래칭부(410)는 파워업 신호(PWRUP)를 반전시키기 위한 제1 인버터(INV1), 제1 인버터(INV1)의 출력신호(PWRUPb)와 모드레지스터셋 초기화코드(InitValue)를 입력으로 하는 제1 부정논리곱수단(NAND1), 파워업 신호(PWRUP)의 제어를 받아 제1 부정논리곱수단(NAND1)의 출력신호를 반전시켜 제1 부정논리곱수단(NAND1)의 입력단(N1) -모드레지스터셋 초기화코드의 입력단임-에 전달하기 위한 제1 삼상버퍼(BUFF1)로 구성된다. 여기에서 제1 부정논리곱수단(NAND1)은 난드 게이트(NAND GATE)로 구성된다.
또한, 제2 래칭부(420)는 모드레지스터셋 설정신호(MRSP)에 응답하여 모드레지스터셋 코드(ADD)를 전달하기 위한 스위칭부(421), 파워업 신호(PWRUP)와 스위칭부(421)의 출력신호를 입력으로 하는 제2 부정논리곱수단(NAND2), 파워업 신호(PWRUP)의 제어를 받아 제2 부정논리곱수단(NAND2)의 출력신호를 반전시켜 제2 부정논리곱수단(NAND2)의 입력단(N2) -모드레지스터셋 코드의 입력단임-에 전달하기 위한 제2 삼상버퍼(BUFF2)로 구성된다. 여기에서 스위칭부(421)부는 모드레지스터셋 설정신호(MRSP)를 반전시키기 위한 제2 인버터(INV2), 모드레지스터셋 설정신호(MRSP)와 제2 인버터(INV2)의 출력신호의 제어를 받는 트랜스미션 게이트(TG)로 구성되며, 제2 부정논리곱수단(NAND2)은 난드 게이트(NAND GATE)로 구성된다.
또한, 출력부(430)는 제1 부정논리곱수단(NAND1)의 출력신호와 제2 부정논리곱수단(NAND2)의 출력신호를 입력으로 하는 제3 부정논리곱수단(NAND3)으로 구성되며 제3 부정논리곱수단(NAND3)은 난드 게이트(NAND GATE)로 구성된다.
우선, 파워업 신호(PWRUP)가 로우레벨 일 때, 제1 래칭부(410)의 제1 인버터(INV1)의 출력신호(PWRUPb)가 하이레벨이므로, 제1 부정논리곱수단(NAND1)은 모드레지스터셋 초기화코드(InitValue)를 반전시켜 제1 노드(A)에 전달하게 된다. 이때, 제1 삼상버퍼(BUFF1)는 제1 노드(A)의 신호를 반전시켜 제1 부정논리곱수단(NAND1)의 입력단(N1) -모드레지스터셋 초기화코드의 입력단임-에 전달하게 되면서 모드레지스터셋 초기화코드(InitValue)를 래칭하게 된다. 파워업 신호(PWRUP)가 로우레벨 일 때는 모드레지스터셋 설정신호(MRSP)도 로우레벨이므로 제2 래칭부(420)의 스위칭부(421)는 모드레지스터셋 코드(ADD)를 전달하지 않고, 제2 부정논리곱수단(NAND2)은 제2 노드(B)를 하이레벨로 유지시키게 된다. 또한, 제2 삼상버퍼(BUFF2)는 턴오프(TURN OFF) 되어서 제2 노드(B)와 제2 부정논리곱수단(NAND2)의 입력단(N2) 사이에 DC(Direct Current)경로가 생기는 것을 방지하게 된다. 만약, 제2 삼상버퍼(BUFF2)가 턴오프(TURN OFF) 되지 않는다면 제2 부정논리곱수 단(NAND2)의 입력단(N2)이 하이레벨을 유지하고 있을 때, 제2 삼상버퍼(BUFF2)에서 출력되는 로우레벨의 신호와 경합하게 되면서 DC(Direct Current) 경로를 유발하게 된다. 출력부(430)의 제3 부정논리곱수단(NAND3)은 제2 노드(B)가 하이레벨을 유지하고 있으므로 제1 노드(A)의 신호를 반전시켜 출력하게 된다. 따라서 파워업 신호(PWRUP)가 로우레벨 일 때, 인가된 모드레지스터셋 초기화코드(InitValue)가 래칭되고 출력부(430)를 통해서 출력된다.
다음으로, 파워업 신호(PWRUP)가 하이레벨 일 때, 제1 래칭부(410)의 제1 인버터(INV1)의 출력신호(PWRUPb)가 로우레벨이므로, 제1 부정논리곱수단(NAND1)은 모드레지스터셋 초기화코드(InitValue)를 제1 노드(A)에 전달하지 않고, 제1 노드(A)를 하이레벨로 유지시키게 된다. 또한, 제1 삼상버퍼(BUFF1)는 턴오프(TURN OFF) 되어서 제1 노드(A)와 제1 부정논리곱수단(NAND1)의 입력단(N1) 사이에 DC(Direct Current)경로가 생기는 것을 방지하게 된다. 만약, 제1 삼상버퍼(BUFF1)가 턴오프(TURN OFF) 되지 않는다면 제1 부정논리곱수단(NAND1)의 입력단(N1)이 하이레벨을 유지하고 있을 때, 제1 삼상버퍼(BUFF1)에서 출력되는 로우레벨의 신호와 경합하게 되면서 DC(Direct Current) 경로를 유발하게 된다. 파워업 신호(PWRUP)가 하이레벨을 유지하고 모드레지스터셋 설정신호(MRSP)가 하이레벨 일 때 제2 래칭부(420)의 스위칭부(421)는 모드레지스터셋 코드(ADD)를 제2 부정논리곱수단(NAND2)에 전달하게 되며, 제2 부정논리곱수단(NAND2)은 전달된 모드레지스터셋 코드(ADD)를 반전시켜 제2 노드(B)에 전달하게 된다. 이때, 제2 삼상버퍼(BUFF2)는 제2 노드(B)의 신호를 반전시켜 제2 부정논리곱수단(NAND2)의 입력단(N2) -모드레 지스터셋 코드의 입력단임-에 전달하게 되면서 모드레지스터셋 코드(ADD)를 래칭하게 된다. 출력부(430)의 제3 부정논리곱수단(NAND3)은 제1 노드(A)가 하이레벨을 유지하고 있으므로 제2 노드(B)의 신호를 반전시켜 출력하게 된다. 따라서 파워업 신호(PWRUP)가 하이레벨을 유지하고 모드레지스터셋 설정신호(MRSP)가 하이레벨일 때, 인가된 모드레지스터셋 코드(ADD)가 래칭되고 출력부(430)를 통해서 출력된다.
이상, 본 발명의 실시예에 따라 구체적인 설명을 하였다. 본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다. 예컨대 신호의 활성화를 나타내기 위해 액티브 하이(Active High) 또는 액티브 로우(Active Low)로의 구성은 실시예에 따라 달라질 수 있다. 또한, 동일한 기능을 구현하기 위해 필요에 따라 트랜지스터의 구성은 변경될 수 있다. 즉, PMOS 트랜지스터와 NMOS 트랜지스터의 구성은 서로 대체될 수 있을 것이며, 필요에 따라 다양한 트랜지스터를 이용하여 구현될 수 있다. 이러한 회로의 변경은 너무 경우의 수가 많고, 이에 대한 변경은 통상의 전문가라면 누구나 쉽게 유추할 수 있기에 그에 대한 열거는 생략하기로 한다.
도 1은 종래의 모드레지스터셋 회로이다.
도 2는 종래의 다른 모드레지스터셋 회로이다.
도 3은 종래의 또 다른 모드레지스터셋 회로이다.
도 4는 본 발명의 일 실시예에 따른 반도체 소자의 회로도이다.
*도면의 주요 부분에 대한 부호의 설명
410: 제1 래칭부
420: 제2 래칭부
421: 스위칭부

Claims (5)

  1. 파워업 신호에 응답하여, 인가된 모드레지스터셋 초기화코드를 래칭하기 위한 제1 래칭수단;
    상기 파워업 신호 및 모드레지스터셋 설정신호에 응답하여, 인가된 모드레지스터셋 코드를 래칭하기 위한 제2 래칭수단; 및
    상기 제1 래칭수단 또는 상기 제2 래칭수단의 래칭된 신호를 출력하기 위한 출력수단
    을 구비하는 반도체 소자.
  2. 제1항에 있어서,
    상기 제1 래칭수단은,
    상기 파워업 신호를 반전시키기 위한 제1 인버터;
    상기 제1 인버터의 출력신호와 상기 모드레지스터셋 초기화코드를 입력으로 하는 제1 부정논리곱수단; 및
    상기 파워업 신호의 제어를 받아 상기 제1 부정논리곱수단의 출력신호를 반전시켜 상기 제1 부정논리곱수단의 입력단 -상기 모드레지스터셋 초기화코드의 입력단임-에 전달하기 위한 제1 삼상버퍼를 포함하는 것을 특징으로 하는 반도체 소자.
  3. 제2항에 있어서,
    상기 제2 래칭수단은,
    상기 모드레지스터셋 설정신호에 응답하여 상기 모드레지스터셋 코드를 전달하기 위한 스위칭부;
    상기 파워업 신호와 상기 스위칭부의 출력신호를 입력으로 하는 제2 부정논리곱수단; 및
    상기 파워업 신호의 제어를 받아 상기 제2 부정논리곱수단의 출력신호를 반전시켜 상기 제2 부정논리곱수단의 입력단 -상기 모드레지스터셋 코드의 입력단임-에 전달하기 위한 제2 삼상버퍼를 포함하는 것을 특징으로 하는 반도체 소자.
  4. 제3항에 있어서,
    상기 스위칭부는,
    상기 모드레지스터셋 설정신호를 반전시키기 위한 제2 인버터와,
    상기 모드레지스터셋 설정신호와 상기 제2 인버터의 출력신호의 제어를 받는 트랜스미션 게이트를 포함하는 것을 특징으로 하는 반도체 소자.
  5. 제3항 또는 제4항에 있어서,
    상기 출력수단은 상기 제1 부정논리곱수단의 출력신호와 상기 제2 부정논리곱수단의 출력신호를 입력으로 하는 제3 부정논리곱수단을 포함하는 것을 특징으로 하는 반도체 소자.
KR1020080063137A 2008-06-30 2008-06-30 반도체 소자 KR100943862B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080063137A KR100943862B1 (ko) 2008-06-30 2008-06-30 반도체 소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080063137A KR100943862B1 (ko) 2008-06-30 2008-06-30 반도체 소자

Publications (2)

Publication Number Publication Date
KR20100003041A KR20100003041A (ko) 2010-01-07
KR100943862B1 true KR100943862B1 (ko) 2010-02-24

Family

ID=41813004

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080063137A KR100943862B1 (ko) 2008-06-30 2008-06-30 반도체 소자

Country Status (1)

Country Link
KR (1) KR100943862B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101430621B1 (ko) 2013-02-05 2014-08-14 삼성에스디아이 주식회사 배터리 팩

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050111442A (ko) * 2004-05-20 2005-11-25 삼성전자주식회사 반도체 장치, 이 장치의 미러 모드 설정 방법, 및 이장치를 이용한 모듈

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050111442A (ko) * 2004-05-20 2005-11-25 삼성전자주식회사 반도체 장치, 이 장치의 미러 모드 설정 방법, 및 이장치를 이용한 모듈

Also Published As

Publication number Publication date
KR20100003041A (ko) 2010-01-07

Similar Documents

Publication Publication Date Title
US20090066386A1 (en) Mtcmos flip-flop with retention function
EP1093128A2 (en) Data storage circuits using a low threshold voltage output enable circuit
JP4041461B2 (ja) スリープ・モード中の信号状態および漏れ電流の制御
US6566932B2 (en) On-chip system with voltage level converting device for preventing leakage current due to voltage level difference
JP4851867B2 (ja) フリップフロップ回路
US7005897B2 (en) Output circuit
US6972601B2 (en) Sense amplifier having synchronous reset or asynchronous reset capability
KR100464937B1 (ko) 반도체 메모리의 테스트 모드 플래그 신호 발생 장치
JP4416682B2 (ja) 半導体集積回路装置
KR100943862B1 (ko) 반도체 소자
KR100338337B1 (ko) 모드 설정 확정 신호 발생 회로
US9082470B2 (en) Semiconductor memory apparatus and method of operating using the same
US6191607B1 (en) Programmable bus hold circuit and method of using the same
KR100656471B1 (ko) 입력 버퍼
KR100718039B1 (ko) 반도체 메모리 장치의 테스트 모드 제어 회로
KR20040095857A (ko) 반도체 장치의 내부 전압 발생회로
JP3769310B2 (ja) 入力回路
KR100670728B1 (ko) 플립플롭 회로
KR20100030845A (ko) 반도체 메모리 소자
KR100965765B1 (ko) 반도체 소자
KR20000021373A (ko) 논리합 회로
CN106874231B (zh) 一种总线保持器及电子装置
KR100474587B1 (ko) 센스앰프출력회로
JPH1141086A (ja) 集積回路
KR100223827B1 (ko) 프로그래머블 출력버퍼회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee