JP2002026260A - 半導体装置 - Google Patents

Abstract

(57)【要約】 【課題】 外部電源投入時において、内部電源電位の立
上がりを安定的に高速化できる半導体装置を提供する。 【解決手段】 電圧発生回路１００は、元参照電位信号
Ｖｒ０および参照電位信号Ｖｒ１をそれぞれ生成する元
参照電位信号発生回路１１０および参照電位信号発生回
路１２０と、参照電位信号Ｖｒ１に基づいて内部電源電
位Ｖｃｃ１の電位レベルを制御するアクティブＶＤＣ１
３０とを備える。起動制御回路１５０−１，１５０−２
は、外部電源の起動から元参照電位信号Ｖｒ０および参
照電位信号Ｖｒ１が所定値に到達するまでの期間、電圧
発生回路１００を高速に動作させるために制御信号ＡＬ
Ｖ１，ＡＬＶ２をそれぞれ活性化する。起動制御回路１
５０−１，１５０−２は、元参照電位信号Ｖｒ０および
参照電位信号Ｖｒ１を用いずに外部電源の起動を検知す
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、半導体装置に関
し、より特定的には、外部電源から供給された外部電源
電位を内部回路の駆動に用いられる内部電源電位に変換
する電圧発生回路を内蔵する半導体装置に関する。

【０００２】

【従来の技術】半導体装置を始めとする、種々の電位レ
ベルで駆動される内部回路群を備える装置においては、
外部電源から供給される外部電源電位を所望の電位レベ
ルの内部電源電位に変換するための電圧発生回路が用い
られる。このような電圧発生回路としては、いわゆるＶ
ＤＣ（Voltage Down Converter）等が用いられる。

【０００３】図１３は、半導体装置内部における内部電
源電位の生成に一般的に使用される電圧発生回路５００
の構成を示す概略ブロック図である。

【０００４】図１３を参照して、電圧発生回路５００
は、外部電源配線５０５から外部電源電位ＶＤＤを受け
て、内部電源電位の設定値に対応する参照電位信号ＶＲ
ＥＦを生成するＶＲＥＦ発生回路５１０と、内部電源電
位Ｖｃｃを内部電源配線５２５に生成するＶＤＣ５２０
とを備える。

【０００５】ＶＤＣ５２０は、内部電源配線５２５およ
び参照電位信号ＶＲＥＦの電位レベルを比較して、内部
電源配線５２５の電位レベルが参照電位信号ＶＲＥＦの
電位レベルよりも低い場合に外部電源配線５０５から内
部配線５２５に電流を供給することによって、内部電源
電位Ｖｃｃを目標レベルに保持する。

【０００６】したがって、外部電源が起動され、外部電
源配線５０５において外部電源電位ＶＤＤが立上がる
と、まず参照電位信号ＶＲＥＦの電位レベルが立上が
り、参照電位信号ＶＲＥＦに基づいてＶＤＣ５２０によ
る内部電源電位Ｖｃｃ１の制御が実行される。

【０００７】すなわち、電圧発生回路５００では、外部
電源の起動時において、外部電源電位→参照電位信号Ｖ
ＲＥＦ→内部電源電位Ｖｃｃの順に起動される。電圧発
生回路５００による内部電源電位Ｖｃｃの設定精度は、
参照電位信号ＶＲＥＦの設定精度に大きく影響を受ける
ことから、過渡的なオーバーシュート等を回避してより
安定的に内部電源電位Ｖｃｃを生成するために、参照電
位信号ＶＲＥＦを段階的に生成するような構成も使用さ
れている。

【０００８】

【発明が解決しようとする課題】しかしながら、半導体
装置においては、外部電源の起動から内部回路動作が実
行されるまでの期間が、仕様に基づく規格値を満足する
必要がある。このため、過渡的な電位変動が生じやすい
外部電源起動時（以下、単に電源起動時ともいう）にお
いて、参照電位信号ＶＲＥＦを安定的に生成する必要が
ある一方で、内部電源電位Ｖｃｃの立上がりの高速化を
図ることも必要である。

【０００９】この際に、内部電源配線の電位レベルを監
視して、内部電源電位Ｖｃｃの電位レベルが所定値以下
である場合には、ＶＤＣの動作速度を通常時よりも高速
化する手法が考えられる。しかし、電源起動時という初
期状態においては、各ノードの電位レベルも過渡状態で
あるため、いずれの内部ノードの電位レベルとの比較に
よって、ＶＤＣの動作速度の切換を行なうかが問題とな
る。

【００１０】この発明は、このような問題点を解決する
ためになされたものであって、この発明の目的は、電源
起動時において内部回路で使用する内部電源電位を高速
に生成可能な半導体装置の構成を提供することである。

【００１１】

【課題を解決するための手段】請求項１記載の半導体装
置は、第１の外部電源から第１の外部電源電位の供給を
受けて動作する半導体装置であって、第１の外部電源電
位を伝達する第１の外部電源配線と、第１の外部電源配
線から受けた第１の外部電源電位を内部電源電位に変換
して内部電源配線に供給する電圧発生回路とを備え、電
圧発生回路は、第１の外部電源配線から第１の外部電源
電位を受けて内部電源電位の設定電位レベルに応じた参
照電位信号を第１の中間ノードに生成する参照電位部
と、内部電源配線の第１の中間ノードに対する電位レベ
ル差に応じた電流量を外部電源配線から内部電源配線に
供給する電圧変換回路と、第１の制御信号の活性化期間
中において、電圧変換回路に対して第１の動作電流を供
給する第１の電流供給回路と、第１の外部電源が起動さ
れてから内部電源配線の電位レベルが所定レベルに到達
するまでの間第１の制御信号を活性化する第１の起動制
御回路とを含み、第１の起動制御回路は、第１の中間ノ
ードとは独立した第１の基準ノードと内部電源配線との
電位レベルの比較によって、第１の外部電源の起動を検
知し、第１の基準ノードは、参照電位信号の生成とは独
立した第１の直流電位を伝達し、内部電源配線から内部
電源電位を受けて動作する内部回路をさらに備える。

【００１２】請求項２記載の半導体装置は、請求項１記
載の半導体装置であって、第２の外部電源から第２の外
部電源電位の供給をさらに受けて動作し、第１の基準ノ
ードは、第２の外部電源電位と電気的に結合される。

【００１３】請求項３記載の半導体装置は、請求項１記
載の半導体装置であって、第１の制御信号は、活性状態
に対応する第１の電位レベルと、非活性状態に対応する
第１の電位レベルよりも低い第２の電位レベルとを有
し、第１の制御回路は、内部電源配線と電気的に結合さ
れたゲートを有し、第１の基準ノードと第１の内部ノー
ドとの間に電気的に結合される第１の電界効果型トラン
ジスタと、内部電源配線と電気的に結合されたゲートを
有し、第１の内部ノードと第２の電位レベルを供給する
電位供給ノードとの間に電気的に結合される第２の電界
効果型トランジスタと、第１の内部ノードと電気的に結
合されたゲートを有し、第２の内部ノードと電位供給ノ
ードとの間に電気的に結合される第３の電界効果型トラ
ンジスタと、内部電源配線と電気的に結合されたゲート
を有し、第３の内部ノードと電位供給ノードとの間に電
気的に結合される第４の電界効果型トランジスタと、第
２および第３の内部ノードの電位レベルに応じて、第２
および第３の内部ノードの電位レベルを第１および第２
の電位レベルの一方ずつに設定し保持するラッチ回路
と、第３の内部ノードの電位レベルに応じて、第１の制
御信号を生成する信号バッファとを有する。

【００１４】請求項４記載の半導体装置は、請求項３記
載の半導体装置であって、第３の電界効果型トランジス
タは、第１の直流電位がゲートに入力された場合に、第
２の内部ノードと電位供給ノードとの間に電流経路を形
成可能である。

【００１５】請求項５記載の半導体装置は、請求項３記
載の半導体装置であって、第１の直流電位は、設定電位
レベル以下である。

【００１６】請求項６記載の半導体装置は、請求項１記
載の半導体装置であって、電圧発生部は、外部電源配線
から外部電源電位を受けて、参照電位信号を生成するた
めの元参照電位信号を第２の中間ノードに生成する元参
照電位発生回路と、第２の中間ノードと第１の中間ノー
ドとの電位レベル差に応じて第１の中間ノードを充電す
る参照電位発生回路とを含み、電圧発生回路は、参照電
位発生回路に第２の動作電流を供給する第２の電流供給
回路と、第２の制御信号の活性化期間中において、第２
の動作電流よりも大きい第３の動作電流を参照電位発生
回路に供給する第３の電流供給回路と、第１の外部電源
が起動されてから第１の中間ノードの電位レベルが所定
レベルに到達するまでの間、第２の制御信号を活性化す
る第２の起動制御回路とをさらに含み、第２の起動制御
回路は、第２の中間ノードとは独立の第２の基準ノード
と第１の中間ノードとの電位レベルの比較によって、第
１の外部電源の起動を検知し、第２の基準ノードは、元
参照電位信号の生成とは独立した第２の直流電位を伝達
する。

【００１７】請求項７記載の半導体装置は、請求項６記
載の半導体装置であって、第２の外部電源から第２の外
部電源電位の供給をさらに受けて動作し、第２の基準ノ
ードは、第２の外部電源電位と結合される。

【００１８】請求項８記載の半導体装置は、請求項２ま
たは７に記載の半導体装置であって、第２の外部電源
は、第１の外部電源と同時もしくはそれより早いタイミ
ングで起動される。

【００１９】請求項９記載の半導体装置は、請求項６記
載の半導体装置であって、第２の制御信号は、活性状態
に対応する第１の電位レベルと、非活性状態に対応する
第１の電位レベルよりも低い第２の電位レベルとを有
し、第２の制御回路は、第１の中間ノードと電気的に結
合されたゲートを有し、第２の基準ノードと第１の内部
ノードとの間に電気的に結合される第１の電界効果型ト
ランジスタと、第１の中間ノードと電気的に結合された
ゲートを有し、第１の内部ノードと第２の電位レベルを
供給する電位供給ノードとの間に電気的に結合される第
２の電界効果型トランジスタと、第１の内部ノードと電
気的に結合されたゲートを有し、第２の内部ノードと電
位供給ノードとの間に電気的に結合される第３の電界効
果型トランジスタと、第１の中間ノードと電気的に結合
されたゲートを有し、第３の内部ノードと電位供給ノー
ドとの間に電気的に結合される第４の電界効果型トラン
ジスタと、第２および第３の内部ノードの電位レベルに
応じて、第２および第３の内部ノードの電位レベルを第
１および第２の電位レベルの一方ずつに設定し保持する
ラッチ回路と、第３の内部ノードの電位レベルに応じ
て、第２の制御信号を生成する信号バッファとを有す
る。

【００２０】請求項１０記載の半導体装置は、請求項９
記載の半導体装置であって、第３の電界効果型トランジ
スタは、第２の直流電位がゲートに入力された場合に、
第２の内部ノードと電位供給ノードとの間に電流経路を
形成可能である。

【００２１】請求項１１記載の半導体装置は、請求項９
記載の半導体装置であって、第２の直流電位は、定常時
における参照電位信号の電位レベル以下である。

【００２２】請求項１２記載の半導体装置は、第１およ
び第２の外部電源から第１および第２の外部電源電位の
供給をそれぞれ受けて動作する半導体装置であって、第
１の外部電源電位を供給する第１の外部電源配線と、第
２の外部電源電位を供給する第２の外部電源配線と、外
部電源配線から受けた外部電源電位を内部電源電位に変
換して内部電源配線に供給する電圧発生回路と、内部電
源配線から内部電源電位を受けて動作する内部回路とを
備え、電圧発生回路は、外部電源配線から外部電源電位
を受けて、内部電源電位の設定電位レベルに応じた参照
電位信号を第１の中間ノードに生成する参照電位発生回
路と、内部電源配線の第１の中間ノードに対する電位レ
ベル差に応じた電流量を外部電源配線から内部電源配線
に供給する電圧変換回路と、第１の制御信号の活性期間
中において、電圧変換回路に第１の動作電流を供給する
第１の電流供給回路と、外部電源が起動されてから内部
電源配線の電位レベルが所定レベルに到達するまでの
間、第１の制御信号を活性化する第１の起動制御回路と
を含み、第１の起動制御回路は、第１の基準ノードと内
部電源配線との電位レベルの比較によって、外部電源電
位の起動を検知し、半導体装置は、同一の金属配線層に
形成される、第１の基準ノード、第１の中間ノードおよ
び、第２の電源配線とそれぞれ電気的に結合される第
１、第２および第３の金属配線をさらに備え、第１の金
属配線と第２および第３の金属配線のうちの一方とは、
第１の金属配線層において電気的に結合される。

【００２３】請求項１３記載の半導体装置は、請求項１
２記載の半導体装置であって、参照電位発生部は、第１
の外部電源配線から第１の外部電源電位を受けて、参照
電位信号を生成するための元参照電位信号を第２の中間
ノードに生成する元参照電位発生回路と、第２の中間ノ
ードと第１の中間ノードとの電位レベル差に応じて第１
の中間ノードを充電する参照電位発生回路とを含み、電
圧発生回路は、参照電位発生回路に第２の動作電流を供
給する第２の電流供給回路と、第２の制御信号の活性期
間中において、第２の動作電流よりも大きい第３の動作
電流を参照電位発生回路に供給する第３の電流供給回路
と、外部電源が起動されてから第１の中間ノードの電位
レベルが所定レベルに到達するまでの間、第２の制御信
号を活性化する第２の起動制御回路とを含み、第２の起
動制御回路は、外部電源の起動を第２の基準ノードと第
１の中間ノードとの電位レベルの比較によって検知し、
半導体装置は、同一の金属配線層に形成される、第２の
基準ノードおよび第２の中間ノードとそれぞれ電気的に
結合される第４および第５の金属配線をさらに備え、第
４の金属配線と第３および第５の金属配線のうちの一方
とは、第１の金属配線層において電気的に結合される。

【００２４】請求項１４記載の半導体装置は、第１の外
部電源から第１の外部電源電位の供給を受けて動作する
半導体装置であって、第１の外部電源電位を供給する外
部電源配線と、外部電源配線から第１の外部電源電位を
受けて、複数の内部電源電位にそれぞれ変換する複数の
電圧発生回路と、複数の電圧発生回路から複数の内部電
源電位の供給を受けて動作する複数の内部回路とを備
え、各電圧発生回路は、複数の内部電源電位のうちの対
応する１つを出力する内部電源配線と、外部電源配線か
ら第１の外部電源電位を受けて、対応する内部電源電位
の設定電位レベルに応じた参照電位信号を第１の中間ノ
ードに生成する参照電位発生部と、内部電源配線の第１
の中間ノードに対する電位レベル差に応じた電流量を外
部電源配線から内部電源配線に供給する電圧変換回路
と、第１の制御信号の活性化に応答して、電圧変換回路
に第１の動作電流を供給する第１の電流供給回路とを含
み、複数の電圧発生回路のうちの１個は、第１の外部電
源が起動されてから、複数の電圧発生回路のうちのいず
れか１個に対応する内部電源配線の電位レベルが所定電
位レベルに到達するまでの間、第１の制御信号を活性化
する第１の起動制御回路を含み、第１の起動制御回路
は、第１の中間ノードとは独立した第１の基準ノードと
複数の電圧発生回路のうちの他のいずれか１個に対応す
る内部電源配線との電位レベルの比較によって、第１の
外部電源の起動を検知し、第１の基準ノードは、参照電
位信号の生成とは独立した第１の直流電位を伝達する。

【００２５】請求項１５記載の半導体装置は、請求項１
４記載の半導体装置であって、第２の外部電源から第２
の外部電源電位の供給をさらに受けて動作し、第１の基
準ノードは、第２の外部電源電位と結合される。

【００２６】請求項１６記載の半導体装置は、請求項１
４記載の半導体装置であって、第１の制御信号は、活性
状態に対応する第１の電位レベルと、非活性状態に対応
する第１の電位レベルよりも低い第２の電位レベルとを
有し、第１の制御回路は、複数の電圧発生回路のうちの
他のいずれか１個に含まれる内部電源配線と電気的に結
合されたゲートを有し、第１の基準ノードと第１の内部
ノードとの間に電気的に結合される第１の電界効果型ト
ランジスタと、複数の電圧発生回路のうちの他のいずれ
か１個に含まれる内部電源配線と電気的に結合されたゲ
ートを有し、第１の内部ノードと第２の電位レベルを供
給する電位供給ノードとの間に電気的に結合される第２
の電界効果型トランジスタと、第１の内部ノードと電気
的に結合されたゲートを有し、第２の内部ノードと電位
供給ノードとの間に電気的に結合される第３の電界効果
型トランジスタと、複数の電圧発生回路のうちのいずれ
か１個に含まれる内部電源配線と電気的に結合されたゲ
ートを有し、第３の内部ノードと電位供給ノードとの間
に電気的に結合される第４の電界効果型トランジスタ
と、第２および第３の内部ノードの電位レベルに応じ
て、第２および第３の内部ノードの電位レベルを第１お
よび第２の電位レベルの一方ずつに設定し保持するラッ
チ回路と、第３の内部ノードの電位レベルに応じて、第
１の制御信号を生成する信号バッファとを有する。

【００２７】請求項１７記載の半導体装置は、請求項１
４記載の半導体装置であって、参照電位発生部は、外部
電源配線から第１の外部電源電位を受けて参照電位信号
を生成するための元参照電位信号を第２の中間ノードに
生成する元参照電位発生回路と、第２の中間ノードと第
１の中間ノードとの電位レベル差に応じて第１の中間ノ
ードを充電する参照電位発生回路とを含み、各電圧発生
回路は、参照電位発生回路に第２の動作電流を供給する
第２の電流供給回路と、第２の制御信号の活性化期間中
において、第２の動作電流よりも大きい第３の動作電流
を参照電位発生回路に供給する第３の電流供給回路とを
含み、複数の電圧発生回路のうちの１個は、第１の外部
電源が起動されてから、複数の電圧発生回路のうちのい
ずれか１個に対応する第１の中間ノードの電位レベルが
所定レベルに到達するまでの間、第２の制御信号を活性
化する第２の起動制御回路をさらに含み、第２の起動制
御回路は、第２の中間ノードとは独立した第２の基準ノ
ードと複数の電圧発生回路のうちの他のいずれか１個に
対応する第１の中間ノードとの電位レベルの比較によっ
て、第１の外部電源の起動を検知し、第２の基準ノード
は、元参照電位信号の生成とは独立した第２の直流電位
を伝達する。

【００２８】請求項１８記載の半導体装置は、請求項１
７記載の半導体装置であって、第２の外部電源から第２
の外部電源電位の供給をさらに受けて動作し、第２の基
準ノードは、第２の外部電源電位と結合される。

【００２９】請求項１９記載の半導体装置は、請求項１
７記載の半導体装置であって、第２の制御信号は、活性
状態に対応する第１の電位レベルと、非活性状態に対応
する第１の電位レベルよりも低い第２の電位レベルとを
有し、第２の制御回路は、複数の電圧発生回路のうちの
他のいずれか１個に含まれる第１の中間ノードと電気的
に結合されたゲートを有し、第２の基準ノードと第１の
内部ノードとの間に電気的に結合される第１の電界効果
型トランジスタと、複数の電圧発生回路のうちの他のい
ずれか１個に含まれる第１の中間ノードと電気的に結合
されたゲートを有し、第１の内部ノードと第２の電位レ
ベルを供給する電位供給ノードとの間に電気的に結合さ
れる第２の電界効果型トランジスタと、第１の内部ノー
ドと電気的に結合されたゲートを有し、第２の内部ノー
ドと電位供給ノードとの間に電気的に結合される第３の
電界効果型トランジスタと、複数の電圧発生回路のうち
のいずれか１個に含まれる第１の中間ノードと電気的に
結合されたゲートを有し、第３の内部ノードと電位供給
ノードとの間に電気的に結合される第４の電界効果型ト
ランジスタと、第２および第３の内部ノードの電位レベ
ルに応じて、第２および第３の内部ノードの電位レベル
を第１および第２の電位レベルの一方ずつに設定し保持
するラッチ回路と、第３の内部ノードの電位レベルに応
じて、第２の制御信号を生成する信号バッファとを有す
る。

【００３０】

【発明の実施の形態】以下において、図面を参照して本
発明の実施の形態について詳細に説明する。

【００３１】［実施の形態１］図１は、本発明の実施の
形態１に従う半導体装置１の構成を示す概略ブロック図
である。

【００３２】図１を参照して、半導体装置１は、複数の
外部電源電位、たとえばＶＤＤ１およびＶＤＤ２によっ
て駆動される。半導体装置１０は、外部電源配線１１か
ら外部電源電位ＶＤＤ１を受けて、内部電源配線１５に
内部電源電位Ｖｃｃ１を生成する電圧発生回路１００を
備える。

【００３３】電圧発生回路１００は、外部電源配線１１
から外部電源電位ＶＤＤ１を受けて元参照電位信号Ｖｒ
０を出力する元参照電位信号発生回路１１０と、元参照
電位信号Ｖｒ０に基づいて参照電位信号Ｖｒ１を生成す
る参照電位信号発生回路１２０と、参照電位信号Ｖｒ１
および内部電源配線１５の電位レベル差に応じて、外部
電源配線１１から内部電源配線に電流を供給するアクテ
ィブＶＤＣ１３０とを含む。このように、元参照電位信
号発生回路１１０および参照電位信号発生回路１２０に
よって、元参照電位信号Ｖｒ０と電位レベルが等しい参
照電位信号Ｖｒ１を別ノードに発生させ、これを内部電
源電位Ｖｃｃの直接の参照電位とする。参照電位信号Ｖ
ｒ１が生成されるノードＮ１は、長距離配線ノードとな
る場合もあるのでノイズの影響を受けやすくなる。しか
し、元参照電位信号Ｖｒ０の出力には、長距離配線ノー
ドは不要であるのでノイズを受け難い。以上のように、
最もノイズの影響を受けやすいアナログ中間電位である
元参照電位信号Ｖｒ０に対するノイズを最小限に抑制す
る構成が実現される。

【００３４】電圧発生回路１００は、さらに、制御信号
ＡＬＶ１およびＡＬＶ２をそれぞれ生成する起動制御回
路１５０−１および１５０−２をさらに含む。起動制御
回路１５０−１は、電源起動時において参照電位信号Ｖ
ｒ１の電位レベルが所定値以下である場合に、制御信号
ＡＬＶ１を活性状態に設定して、参照電位信号発生回路
１１０の動作を一時的に高速化する。起動制御回路１５
０−２は、電源起動時において内部電源電圧Ｖｃｃ１の
電位レベルが所定値以下である場合に、アクティブＶＤ
Ｃ１３０を活性化して、内部電源電圧Ｖｃｃ１の立上り
の高速化を図る。

【００３５】半導体装置１は、さらに、アクティブＶＤ
Ｃ１３０と並列に配置されるスタンバイＶＤＣ１３５を
備える。スタンバイＶＤＣ１３５は、アクティブＶＤＣ
１３０と同様に、参照電位信号Ｖｒ１および内部電源配
線１５の電位レベル差に応じて、外部電源配線１１から
内部電源配線１５に電流を供給する。スタンバイＶＤＣ
１３５は、内部電源電位Ｖｃｃ１のスタンバイ時におけ
る緩やかな変動を補償するために配置され、アクティブ
ＶＤＣ１３０よりも動作速度が低い。スタンバイＶＤＣ
１３５は、消費電流もアクティブＶＤＣ１３０に比較し
て小さく、電源起動後は基本的に常時活性化される。

【００３６】半導体装置１は、さらに、内部電源配線１
５から内部電源電位Ｖｃｃ１の供給を受けて動作する内
部回路２０と、外部電源電位ＶＤＤ２を供給するための
外部電源配線１２とを備える。

【００３７】なお、図１においては、半導体装置内の電
源系統として、外部電源電位ＶＤＤ１を内部電源電位Ｖ
ｃｃ１に変換する電源系統を代表的に記載しているが、
本願発明の適用は、電源系統が単一である場合に限定さ
れるものではない。すなわち、内部にこのような電源系
統が複数存在する半導体装置に対しても、各電源系統ご
とに本願発明を適用することが可能である。

【００３８】［電源起動時に活性化される電圧発生回路
の一般的な構成］実施の形態１に従う電圧発生回路１０
０の構成を説明する前に、電圧発生回路１００と類似の
構成を有する電圧発生回路６００を用いて、電源起動時
において電圧発生回路に生じる問題点を説明する。

【００３９】図２は、電源起動時において活性化される
電圧発生回路６００の構成を示す回路図である。

【００４０】図２を参照して、電圧発生回路６００は、
外部電源配線１１から外部電源電位ＶＤＤ１を受けて元
参照電位信号Ｖｒ０をノードＮ０に出力する元参照電位
信号発生回路１１０と、元参照電位信号Ｖｒ０に基づい
てノードＮ１に参照電位信号Ｖｒ１を生成する参照電位
信号発生回路１２０と、アクティブＶＤＣ１３０を構成
する、差動増幅回路１４０および電流駆動トランジスタ
ＱＤとを備える。差動増幅回路１４０は、ノードＮ１お
よび内部電源配線１５の電位レベル差を増幅して出力す
る。電流駆動トランジスタＱＤは、差動増幅回路１４０
の出力に応じた電流量を外部電源配線１１から内部電源
配線１５に供給する。内部電源配線１１に付加される容
量はＣｐで示される。内部電源配線１５は、内部電源電
位Ｖｃｃ１を内部回路２０に伝達する。

【００４１】電圧発生回路６００は、さらに、参照電位
信号発生回路１２０に動作電流を供給するためのＮ型Ｍ
ＯＳトランジスタＱＣ１およびＱＣ２と、差動増幅回路
１３０に動作電流を供給するためのＮ型トランジスタＱ
Ｃ３と、トランジスタＱＣ３のゲートに制御信号を与え
る論理ゲートＬＧ１０とをさらに備える。本願発明の実
施の形態においては、電界効果型トランジスタの代表例
としてＭＯＳトランジスタを適用する。

【００４２】元参照電位信号発生回路１１０は、外部電
源電位ＶＤＤ１の起動に応じて、所定の元参照電位信号
Ｖｒ０を生成する。

【００４３】図１４は、元参照電位信号発生回路１１０
の構成を示す回路図である。図１４を参照して、元参照
電位信号発生回路１１０は、ローパスフィルタ１１２
と、一定電流生成部１１５と元参照電位調整部１１７と
を含む。

【００４４】ローパスフィルタ１１２は、外部電源電位
ＶＤＤ１の高周波ノイズを除去して、配線１１３に伝達
する。一定電流生成部１１５は、Ｐ型ＭＯＳトランジス
タＱＰ１０，ＱＰ１２と、Ｎ型ＭＯＳトランジスタＱＮ
１０，ＱＮ１２と、抵抗素子１１６とを有する。Ｎ型Ｍ
ＯＳトランジスタＱＮ１０，ＱＮ１２は同一サイズに設
計されるが、トランジスタＱＰ１０およびＱＰ１２のト
ランジスタサイズは異なるように設計される。これによ
り、一定電流生成部１１５において、トランジスタＱＰ
１０およびＱＮ１０を流れる電流、およびトランジスタ
ＱＰ１１およびＱＮ１１を流れる電流は、トランジスタ
ＱＰ１０およびＱＰ１２のサブスレッショルド領域にお
ける特性差が反映された、配線１１３の電位レベルの変
動に依存しない一定電流Ｉｃｏｎｓｔとなる。電流Ｉｃ
ｏｎｓｔに応じてノードＮｙに生成される中間電位Ｖｍ
は、トランジスタＱＣ１のゲートに入力される。

【００４５】元参照電位調整部１１７は、配線１１３と
元参照電位Ｖ０を生成するノードＮ０との間に電気的に
結合されるＰ型ＭＯＳトランジスタＱＰ１４と、ノード
Ｎ０とノードＮｚの間に直列に接続されるＰ型ＭＯＳト
ランジスタＱＰ２１〜ＱＰ２４，ＱＰ１６と、トランジ
スタＱＰ２１〜ＱＰ２４とそれぞれ並列に結合されるヒ
ューズ素子１１８−１から１１８−４と、ノードＮｚと
接地配線１９との間に直列に接続されるＰ型ＭＯＳトラ
ンジスタＱＰ１８，ＱＰ２０とを含む。

【００４６】トランジスタＱＰ１４をトランジスタＱＰ
１２と同一のトランジスタサイズで設計することによっ
て、元参照電位調整部１１７を流れる電流は、カレント
ミラー１１５における一定電流Ｉｃｏｎｓｔと等しくな
る。

【００４７】トランジスタＱＰ１６，ＱＰ２１〜ＱＰ２
４のゲートは接地配線１９と結合され、これらのトラン
ジスタは、等価的には抵抗素子として作用する。ノード
Ｎｚには、トランジスタＱＰ１８およびＱＰ２０のしき
い値電圧の和に相当する電位が生じる。したがって、ノ
ードＮ０の電位、すなわち元参照電位Ｖ０の電位レベル
は、ノードＮｚの電位と、ノードＮ０とノードＮｚとの
間において一定電流Ｉｃｏｎｓｔによって生じる電圧降
下量とに応じて決定されるので、外部電源電位ＶＤＤ１
の電位が変動しても、元参照電位Ｖ０の電位レベルを一
定に維持できる。

【００４８】また、ヒューズカットを施すヒューズ素子
の個数によって、ノードＮ０とノードＮｚとの間におけ
る電圧降下量を調整できるので、元参照電位信号Ｖｒ０
の電位レベルを微調整することも可能である。調整に使
用するヒューズ素子および抵抗素子として作用するトラ
ンジスタのペアの個数は、図１４の例に限られず任意の
複数個とすることができる。

【００４９】再び、図２を参照して、トランジスタＱＣ
１は、通常時における動作電流を参照電位信号発生回路
１２０に供給する。トランジスタＱＣ１のしきい値電圧
を、図１４に示されるトランジスタＱＮ１０およびＱＮ
１２と同程度とすれば、参照電位発生回路１２０の動作
電流を図１４中のＩｃｏｎｓｔレベルに抑制することが
できる。したがって、直流電位信号Ｖｍの電位レベル
は、動作電流を絞るためにトランジスタＱＣ１のしきい
値電圧よりやや高いレベルに設定される。

【００５０】トランジスタＱＣ２は、電源起動時におい
て参照電位信号ＶＲＥＦを高速に立上げるために、制御
信号ＡＬＶ１の活性化（Ｈレベル）期間中に参照電位信
号発生回路１２０を高速動作させるための大きな動作電
流を供給する。

【００５１】参照電位信号発生回路１２０は、外部電源
配線１１とノードＮａおよびＮｂとの間にそれぞれ電気
的に結合されるＰ型ＭＯＳトランジスタＱＰ１およびＱ
Ｐ２と、ノードＮａおよびＮｂとノードＮｃとの間にそ
れぞれ電気的に結合されるＮ型ＭＯＳトランジスタＱＮ
１およびＱＮ２とを有する。トランジスタＱＰ１および
ＱＰ２のゲートはノードＮａと結合される。ノードＮｂ
は、参照電位信号Ｖｒ１が生成されるノードＮ１すなわ
ちトランジスタＱＮ２のゲートと結合される。

【００５２】このような構成とすることにより、参照電
位信号発生回路１２０は、トランジスタＱＣ１のみ、も
しくはトランジスタＱＣ１およびＱＣ２の両方から動作
電流の供給を受けて、ノードＮ０およびＮ１の電位レベ
ル差に応じて、ノードＮ１を充電する。これにより、ノ
ードＮ０に生成される元参照電位信号Ｖｒ０に基づい
て、参照電位信号Ｖｒ１をノードＮ１に生成することが
できる。なお、図の構成では、元参照電位信号Ｖｒ０と
参照電位信号Ｖｒ１の電位レベルは等しく、Ｖｒ０＝Ｖ
ｒ１の関係が成立する。

【００５３】差動増幅回路１４０は、外部電源配線１１
とノードＮｄおよびＮｅとの間にそれぞれ電気的に結合
されるＰ型ＭＯＳトランジスタＱＰ３およびＱＰ４と、
ノードＮｄおよびＮｅとノードＮｆとの間にそれぞれ電
気的に結合されるＮ型ＭＯＳトランジスタＱＮ３および
ＱＮ４とを有する。差動増幅回路１３０は、いわゆるカ
レントミラー構成を有し、ノードＮ１および内部電源配
線１５の電位レベル差を増幅してノードＮｄに出力す
る。ノードＮｄは電流駆動トランジスタＱＤのゲートと
結合される。

【００５４】差動増幅回路１４０は、トランジスタＱＣ
３により動作電流を供給される。トランジスタＱＣ３の
ゲートには、論理ゲートＬＧ１０の出力が入力される。
論理ゲートＬＧ１０は、制御信号ＡＣＴおよびＡＬＶ２
を受けて、両者のＯＲ論理演算結果を出力する。論理ゲ
ートＬＧ１０の出力信号の活性化（Ｈレベル）期間中に
おいて、アクティブＶＤＣ１３０は、活性化される。

【００５５】制御信号ＡＬＶ１およびＡＬＶ２は、電源
起動時において、電圧発生回路６００を高速動作させて
内部電源電圧Ｖｃｃ１を高速に立上げるために活性状態
（Ｈレベル）に設定される。制御信号ＡＣＴは、内部電
源電位Ｖｃｃ１が設定レベルまで立上がった後に、内部
回路２０における、たとえば半導体装置におけるセンス
アンプの活性化のような、比較的大きな電流を消費する
イベントの発生に対応して活性化（Ｈレベル）される。

【００５６】図１に示されたスタンバイＶＤＣ１３５
は、アクティブＶＤＣ１３０と同様の構成を有し、トラ
ンジスタＱＣ２と同様の電流供給トランジスタから微小
電流を受けて動作する。また、スタンバイＶＤＣ１３５
を配置する代わりに、アクティブＶＤＣ１３０に対し
て、スタンバイＶＤＣ１３５の活性化期間に対応して微
小電流を供給する新たなトランジスタをトランジスタＱ
Ｃ３と並列に設ける構成としてもよい、電圧発生回路６
００は、制御信号ＡＬＶ１およびＡＬＶ２をそれぞれ生
成する起動制御回路６５０−１および６５０−２をさら
に含む。起動制御回路６５０−１および６５０−２の各
々は、入力ノードＮｉ、基準ノードＮｓおよび、制御信
号を生成する出力ノードＮｏを有する。

【００５７】起動制御回路６５０−１は、電源起動時に
おいて、入力ノードＮｉの電位レベルすなわち参照電位
信号Ｖｒ１の電位レベルが所定値以下である場合に、出
力ノードＮｏに生成する制御信号ＡＬＶ１を活性状態に
設定する。

【００５８】起動制御回路６５０−１は、基準ノードＮ
ｓと入力ノードＮｉとの電位レベルの比較によって、外
部電源の起動を検知して制御信号ＡＬＶ１をＨレベルに
立上げて活性化する。したがって、起動制御回路６５０
−１の基準ノードＮｓに対して、電源起動時において参
照電位信号Ｖｒ１よりも早く立ち上がる直流信号である
元参照電位信号Ｖｒ０が入力される。

【００５９】同様に、起動制御回路６５０−２は、電源
起動時において、入力ノードＮｉの電位レベルすなわち
内部電源電位Ｖｃｃ１が所定値以下である場合に、出力
ノードＮｏに生成する制御信号ＡＬＶ２を活性状態に設
定する。

【００６０】起動制御回路６５０−２においては、外部
電源の起動を検知するための基準ノードＮｓに対して
は、電源起動時において内部電源電圧Ｖｃｃ１よりも早
く立ち上がる直流信号である参照電位信号Ｖｒ１が入力
される。

【００６１】起動制御回路６５０−１および６５０−２
は、入力ノードＮｉ、基準ノードＮｓおよび出力ノード
Ｎｏに入出力される電位信号が異なるが、回路構成は同
一である。したがって、代表的に、起動制御回路６５０
−１の構成について説明する。

【００６２】図３は、起動制御回路６５０−１の構成を
説明する回路図である。図３を参照して、起動制御回路
６５０−１は、基準ノードＮｓと内部ノードＮｇとの間
に結合されるＰ型トランジスタＱＰ５と、内部ノードＮ
ｇと接地電位Ｖｓｓを供給する接地配線１９との間に電
気的に結合されるＮ型ＭＯＳトランジスタＱＮ５とを含
む。トランジスタＱＮ５およびＱＰ５のゲートは、入力
ノードＮｉと結合される。トランジスタＱＰ５およびＱ
Ｎ５は、参照電位信号Ｖｒ０および接地電位Ｖｓｓによ
って駆動されるインバータ１５５を形成する。入力ノー
ドＮｉは、参照電位信号Ｖｒ１が生成されるノードＮ１
と電気的に結合される。

【００６３】起動制御回路６５０−１においては、基準
ノードＮｓは、元参照電位信号Ｖｒ０が生成されるノー
ドＮ０と結合される。

【００６４】起動制御回路６５０−１は、さらに、内部
ノードＮｇと結合されるゲートを有し、内部ノードＮｈ
と接地配線１９との間に電気的に結合されるＮ型ＭＯＳ
トランジスタＱＣａと、内部ノードＮｊと接地配線Ｖｓ
ｓとの間に電気的に結合され、入力ノードＮｉと結合さ
れるゲートを有するＮ型ＭＯＳトランジスタＱＣｂと、
内部ノードＮｈおよびＮｊの電位レベルをラッチするた
めのラッチ回路１５７を形成するインバータＩＶ１０お
よびＩＶ１２とを含む。

【００６５】起動制御回路６５０−１は、さらに、内部
ノードＮｊの電位レベルに応じて、制御信号ＡＬＶ１を
出力ノードＮｏに生成するための信号バッファ１５９を
形成するインバータＩＶ１４およびＩＶ１６をさらに含
む。インバータＩＶ１０，ＩＶ１２，ＩＶ１４，ＩＶ１
６は、外部電源配線１１によって駆動される。したがっ
て、制御信号ＡＬＶ１のＨレベル電位およびＬレベル電
位は、外部電源電位ＶＤＤ１および接地電位Ｖｓｓにそ
れぞれ相当する。

【００６６】次に、起動制御回路の動作を説明する。電
源起動時において、参照電位信号Ｖｒ１が接地電位Ｖｓ
ｓレベルから立上がる際においては、基準ノードＮｓに
伝達される元参照電位信号Ｖｒ０は参照電位信号Ｖｒ１
よりも早く立上がるため、まずトランジスタＱＰ５がオ
ンして、内部ノードＮｇの電位レベルは、基準ノードＮ
ｓの電位レベル、すなわち参照電位信号Ｖｒ０と等しく
なる。

【００６７】ノードＮｇの電位がトランジスタＱＣａの
しきい値をこえると、トランジスタＱＣａによって内部
ノードＮｈと接地配線１９との間に電流経路が形成され
て、内部ノードＮｈの電位レベルはＬレベル（接地電位
Ｖｓｓ）に設定される。これにより、ラッチ回路１５７
によってラッチされる内部ノードＮｈおよびＮｊの電位
レベルは、Ｌレベル（接地電位Ｖｓｓ）およびＨレベル
（外部電源電位ＶＤＤ１）にそれぞれ設定される。これ
に応じて、出力ノードＮｏの電位レベルもＨレベル（外
部電源電位ＶＤＤ１）に設定される。これにより、制御
信号ＡＬＶ１が活性化（Ｈレベルへ）される。ラッチ回
路１５７によって、内部ノードＮｈおよびＮｊの電位レ
ベルは保持されるので、制御信号ＡＬＶ１の活性状態
（Ｈレベル）も維持される。

【００６８】その後、入力ノードＮｉの電位レベル、す
なわち参照電位信号Ｖｒ１の電位レベルが上昇すると、
トランジスタＱＣｂによって内部ノードＮｊと接地配線
１９との間に放電経路が形成される。これにより、内部
ノードＮｊの電位レベルは、ＨレベルからＬレベルに変
化する。トランジスタＱＣｂのしきい値電圧や電流駆動
力を適正に調整することにより、入力ノードＮｉの電位
レベルが所定値に達した時点において、ノードＮｊの電
位レベルをＬレベルに反転して、制御信号ＡＬＶ２を非
活性化（Ｌレベルへ）することができる。

【００６９】このような構成とすることによって、起動
制御回路６５０−１は、外部電源の起動に応答して制御
信号ＡＬＶ１を活性化し、参照電位信号Ｖｒ１の電位レ
ベルが所定値に達するまでの間制御信号ＡＬＶ１の活性
状態を維持する。これにより、電源起動時の所望期間に
おいて参照電位信号発生回路１２０を高速に動作させる
ことができる。

【００７０】しかしながら、参照電位信号Ｖｒ０が生成
されるノードＮ０は、ハイインピーダンスノードである
ため、電源起動後の立上がり時において、参照電位信号
Ｖｒ１が中間電位状態にある場合には、基準ノードＮｓ
〜トランジスタＱＰ５〜トランジスタＱＮ５〜接地配線
１９の経路に貫通電流が生じ、基準ノードＮｓの電位レ
ベルすなわち元参照電位信号Ｖｒ０の電位レベルが一時
的に低下するおそれがある。この問題は、起動制御回路
６５０−２においても同様であり、電源起動後の立上が
り時において、参照電位信号Ｖｒ０の電位レベルが一時
的に低下してしまうおそれがある。

【００７１】図４は、電圧発生回路６００の問題点を説
明するためのタイミングチャートである。

【００７２】図４を参照して、時刻ｔ０において外部電
源が起動されて外部電源電位ＶＤＤ１が立上がる。これ
に応じて、内部電源電位Ｖｃｃ１を設定電位レベルＶｓ
ｅｔに整定するための元参照電位信号Ｖｒ０および参照
電位信号Ｖｒ１の生成が開始される。

【００７３】電源起動後の初期状態においては、制御信
号ＡＬＶ１およびＡＬＶ２は、いずれも活性化（Ｈレベ
ルへ）され、参照電位信号発生回路１２０の高速化およ
びアクティブＶＤＣ１３０の活性化が実行される。

【００７４】しかしながら、上述したように、起動制御
回路６５０−１および６５０−２において、入力段のイ
ンバータ１５５に生じる貫通電流によって、基準ノード
Ｎｓの電位レベル、すなわち元参照電位信号Ｖｒ０およ
び参照電位信号Ｖｒ１の電位レベルが一時的に低下する
現象が生じるため、元参照電位信号Ｖｒ０および参照電
位信号Ｖｒ１は、時間の経過に沿って単調に上昇せず、
一旦その電位レベルが低下した後に再び上昇を開始す
る。これによって、参照電位信号Ｖｒ１の立上りが遅れ
るため、これに対応して内部電源電位Ｖｃｃ１の立上り
も遅れてしまう。

【００７５】ノードＮ０およびＮ１に電位レベルを安定
化させるための容量を結合して、元参照電位信号Ｖｒ０
および参照電位信号Ｖｒ１の電位レベルの低下を防止す
ることも考えられるが、この場合には、電源起動時にお
いてノードＮ０およびＮ１の充電に必要な電荷量が大き
くなってしまうため、これらの電位信号の高速な立上が
りをかえって阻害してしまう。

【００７６】時刻ｔ１において、参照電位信号Ｖｒ１が
所定電位Ｖｔｒｎに達すると、制御信号ＡＬＶ１は非活
性化される。これにより、トランジスタＱＣ２による動
作電流の供給は停止され、参照電位信号発生回路１２０
の高速動作は終了する。同様に、時刻ｔ２において、内
部電源電位Ｖｃｃ１の電位レベルが所定電位Ｖｔｒｎに
到達すると、トランジスタＱＣ３による動作電流の供給
は停止されて、アクティブＶＤＣ１３０は非活性化され
る。

【００７７】時刻ｔ２以降においては、スタンバイＶＤ
Ｃ１３５のみによる内部電源配線１５の緩やかな充電動
作が継続され、時刻ｔ３において、内部電源電位Ｖｃｃ
１は設定電位Ｖｓｅｔに到達する。所定電位Ｖｔｒｎ
は、内部電源電位Ｖｃｃ１が設定電位Ｖｓｅｔからオー
バシュートすることを防止するため、およびトランジス
タパラメータ等のプロセスばらつきにより、Ｖｔｒｎが
ばらついてＶｔｒｎが設定電位Ｖｓｅｔよりも大きくな
ることを避けるために、設定電位よりもある程度差をも
った低い値に設定される。一般的には、所定電位Ｖｔｒ
ｎは、設定電位Ｖｓｅｔよりも最低でも０．３Ｖ程度低
く設定することが望ましい。

【００７８】このように、時刻ｔ０から時刻ｔ１の間に
おいて、起動制御回路中のインバータ１５５に生じる貫
通電流の影響によって、参照電位信号Ｖｒ１が一時的に
落ち込む問題点によって、内部電源電位Ｖｃｃ１の高速
な立上がりが阻害される。

【００７９】［実施の形態１に従う電圧発生回路の構
成］図５は、実施の形態１に従う電圧発生回路１００の
構成を示す回路図である。

【００８０】図５を参照して、電圧発生回路１００は、
図２に示される電圧発生回路６００と比較して、起動制
御回路６５０−１，６５０−２に代えて、起動制御回路
１５０−１，１５０−２を備える点で異なる。

【００８１】起動制御回路１５０−１および１５０−２
は、起動制御回路６５０−１および６５０−２と同様の
回路構成を有し、制御信号ＡＬＶ１およびＡＬＶ２をそ
れぞれ生成する。しかし、起動制御回路１５０−１およ
び１５０−２は、基準ノードＮｓに対して、元参照電位
信号Ｖｒ０および参照電位信号Ｖｒ１の生成とは無関係
である独立した外部電源電位ＶＤＤ２が入力される点
で、起動制御回路６５０−１および６５０−２と異な
る。

【００８２】その他の元参照電位信号発生回路１１０、
参照電位信号発生回路１２０、アクティブＶＤＣ１３
０、電流制御トランジスタＱＣ１〜ＱＣ３、および論理
ゲートＬＧ１０については、図２で説明した内容と同様
であるので説明は繰返さない。

【００８３】起動制御回路１５０−１および１５０−２
は、入力ノードＮｉおよび基準ノードＮｓおよび出力ノ
ードＮｏに入出力される電位信号が異なるが、回路構成
は同一である。したがって、代表的に、起動制御回路１
５０−１の構成について説明する。

【００８４】図６は、起動制御回路１５０−１の構成を
示す回路図である。図６を参照して、基準ノードＮｓ
は、独立の外部電源電位ＶＤＤ２を供給する外部電源配
線１２と電気的に結合される。その他の部分の構成およ
び動作については、図３で説明したとおりであるので詳
細な説明は繰返さない。

【００８５】このように、起動制御回路１５０−１の基
準ノードＮｓに参照電位信号Ｖｒ１の生成とは無関係な
電位を入力することによって、電源起動時時の入力ノー
ドＮｉおよび基準ノードＮｓの電圧レベルが立上がる初
期状態時において、インバータ１５５に貫通電流が発生
して基準ノードＮｓの電位レベルが変動しても、参照電
位信号Ｖｒ１の電位レベルに悪影響を与えることがな
い。外部電源電位ＶＤＤ２のような外部電源による直流
電位を基準ノードＮｓに割り当てれば、インバータ１５
５に貫通電流が生じても基準ノードＮｓの電位レベルの
保持は、十分に可能である。

【００８６】同様に、起動制御回路１５０−２において
は、内部電源電位Ｖｃｃの生成とは無関係である独立し
た電位信号を基準ノードＮｓに入力することによって、
内部電源電位Ｖｃｃの電位レベルの立上がりが遅れるこ
とを防止できる。たとえば、起動制御回路１５０−２に
おいても、基準ノードＮｓを外部電源配線１２と電気的
に結合すればよい。

【００８７】図７は、電圧発生回路１００の動作を説明
するタイミングチャートである。図７を参照して、時刻
ｔ０において、外部電源電位ＶＤＤ１が起動される。図
７においては、外部電源電位ＶＤＤ２が外部電源電位Ｖ
ＤＤ１よりも早く起動される例を示しているが、外部電
源電位ＶＤＤ２は、元参照電位信号Ｖｒ０および参照電
位信号Ｖｒ１の生成が開始される時刻ｔ０と同時もしく
はそれ以前において起動されればよい。

【００８８】外部電源電位ＶＤＤ１の起動後、制御信号
ＡＬＶ１およびＡＬＶ２が活性化（Ｈレベルへ）され、
元参照電位信号Ｖｒ０および参照電位信号Ｖｒ１が立上
がる。これに応じて、内部電源電位Ｖｃｃ１も制御され
て立上がる。

【００８９】電圧発生回路１００においては、起動制御
回路１５０−１，１５０−２の影響によって、元参照電
位信号Ｖｒ０および参照電位信号Ｖｒ１の電位レベルが
一時的に低下する現象が生じないので、内部電源電位Ｖ
ｃｃ１も速やかに立上がる。

【００９０】したがって、参照電位信号Ｖｒ１が所定電
位Ｖｔｒｎに到達する時刻ｔ１′および内部電源電位Ｖ
ｃｃ１が所定電位Ｖｔｒｎに到達する時刻ｔ２′は、い
ずれも図４に示される時刻ｔ１およびｔ２よりも早くな
る。これにより、外部電源起動（時刻ｔ０）から内部電
源電位Ｖｃｃ１が設定電位Ｖｓｅｔに到達する（時刻ｔ
３′）までの時間ＴＤ２は、図３に示される時間ＴＤ１
よりも短縮される。

【００９１】このように、電源起動時における内部電源
電位の立上りを、参照電位信号を段階的に生成すること
によってオーバーシュートを抑制した上で、高速化する
ことができる。

【００９２】なお、電圧発生回路１００において、起動
制御回路１５０−１および１５０−２の基準ノードＮｓ
への入力は、電源起動時において入力ノードＮｉに入力
される電位信号よりも早く立ちあがり、かつ、元参照電
位信号Ｖｒ０および参照電位信号Ｖｒ１とは独立である
電位信号であればよく、必ずしも独立の外部電源電位を
入力する必要はない。

【００９３】また、基準ノードＮｓに伝達される電位信
号の電位レベルは、トランジスタＱＣａのしきい値電圧
よりも大きくなるように設定する必要がある。電源起動
時において制御信号ＡＬＶ１，ＡＬＶ２を活性化するた
めには、基準ノードＮｓの電位レベルをゲートに受ける
トランジスタＱＣａによって、ノードＮｈと接地配線１
９とを電気的に結合して、電流経路を形成する必要があ
るからである。

【００９４】さらに、定常時において、基準ノードＮｓ
の電位レベルが入力ノードＮｉの電位レベル以下であれ
ば、インバータ１５５における定常的な貫通電流の発生
を防止して、起動制御回路１５０−１，１５０−２の消
費電流の低減を図ることができるので、定常状態では、
基準ノードＮｓの電位レベルは、入力ノードＮｉの電位
レベルよりも小さいことが望ましい。

【００９５】［実施の形態２］実施の形態１において
は、起動制御回路１５０−１および１５０−２の基準ノ
ードＮｓを、元参照電位信号Ｖｒ０および参照電位信号
Ｖｒ１の生成とは無関係な独立の外部電源配線と結合す
ることによって、内部電源電位Ｖｃｃの立上がり特性を
改善する構成について説明した。

【００９６】しかし、電圧発生回路が搭載される半導体
装置の仕様によっては、電源投入時の立上がり時間の規
格がそれほど厳しくないものもあり、この場合において
は、電圧発生回路６００で示す構成のように、基準ノー
ドＮｓを元参照電位信号Ｖｒ０や参照電位信号Ｖｒ１と
結合する構成としても、仕様を満足することが可能であ
る。

【００９７】一方、電圧発生回路１００の構成によって
内部電源電位Ｖｃｃ１の立上がり特性を改善する場合に
は、内部電源電位Ｖｃｃ１の立上りを正常に制御するた
めには、複数の外部電源電位ＶＤＤ１およびＶＤＤ２の
両方が正常に起動されることが必要となる。したがっ
て、それほど高速な立上がり特性が要求されない場合
等、半導体装置の仕様によっては、単一の外部電源電位
ＶＤＤ１に基づいて内部電源電位Ｖｃｃ１を生成する電
圧発生回路６００の構成を適用するのが妥当なケースも
存在する。

【００９８】図８は、本発明の実施の形態２に従う電圧
発生回路１０１の構成を示す回路図である。

【００９９】図８を参照して、電圧発生回路１０１は、
実施の形態１に従う電圧発生回路と同様の構成を有する
が、起動制御回路１５０−１および１５０−２におい
て、基準ノードＮｓに対する結合の選択によって、図２
に示した電圧発生回路６００および図５に示した電圧発
生回路１００のいずれか一方の構成を実現することが可
能である点を特徴とする。

【０１００】半導体装置の製造時において、このような
ノードの結合の選択を簡易に実行可能な電圧発生回路１
０１の構造について説明する。

【０１０１】図９は、基準ノードＮｓに関連する部分の
構造を説明するための断面図である。

【０１０２】図９においては、代表的に、起動制御回路
１５０−２中の基準ノードＮｓの結合に関連するインバ
ータ１５５部分の断面図が示される。

【０１０３】図９を参照して、主基板２００上に、Ｎ型
ウェル２１０およびＰ型ウェル２２０が形成される。Ｎ
型ウェル２１０上にはＰ型ＭＯＳトランジスタＱＰ５が
形成される。トランジスタＱＰ５は、ソース２１２およ
びドレイン２１４に相当するｐ型領域と、ゲート２１６
とを有する。

【０１０４】Ｐ型ウェル２２０上には、Ｎ型ＭＯＳトラ
ンジスタＱＮ５が形成される。トランジスタＱＮ５は、
ソース２２２およびドレイン２２４に相当するｎ型領域
と、ゲート２２６とを有する。トランジスタＱＰ５のゲ
ート２１６とトランジスタＱＮ５のゲート２２６とは、
配線２３０によって結合される。配線２３０は入力ノー
ドＮｉに相当し、内部電源配線１５と結合される（図示
せず）。トランジスタＱＮ５とＱＰ５との間には、素子
分離酸化膜２１５が設けられる。

【０１０５】金属配線層Ｍ１には、配線２４０、２４２
および２４４が設けられる。配線２４２は、トランジス
タＱＰ５のドレイン２１４およびトランジスタＱＮ５の
ドレイン２２４と、層間絶縁層に設けられたスルーホー
ル２６４および２６６を介して結合される。配線２４０
は、スルーホール２６２を介してトランジスタＱＰ５の
ソース２１２と電気的に結合される。配線２４４はスル
ーホール２６８を介してトランジスタＱＮ５のソース２
２２と結合される。

【０１０６】金属配線層Ｍ２には、配線２５０、２５
２、２５４、２５６および２５８が設けられる。配線２
５０は、外部電源電位ＶＤＤ２を伝達する外部電源配線
１２と結合される（図示せす）。配線２５２は、起動制
御回路２５０−２の基準ノードＮｓに相当する。配線２
５４は、参照電位信号Ｖｒ１を伝達するノードＮ１に相
当する。配線２５６は、インバータ１５５の出力ノード
であるノードＮｇに相当する。配線２５８は、接地電位
Ｖｓｓと結合される（図示せず）。

【０１０７】このような構成とすることにより、配線２
５２および２５０の間の領域２８０と、配線２５２およ
び２５４の間の領域２８５とのいずれか一方に配線を形
成することにより、電圧発生回路１００および６００に
おける基準ノードＮｓの結合態様のいずれか一方を選択
的に実現できる。

【０１０８】上述した配線形成の選択は、対応する金属
配線層Ｍ２に使用されるメタルマスクの切換によって簡
易に実行することができる。これにより、半導体装置の
仕様に対応して、電圧発生回路１００および６００の構
成のいずれか一方を簡易に選択して半導体基板上に形成
することができる。

【０１０９】同様の構造は、起動制御回路１５０−１に
対しても適用可能である。この場合には、起動制御回路
２５０−２の基準ノードＮｓに相当する第１の配線と、
参照電位信号Ｖｒ０を伝達するノードＮ０に相当する第
２の配線と、外部電源電位ＶＤＤ２を伝達する外部電源
配線１２と結合される第３の配線とを同一の金属配線層
に設ければ、同様に、メタルマスクの切換によって簡易
に、基準ノードＮｓと、ノードＮ０および外部電源配線
１２との間の結合態様を選択的に実現できる。

【０１１０】［実施の形態３］実施の形態３において
は、複数の電源系統を有する半導体装置における電源起
動時における内部電源電位の制御について説明する。

【０１１１】図１０は、本発明の実施の形態３に従う半
導体装置２の構成を示す概略ブロック図である。

【０１１２】図１０を参照して、半導体装置２は、図１
に示した半導体装置１と比較して、内部電源電位Ｖｃｃ
２を発生する電源系統を具備し、内部電源電位Ｖｃｃ２
を内部電源配線１６に生成する電圧発生回路３００と、
内部電源配線１６から内部電源電位Ｖｃｃ２の供給を受
けて動作する内部回路２１とをさらに備える。

【０１１３】電圧発生回路３００は、図１に示した電圧
発生回路１００と類似の構成を有し、元参照電位信号発
生回路１１０、参照電位信号発生回路１２０、アクティ
ブＶＤＣ１３０にそれぞれ対応する元参照電位信号発生
回路３１０、参照電位信号発生回路３２０、アクティブ
ＶＤＣ３３０とを含む。元参照電位信号発生回路３１０
は、元参照電位信号Ｖｒ０′を生成し、参照電位信号発
生回路３２０は、参照電位信号Ｖｒ２を生成する。ま
た、内部電源電位Ｖｃｃ１の電源系統と同様に、アクテ
ィブＶＤＣ３３０と並列にスタンバイＶＤＣ３３５が配
置される。

【０１１４】このように、電圧発生回路３００および電
圧発生回路１００は、生成する内部電源電位のレベルは
異なるが、内部電源電位を生成するための回路構成は同
様である。

【０１１５】実施の形態３に従う電圧発生回路１０２
は、起動制御回路１５０−１，１５０−２に代えて、起
動制御回路１５２−１，１５２−２を備える点で電圧発
生回路１００と異なる。起動制御回路１５２−１，１５
２−２が生成する制御信号ＡＬＶ１，ＡＬＶ２は、内部
電源電位Ｖｃｃ１を生成する電圧発生回路１０２と、内
部電源電位Ｖｃｃ２を生成する電圧発生回路３００との
間で共有される。

【０１１６】図１１は、本発明の実施の形態３に従う電
圧発生回路１０２の構成を示す回路図である。

【０１１７】図１１を参照して、電圧発生回路１０３
は、図５に示した電圧発生回路１００と比較して、起動
制御回路１５０−１および１５０−２に代えて、起動制
御回路１５２−１および１５２−２を備える点で異な
る。起動制御回路１５２−１および１５２−２は、制御
信号ＡＬＶ１およびＡＬＶ２の活性化および非活性化を
複数の電圧発生回路（電源系統）にまたがって実行する
点が特徴である。

【０１１８】すなわち、起動制御回路１５２−１および
１５２−２は、２つの入力ノードＮｉ１およびＮｉ２を
有し、基準ノードＮｓおよび入力ノードＮｉ１の電位レ
ベルの関係に応じて制御信号ＡＬＶ１およびＡＬＶ２を
それぞれ活性化し、入力ノードＮｉ２の電位レベルに応
じて、対応する制御信号ＡＬＶ１およびＡＬＶ２をそれ
ぞれ非活性化する。

【０１１９】起動制御回路１５２−１および１５２−２
も、入力ノードＮｉ、基準ノードＮｓおよび出力ノード
Ｎｏに入出力される電位信号が異なるが、回路構成は同
一であるので、起動制御回路１５２−２の構成について
代表的に説明する。

【０１２０】図１２は、起動制御回路１５２−２の構成
を示す回路図である。図１２を参照して、起動制御回路
１５２−２は、図６に示される起動制御回路１５０−１
と比較して、インバータ１５５の入力が内部ノードＮｉ
１と結合される点と、トランジスタＱＣｂのゲートが内
部ノードＮｉ２と結合される点とが異なる。その他の構
成および動作については、図６に示した起動制御回路１
５０−１と同様であるので説明は繰返さない。

【０１２１】このような構成とすることにより、電源投
入時におけるノードＮｇの電位レベル、すなわち出力ノ
ードＮｏに生成される制御信号ＡＬＶ２は、ノードＮｉ
１の電位レベルより先に、基準ノードＮｓの電位レベル
が立上がることによって活性化（Ｈレベルへ）され、内
部ノードＮｉ２の電位レベルが所定値以上となると非活
性化（Ｌレベルへ）される。

【０１２２】再び図１１を参照して、起動制御回路１５
２−１は、内部電源電位Ｖｃｃ１に対応する参照電位信
号Ｖｒ１を入力ノードＮｉ１に受け、内部電源電位Ｖｃ
ｃ２に対応する参照電位信号Ｖｒ２を入力ノードＮｉ２
に受ける。同様に、起動制御回路１５２−２は、入力ノ
ードＮｉ１に電圧発生回路１０２の生成する内部電源電
位Ｖｃｃ１を受けて、入力ノードＮｉ２に電圧発生回路
３００が生成する内部電源電位Ｖｃｃ２を受ける。

【０１２３】各電圧発生回路が生成する内部電源電位に
ついては、その供給先となる負荷の構成や、これらの内
部電源電位が生成されるノードに付加される容量の差異
によって、その立上がり特性は大きく異なってくる。し
たがって、各内部電源電位の立上がり特性の差異に着目
して、たとえば複数の電圧発生回路のうちの立上り特性
が最速もしくは最遅のものに適宜対応して、制御信号Ａ
ＬＶ１，ＡＬＶ２を活性化および非活性化させることに
よって、同一の制御信号を、複数の電圧発生回路間で共
有することができる。すなわち、図１０においては、電
源系統が２つであり、内部電源電位および電圧発生回路
も２個である場合を例示しているが、実施の形態３に係
る本願発明は、２系統以上の任意の複数電源系統が存在
する場合に対しても適用可能である。

【０１２４】これにより、各内部電源電位を電源起動時
において高速化するための起動制御回路を、各電圧発生
回路ごと、すなわち各電源系統ごとに配置する必要がな
くなるので、回路面積を削減することができる。

【０１２５】なお、本発明の実施の形態１〜３において
は、元参照電位信号１１０および参照電位信号発生回路
１２０によって、内部電源電位を制御するための参照電
位を元参照電位信号Ｖｒ０および参照電位信号Ｖｒ１に
よって２段階で生成する構成を例示した。しかしなが
ら、本願発明の適用は、このような場合に限定されるも
のではなく、３段階以上の多段階で参照電位を生成する
場合においても、段階数の増加に応じて、同様の起動制
御回路をさらに設けることで対応することができる。

【０１２６】また、参照電位発生回路１２０を省略し
て、元参照電位信号Ｖｒ０をアクティブＶＤＣ１３０、
すなわちノードＮ１に入力する構成としても、起動制御
回路１５０−２または１５２−２による電源起動時にお
けるアクティブＶＤＣ１３０の活性化制御について、本
願発明を適用することができる。

【０１２７】今回開示された実施の形態はすべての点で
例示であって制限的なものではないと考えられるべきで
ある。本発明の範囲は上記した説明ではなくて特許請求
の範囲によって示され、特許請求の範囲と均等の意味お
よび範囲内でのすべての変更が含まれることが意図され
る。

【０１２８】

【発明の効果】請求項１から４に記載の半導体装置は、
外部電源の起動時において、内部電源電位を生成する内
部電源配線を高速に充電するための第１の起動制御回路
の動作によって参照電位信号の電位レベルが一時的に低
下することを回避して、内部電源電位の立上りを高速化
できる。

【０１２９】請求項５記載の半導体装置は、請求項３記
載の半導体装置が奏する効果に加えて、定常時における
第１の起動制御回路での無用な電力消費を抑制できる。

【０１３０】請求項６から１０に記載の半導体装置は、
請求項３記載の半導体装置が奏する効果に加えて、元参
照電位信号に基づいて参照電位信号をより安定的に生成
可能な構成の下で、参照電位信号を生成する第１の中間
ノードを高速に充電するための第２の起動制御回路の動
作によって元参照電位信号の電位レベルが一時的に低下
することを回避して、内部電源電位の立上りを高速化で
きる。

【０１３１】請求項１１記載の半導体装置は、請求項９
記載の半導体装置が奏する効果に加えて、定常時におけ
る第２の起動制御回路での無用な電力消費を抑制でき
る。

【０１３２】請求項１２記載の半導体装置は、立上りの
高速性を重視して複数の外部電源に基づいて内部電源電
位を発生するか、動作の安定性を重視して単一の外部電
源に基づいて内部電源電位を発生するかの選択を、半導
体装置製造時における、第１から第５の金属配線が形成
される金属配線層に対応するメタルマスクの切換えによ
って実行できる。

【０１３３】請求項１３記載の半導体装置は、元参照電
位信号に基づいて参照電位信号をより安定的に生成可能
な構成の下で、請求項１２記載の半導体装置と同等の効
果を享受することができる。

【０１３４】請求項１４から１６に記載の半導体装置
は、外部電源の起動時において、内部電源電位を生成す
る内部電源配線を高速に充電するための第１の起動制御
回路の動作によって参照電位信号の電位レベルが一時的
に低下することを回避して、内部電源電位の立上りを高
速化できる。また、第１の起動制御回路を複数の電圧発
生回路間で共有するので回路面積の削減が可能である。

【０１３５】請求項１７から１９に記載の半導体装置
は、請求項１５記載の半導体装置が奏する効果に加え
て、元参照電位信号に基づいて参照電位信号をより安定
的に生成可能な構成の下で、参照電位信号を生成する第
１の中間ノードを高速に充電するための第２の起動制御
回路の動作によって元参照電位信号の電位レベルが一時
的に低下することを回避して、内部電源電位の立上りを
高速化できる。また、第２の起動制御回路を複数の電圧
発生回路間で共有するので回路面積の削減が可能であ
る。

【図面の簡単な説明】

【図１】 本発明の実施の形態１に従う半導体装置１の
構成を示す概略ブロック図である。

【図２】 電源起動時において活性化される電圧発生回
路６００の構成を示す回路図である。

【図３】 起動制御回路６５０−１の構成を説明する回
路図である。

【図４】 電圧発生回路６００の問題点を説明するため
のタイミングチャートである。

【図５】 実施の形態１に従う電圧発生回路１００の構
成を示す回路図である。

【図６】 実施の形態１に従う起動制御回路１５０−１
の構成を示す回路図である。

【図７】 電圧発生回路１００の動作を説明するタイミ
ングチャートである。

【図８】 本発明の実施の形態２に従う電圧発生回路１
０１の構成を示す回路図である。

【図９】 基準ノードＮｓに関連する部分の構造を説明
するための断面図である。

【図１０】 本発明の実施の形態３に従う半導体装置２
の構成を示す概略ブロック図である。

【図１１】 本発明の実施の形態３に従う電圧発生回路
１０２の構成を示す回路図である。

【図１２】 起動制御回路１５２−２の構成を示す回路
図である。

【図１３】 一般的な電圧発生回路の構成を示す概略ブ
ロック図である。

【図１４】 元参照電位信号発生回路１１０の構成を示
す回路図である。

【符号の説明】

１１，１２ 外部電源配線、１５，１６ 内部電源配
線、２０，２１ 内部回路、 １００，１０１，１０
２，３００ 電圧発生回路、１１０，３１０ 元参照電
位信号発生回路、１２０，３２０ 参照電位信号発生回
路、１３０，３３０アクティブＶＤＣ、１３５，３３５
スタンバイＶＤＣ、１４０ 差動増幅回路、１５０−
１，１５０−２，１５２−１，１５２−２ 起動制御回
路、Ｎｉ，Ｎｉ１，Ｎｉ２ 入力ノード、Ｎｏ 出力ノ
ード、Ｎｓ 基準ノード、ＱＤ 電流駆動トランジス
タ、Ｖｒ０，Ｖｒ０′ 元参照電位信号、Ｖｒ１，Ｖｒ
２ 参照電位信号、Ｖｃｃ１，Ｖｃｃ２ 内部電源電
位、ＶＤＤ１，ＶＤＤ２ 外部電源電位。

Claims (19)

【特許請求の範囲】
1. 【請求項１】 第１の外部電源から第１の外部電源電位
   の供給を受けて動作する半導体装置であって、 前記第１の外部電源電位を伝達する第１の外部電源配線
   と、 前記第１の外部電源配線から受けた前記第１の外部電源
   電位を内部電源電位に変換して内部電源配線に供給する
   電圧発生回路とを備え、 前記電圧発生回路は、 前記第１の外部電源配線から前記第１の外部電源電位を
   受けて、前記内部電源電位の設定電位レベルに応じた参
   照電位信号を第１の中間ノードに生成する参照電位発生
   部と、 前記内部電源配線の前記第１の中間ノードに対する電位
   レベル差に応じた電流量を前記外部電源配線から前記内
   部電源配線に供給する電圧変換回路と、 第１の制御信号の活性化期間中において、前記電圧変換
   回路に対して第１の動作電流を供給する第１の電流供給
   回路と、 前記第１の外部電源が起動されてから前記内部電源配線
   の電位レベルが所定レベルに到達するまでの間、前記第
   １の制御信号を活性化する第１の起動制御回路とを含
   み、 前記第１の起動制御回路は、前記第１の中間ノードとは
   独立した第１の基準ノードと前記内部電源配線との電位
   レベルの比較によって、前記第１の外部電源の前記起動
   を検知し、 前記第１の基準ノードは、前記参照電位信号の生成とは
   独立した第１の直流電位を伝達し、 前記内部電源配線から前記内部電源電位を受けて動作す
   る内部回路をさらに備える、半導体装置。
2. 【請求項２】 前記半導体装置は、第２の外部電源から
   第２の外部電源電位の供給をさらに受けて動作し、 前記第１の基準ノードは、前記第２の外部電源電位と電
   気的に結合される、請求項１記載の半導体装置。
3. 【請求項３】 前記第１の制御信号は、活性状態に対応
   する第１の電位レベルと、非活性状態に対応する前記第
   １の電位レベルよりも低い第２の電位レベルとを有し、 前記第１の制御回路は、 前記内部電源配線と電気的に結合されたゲートを有し、
   前記第１の基準ノードと第１の内部ノードとの間に電気
   的に結合される第１の電界効果型トランジスタと、 前記内部電源配線と電気的に結合されたゲートを有し、
   前記第１の内部ノードと前記第２の電位レベルを供給す
   る電位供給ノードとの間に電気的に結合される第２の電
   界効果型トランジスタと、 前記第１の内部ノードと電気的に結合されたゲートを有
   し、第２の内部ノードと前記電位供給ノードとの間に電
   気的に結合される第３の電界効果型トランジスタと、 前記内部電源配線と電気的に結合されたゲートを有し、
   第３の内部ノードと前記電位供給ノードとの間に電気的
   に結合される第４の電界効果型トランジスタと、 前記第２および第３の内部ノードの電位レベルに応じ
   て、前記第２および第３の内部ノードの電位レベルを前
   記第１および第２の電位レベルの一方ずつに設定し保持
   するラッチ回路と、 前記第３の内部ノードの電位レベルに応じて、前記第１
   の制御信号を生成する信号バッファとを有する、請求項
   １記載の半導体装置。
4. 【請求項４】 前記第３の電界効果型トランジスタは、
   前記第１の直流電位がゲートに入力された場合に、前記
   第２の内部ノードと前記電位供給ノードとの間に電流経
   路を形成可能である、請求項３記載の半導体装置。
5. 【請求項５】 前記第１の直流電位は、前記設定電位レ
   ベル以下である、請求項３記載の半導体装置。
6. 【請求項６】 前記参照電位発生部は、 前記外部電源配線から前記外部電源電位を受けて、前記
   参照電位信号を生成するための元参照電位信号を第２の
   中間ノードに生成する元参照電位発生回路と、 前記第２の中間ノードと前記第１の中間ノードとの電位
   レベル差に応じて前記第１の中間ノードを充電する参照
   電位発生回路とを含み、 前記電圧発生回路は、 前記参照電位発生回路に第２の動作電流を供給する第２
   の電流供給回路と、 第２の制御信号の活性化期間中において、前記第２の動
   作電流よりも大きい第３の動作電流を前記参照電位発生
   回路に供給する第３の電流供給回路と、 前記第１の外部電源が起動されてから前記第１の中間ノ
   ードの電位レベルが所定レベルに到達するまでの間、前
   記第２の制御信号を活性化する第２の起動制御回路とを
   さらに含み、 前記第２の起動制御回路は、前記第２の中間ノードとは
   独立の第２の基準ノードと前記第１の中間ノードとの電
   位レベルの比較によって、前記第１の外部電源の前記起
   動を検知し、 前記第２の基準ノードは、前記元参照電位信号の生成と
   は独立した第２の直流電位を伝達する、請求項１記載の
   半導体装置。
7. 【請求項７】 前記半導体装置は、第２の外部電源から
   第２の外部電源電位の供給をさらに受けて動作し、 前記第２の基準ノードは、前記第２の外部電源電位と結
   合される、請求項６記載の半導体装置。
8. 【請求項８】 前記第２の外部電源は、前記第１の外部
   電源と同時もしくはそれより早いタイミングで起動され
   る、請求項２または７に記載の半導体装置。
9. 【請求項９】 前記第２の制御信号は、活性状態に対応
   する第１の電位レベルと、非活性状態に対応する前記第
   １の電位レベルよりも低い第２の電位レベルとを有し、 前記第２の制御回路は、 前記第１の中間ノードと電気的に結合されたゲートを有
   し、前記第２の基準ノードと第１の内部ノードとの間に
   電気的に結合される第１の電界効果型トランジスタと、 前記第１の中間ノードと電気的に結合されたゲートを有
   し、前記第１の内部ノードと前記第２の電位レベルを供
   給する電位供給ノードとの間に電気的に結合される第２
   の電界効果型トランジスタと、 前記第１の内部ノードと電気的に結合されたゲートを有
   し、第２の内部ノードと前記電位供給ノードとの間に電
   気的に結合される第３の電界効果型トランジスタと、 前記第１の中間ノードと電気的に結合されたゲートを有
   し、第３の内部ノードと前記電位供給ノードとの間に電
   気的に結合される第４の電界効果型トランジスタと、 前記第２および第３の内部ノードの電位レベルに応じ
   て、前記第２および第３の内部ノードの電位レベルを前
   記第１および第２の電位レベルの一方ずつに設定し保持
   するラッチ回路と、 前記第３の内部ノードの電位レベルに応じて、前記第２
   の制御信号を生成する信号バッファとを有する、請求項
   ６記載の半導体装置。
10. 【請求項１０】 前記第３の電界効果型トランジスタ
    は、前記第２の直流電位がゲートに入力された場合に、
    前記第２の内部ノードと前記電位供給ノードとの間に電
    流経路を形成可能である、請求項９記載の半導体装置。
11. 【請求項１１】 前記第２の直流電位は、定常時におけ
    る前記参照電位信号の電位レベル以下である、請求項９
    記載の半導体装置。
12. 【請求項１２】 第１および第２の外部電源から第１お
    よび第２の外部電源電位の供給をそれぞれ受けて動作す
    る半導体装置であって、 前記第１の外部電源電位を供給する第１の外部電源配線
    と、 前記第２の外部電源電位を供給する第２の外部電源配線
    と、 前記外部電源配線から受けた前記外部電源電位を内部電
    源電位に変換して内部電源配線に供給する電圧発生回路
    と、 前記内部電源配線から前記内部電源電位を受けて動作す
    る内部回路とを備え、 前記電圧発生回路は、 前記外部電源配線から前記外部電源電位を受けて、前記
    内部電源電位の設定電位レベルに応じた参照電位信号を
    第１の中間ノードに生成する参照電位発生部と、 前記内部電源配線の前記第１の中間ノードに対する電位
    レベル差に応じた電流量を前記外部電源配線から前記内
    部電源配線に供給する電圧変換回路と、 第１の制御信号の活性期間中において、前記電圧変換回
    路に第１の動作電流を供給する第１の電流供給回路と、 前記外部電源が起動されてから前記内部電源配線の電位
    レベルが所定レベルに到達するまでの間、前記第１の制
    御信号を活性化する第１の起動制御回路とを含み、 前記第１の起動制御回路は、第１の基準ノードと前記内
    部電源配線との電位レベルの比較によって、前記外部電
    源電位の前記起動を検知し、 前記半導体装置は、 同一の金属配線層に形成される、前記第１の基準ノー
    ド、前記第１の中間ノードおよび、前記第２の電源配線
    とそれぞれ電気的に結合される第１、第２および第３の
    金属配線をさらに備え、 前記第１の金属配線と前記第２および第３の金属配線の
    うちの一方とは、前記第１の金属配線層において電気的
    に結合される、半導体装置。
13. 【請求項１３】 前記電圧発生部は、 前記第１の外部電源配線から前記第１の外部電源電位を
    受けて、前記参照電位信号を生成するための元参照電位
    信号を第２の中間ノードに生成する元参照電位発生回路
    と、 前記第２の中間ノードと前記第１の中間ノードとの電位
    レベル差に応じて前記第１の中間ノードを充電する参照
    電位発生回路とを含み、 前記電圧発生回路は、 前記参照電位発生回路に第２の動作電流を供給する第２
    の電流供給回路と、 第２の制御信号の活性期間中において、前記第２の動作
    電流よりも大きい第３の動作電流を前記参照電位発生回
    路に供給する第３の電流供給回路と、 前記外部電源が起動されてから前記第１の中間ノードの
    電位レベルが所定レベルに到達するまでの間、前記第２
    の制御信号を活性化する第２の起動制御回路とを含み、 前記第２の起動制御回路は、前記外部電源の起動を第２
    の基準ノードと前記第１の中間ノードとの電位レベルの
    比較によって検知し、 前記半導体装置は、 前記同一の金属配線層に形成される、前記第２の基準ノ
    ードおよび前記第２の中間ノードとそれぞれ電気的に結
    合される第４および第５の金属配線をさらに備え、 前記第４の金属配線と前記第３および第５の金属配線の
    うちの一方とは、前記第１の金属配線層において電気的
    に結合される、請求項１２記載の半導体装置。
14. 【請求項１４】 第１の外部電源から第１の外部電源電
    位の供給を受けて動作する半導体装置であって、 前記第１の外部電源電位を供給する外部電源配線と、 前記外部電源配線から前記第１の外部電源電位を受け
    て、複数の内部電源電位にそれぞれ変換する複数の電圧
    発生回路と、 前記複数の電圧発生回路から前記複数の内部電源電位の
    供給を受けて動作する複数の内部回路とを備え、 各前記電圧発生回路は、 前記複数の内部電源電位のうちの対応する１つを出力す
    る内部電源配線と、 前記外部電源配線から前記第１の外部電源電位を受け
    て、前記対応する内部電源電位の設定電位レベルに応じ
    た参照電位信号を第１の中間ノードに生成する参照電位
    発生部と、 前記内部電源配線の前記第１の中間ノードに対する電位
    レベル差に応じた電流量を前記外部電源配線から前記内
    部電源配線に供給する電圧変換回路と、 第１の制御信号の活性化に応答して、前記電圧変換回路
    に第１の動作電流を供給する第１の電流供給回路とを含
    み、 前記複数の電圧発生回路のうちの１個は、 前記第１の外部電源が起動されてから、前記複数の電圧
    発生回路のうちのいずれか１個に対応する前記内部電源
    配線の電位レベルが所定電位レベルに到達するまでの
    間、前記第１の制御信号を活性化する第１の起動制御回
    路を含み、 前記第１の起動制御回路は、前記第１の中間ノードとは
    独立した第１の基準ノードと前記複数の電圧発生回路の
    うちの他のいずれか１個に対応する前記内部電源配線と
    の電位レベルの比較によって、前記第１の外部電源の前
    記起動を検知し、 前記第１の基準ノードは、前記参照電位信号の生成とは
    独立した第１の直流電位を伝達する、半導体装置。
15. 【請求項１５】 前記半導体装置は、第２の外部電源か
    ら第２の外部電源電位の供給をさらに受けて動作し、 前記第１の基準ノードは、前記第２の外部電源電位と結
    合される、請求項１４記載の半導体装置。
16. 【請求項１６】 前記第１の制御信号は、活性状態に対
    応する第１の電位レベルと、非活性状態に対応する前記
    第１の電位レベルよりも低い第２の電位レベルとを有
    し、 前記第１の制御回路は、 前記複数の電圧発生回路のうちの前記他のいずれか１個
    に含まれる前記内部電源配線と電気的に結合されたゲー
    トを有し、前記第１の基準ノードと第１の内部ノードと
    の間に電気的に結合される第１の電界効果型トランジス
    タと、 前記複数の電圧発生回路のうちの前記他のいずれか１個
    に含まれる前記内部電源配線と電気的に結合されたゲー
    トを有し、前記第１の内部ノードと前記第２の電位レベ
    ルを供給する電位供給ノードとの間に電気的に結合され
    る第２の電界効果型トランジスタと、 前記第１の内部ノードと電気的に結合されたゲートを有
    し、第２の内部ノードと前記電位供給ノードとの間に電
    気的に結合される第３の電界効果型トランジスタと、 前記複数の電圧発生回路のうちの前記いずれか１個に含
    まれる前記内部電源配線と電気的に結合されたゲートを
    有し、第３の内部ノードと前記電位供給ノードとの間に
    電気的に結合される第４の電界効果型トランジスタと、 前記第２および第３の内部ノードの電位レベルに応じ
    て、前記第２および第３の内部ノードの電位レベルを前
    記第１および第２の電位レベルの一方ずつに設定し保持
    するラッチ回路と、 前記第３の内部ノードの電位レベルに応じて、前記第１
    の制御信号を生成する信号バッファとを有する、請求項
    １４記載の半導体装置。
17. 【請求項１７】 各前記電圧発生部は、 前記外部電源配線から前記第１の外部電源電位を受け
    て、前記参照電位信号を生成するための元参照電位信号
    を第２の中間ノードに生成する元参照電位発生回路と、 前記第２の中間ノードと前記第１の中間ノードとの電位
    レベル差に応じて前記第１の中間ノードを充電する参照
    電位発生回路とを含み、、 各前記電圧発生回路は、 前記参照電位発生回路に第２の動作電流を供給する第２
    の電流供給回路と、 第２の制御信号の活性化期間中において、前記第２の動
    作電流よりも大きい第３の動作電流を前記参照電位発生
    回路に供給する第３の電流供給回路とを含み、 前記複数の電圧発生回路のうちの１個は、 前記第１の外部電源が起動されてから、前記複数の電圧
    発生回路のうちのいずれか１個に対応する前記第１の中
    間ノードの電位レベルが所定レベルに到達するまでの
    間、前記第２の制御信号を活性化する第２の起動制御回
    路をさらに含み、 前記第２の起動制御回路は、前記第２の中間ノードとは
    独立した第２の基準ノードと前記複数の電圧発生回路の
    うちの他のいずれか１個に対応する前記第１の中間ノー
    ドとの電位レベルの比較によって、前記第１の外部電源
    の前記起動を検知し、 前記第２の基準ノードは、前記元参照電位信号の生成と
    は独立した第２の直流電位を伝達する、請求項１４記載
    の半導体装置。
18. 【請求項１８】 前記半導体装置は、第２の外部電源か
    ら第２の外部電源電位の供給をさらに受けて動作し、 前記第２の基準ノードは、前記第２の外部電源電位と結
    合される、請求項１７記載の半導体装置。
19. 【請求項１９】 前記第２の制御信号は、活性状態に対
    応する第１の電位レベルと、非活性状態に対応する前記
    第１の電位レベルよりも低い第２の電位レベルとを有
    し、 前記第２の制御回路は、 前記複数の電圧発生回路のうちの前記他のいずれか１個
    に含まれる前記第１の中間ノードと電気的に結合された
    ゲートを有し、前記第２の基準ノードと第１の内部ノー
    ドとの間に電気的に結合される第１の電界効果型トラン
    ジスタと、 前記複数の電圧発生回路のうちの前記他のいずれか１個
    に含まれる前記第１の中間ノードと電気的に結合された
    ゲートを有し、前記第１の内部ノードと前記第２の電位
    レベルを供給する電位供給ノードとの間に電気的に結合
    される第２の電界効果型トランジスタと、 前記第１の内部ノードと電気的に結合されたゲートを有
    し、第２の内部ノードと前記電位供給ノードとの間に電
    気的に結合される第３の電界効果型トランジスタと、 前記複数の電圧発生回路のうちの前記いずれか１個に含
    まれる前記第１の中間ノードと電気的に結合されたゲー
    トを有し、第３の内部ノードと前記電位供給ノードとの
    間に電気的に結合される第４の電界効果型トランジスタ
    と、 前記第２および第３の内部ノードの電位レベルに応じ
    て、前記第２および第３の内部ノードの電位レベルを前
    記第１および第２の電位レベルの一方ずつに設定し保持
    するラッチ回路と、 前記第３の内部ノードの電位レベルに応じて、前記第２
    の制御信号を生成する信号バッファとを有する、請求項
    １７記載の半導体装置。