JP4786015B2

JP4786015B2 - 半導体装置

Info

Publication number: JP4786015B2
Application number: JP2000202458A
Authority: JP
Inventors: 宏加藤
Original assignee: Renesas Electronics Corp
Current assignee: Renesas Electronics Corp
Priority date: 2000-07-04
Filing date: 2000-07-04
Publication date: 2011-10-05
Anticipated expiration: 2020-07-04
Also published as: JP2002026260A; US20020003449A1; US6353355B2

Description

【０００１】
【発明の属する技術分野】
この発明は、半導体装置に関し、より特定的には、外部電源から供給された外部電源電位を内部回路の駆動に用いられる内部電源電位に変換する電圧発生回路を内蔵する半導体装置に関する。
【０００２】
【従来の技術】
半導体装置を始めとする、種々の電位レベルで駆動される内部回路群を備える装置においては、外部電源から供給される外部電源電位を所望の電位レベルの内部電源電位に変換するための電圧発生回路が用いられる。このような電圧発生回路としては、いわゆるＶＤＣ（Voltage Down Converter）等が用いられる。
【０００３】
図１３は、半導体装置内部における内部電源電位の生成に一般的に使用される電圧発生回路５００の構成を示す概略ブロック図である。
【０００４】
図１３を参照して、電圧発生回路５００は、外部電源配線５０５から外部電源電位ＶＤＤを受けて、内部電源電位の設定値に対応する参照電位信号ＶＲＥＦを生成するＶＲＥＦ発生回路５１０と、内部電源電位Ｖｃｃを内部電源配線５２５に生成するＶＤＣ５２０とを備える。
【０００５】
ＶＤＣ５２０は、内部電源配線５２５および参照電位信号ＶＲＥＦの電位レベルを比較して、内部電源配線５２５の電位レベルが参照電位信号ＶＲＥＦの電位レベルよりも低い場合に外部電源配線５０５から内部配線５２５に電流を供給することによって、内部電源電位Ｖｃｃを目標レベルに保持する。
【０００６】
したがって、外部電源が起動され、外部電源配線５０５において外部電源電位ＶＤＤが立上がると、まず参照電位信号ＶＲＥＦの電位レベルが立上がり、参照電位信号ＶＲＥＦに基づいてＶＤＣ５２０による内部電源電位Ｖｃｃの制御が実行される。
【０００７】
すなわち、電圧発生回路５００では、外部電源の起動時において、外部電源電位→参照電位信号ＶＲＥＦ→内部電源電位Ｖｃｃの順に起動される。電圧発生回路５００による内部電源電位Ｖｃｃの設定精度は、参照電位信号ＶＲＥＦの設定精度に大きく影響を受けることから、過渡的なオーバーシュート等を回避してより安定的に内部電源電位Ｖｃｃを生成するために、参照電位信号ＶＲＥＦを段階的に生成するような構成も使用されている。
【０００８】
【発明が解決しようとする課題】
しかしながら、半導体装置においては、外部電源の起動から内部回路動作が実行されるまでの期間が、仕様に基づく規格値を満足する必要がある。このため、過渡的な電位変動が生じやすい外部電源起動時（以下、単に電源起動時ともいう）において、参照電位信号ＶＲＥＦを安定的に生成する必要がある一方で、内部電源電位Ｖｃｃの立上がりの高速化を図ることも必要である。
【０００９】
この際に、内部電源配線の電位レベルを監視して、内部電源電位Ｖｃｃの電位レベルが所定値以下である場合には、ＶＤＣの動作速度を通常時よりも高速化する手法が考えられる。しかし、電源起動時という初期状態においては、各ノードの電位レベルも過渡状態であるため、いずれの内部ノードの電位レベルとの比較によって、ＶＤＣの動作速度の切換を行なうかが問題となる。
【００１０】
この発明は、このような問題点を解決するためになされたものであって、この発明の目的は、電源起動時において内部回路で使用する内部電源電位を高速に生成可能な半導体装置の構成を提供することである。
【００１１】
【課題を解決するための手段】
請求項１記載の半導体装置は、第１の外部電源から第１の外部電源電位の供給を受けて動作する半導体装置であって、第１の外部電源電位を伝達する外部電源配線と、外部電源配線から受けた第１の外部電源電位を内部電源電位に変換して内部電源配線に供給する電圧発生回路とを備え、電圧発生回路は、外部電源配線から第１の外部電源電位を受けて内部電源電位の設定電位レベルに応じた参照電位信号を第１の中間ノードに生成する参照電位部と、内部電源配線および第１の中間ノードの電位レベル差に応じた電流量を外部電源配線から内部電源配線に供給する電圧変換回路と、第１の制御信号の活性化期間中において、電圧変換回路に対して第１の動作電流を供給する第１の電流供給回路と、第１の外部電源が起動されてから内部電源配線の電位レベルが所定レベルに到達するまでの間第１の制御信号を活性化する第１の起動制御回路とを含み、第１の起動制御回路は、第１の中間ノードとは独立した第１の基準ノードと内部電源配線との電位レベルの比較によって、第１の外部電源の起動を検知し、第１の基準ノードは、参照電位信号の生成とは独立した第１の直流電位を伝達し、内部電源配線から内部電源電位を受けて動作する内部回路をさらに備え、第１の制御信号は、活性状態に対応する第１の電位レベルと、非活性状態に対応する第１の電位レベルよりも低い第２の電位レベルとを有し、第１の起動制御回路は、内部電源配線と電気的に結合されたゲートを有し、第１の基準ノードと第１の内部ノードとの間に電気的に結合される第１の電界効果型トランジスタと、内部電源配線と電気的に結合されたゲートを有し、第１の内部ノードと第２の電位レベルを供給する電位供給ノードとの間に電気的に結合される第２の電界効果型トランジスタと、第１の内部ノードと電気的に結合されたゲートを有し、第２の内部ノードと電位供給ノードとの間に電気的に結合される第３の電界効果型トランジスタと、内部電源配線と電気的に結合されたゲートを有し、第３の内部ノードと電位供給ノードとの間に電気的に結合される第４の電界効果型トランジスタと、第２および第３の内部ノードの電位レベルに応じて、第２および第３の内部ノードの電位レベルを第１および第２の電位レベルの一方ずつに設定し保持するラッチ回路と、第３の内部ノードの電位レベルに応じて、第１の制御信号を生成する信号バッファとを有する。
【００１４】
請求項２記載の半導体装置は、請求項１記載の半導体装置であって、第３の電界効果型トランジスタは、第１の直流電位がゲートに入力された場合に、第２の内部ノードと電位供給ノードとの間に電流経路を形成可能である。
【００１５】
請求項３記載の半導体装置は、請求項１記載の半導体装置であって、第１の直流電位は、設定電位レベル以下である。
【００１６】
請求項４記載の半導体装置は、第１の外部電源から第１の外部電源電位の供給を受けて動作する半導体装置であって、第１の外部電源電位を伝達する第１の外部電源配線と、第１の外部電源配線から受けた第１の外部電源電位を内部電源電位に変換して内部電源配線に供給する電圧発生回路とを備え、電圧発生回路は、第１の外部電源配線から第１の外部電源電位を受けて内部電源電位の設定電位レベルに応じた参照電位信号を第１の中間ノードに生成する参照電位部と、内部電源配線および第１の中間ノードの電位レベル差に応じた電流量を外部電源配線から内部電源配線に供給する電圧変換回路と、第１の制御信号の活性化期間中において、電圧変換回路に対して第１の動作電流を供給する第１の電流供給回路と、第１の外部電源が起動されてから内部電源配線の電位レベルが所定レベルに到達するまでの間第１の制御信号を活性化する第１の起動制御回路とを含み、第１の起動制御回路は、第１の中間ノードとは独立した第１の基準ノードと内部電源配線との電位レベルの比較によって、第１の外部電源の起動を検知し、第１の基準ノードは、参照電位信号の生成とは独立した第１の直流電位を伝達し、内部電源配線から内部電源電位を受けて動作する内部回路をさらに備える。さらに、参照電位発生部は、外部電源配線から第１の外部電源電位を受けて、参照電位信号を生成するための元参照電位信号を第２の中間ノードに生成する元参照電位発生回路と、第２の中間ノードと第１の中間ノードとの電位レベル差に応じて第１の中間ノードを充電する参照電位発生回路とを含み、電圧発生回路は、参照電位発生回路に第２の動作電流を供給する第２の電流供給回路と、第２の制御信号の活性化期間中において、第２の動作電流よりも大きい第３の動作電流を参照電位発生回路に供給する第３の電流供給回路と、第１の外部電源が起動されてから第１の中間ノードの電位レベルが所定レベルに到達するまでの間、第２の制御信号を活性化する第２の起動制御回路とをさらに含み、第２の起動制御回路は、第２の中間ノードとは独立の第２の基準ノードと第１の中間ノードとの電位レベルの比較によって、第１の外部電源の起動を検知し、第２の基準ノードは、元参照電位信号の生成とは独立した第２の直流電位を伝達する。
【００１７】
請求項５記載の半導体装置は、請求項４記載の半導体装置であって、第２の外部電源から第２の外部電源電位の供給をさらに受けて動作し、第２の基準ノードは、第２の外部電源電位と結合される。
【００１９】
請求項６記載の半導体装置は、請求項４記載の半導体装置であって、第２の制御信号は、活性状態に対応する第１の電位レベルと、非活性状態に対応する第１の電位レベルよりも低い第２の電位レベルとを有し、第２の起動制御回路は、第１の中間ノードと電気的に結合されたゲートを有し、第２の基準ノードと第１の内部ノードとの間に電気的に結合される第１の電界効果型トランジスタと、第１の中間ノードと電気的に結合されたゲートを有し、第１の内部ノードと第２の電位レベルを供給する電位供給ノードとの間に電気的に結合される第２の電界効果型トランジスタと、第１の内部ノードと電気的に結合されたゲートを有し、第２の内部ノードと電位供給ノードとの間に電気的に結合される第３の電界効果型トランジスタと、第１の中間ノードと電気的に結合されたゲートを有し、第３の内部ノードと電位供給ノードとの間に電気的に結合される第４の電界効果型トランジスタと、第２および第３の内部ノードの電位レベルに応じて、第２および第３の内部ノードの電位レベルを第１および第２の電位レベルの一方ずつに設定し保持するラッチ回路と、第３の内部ノードの電位レベルに応じて、第２の制御信号を生成する信号バッファとを有する。
【００２０】
請求項７記載の半導体装置は、請求項６記載の半導体装置であって、第３の電界効果型トランジスタは、第２の直流電位がゲートに入力された場合に、第２の内部ノードと電位供給ノードとの間に電流経路を形成可能である。
【００２１】
請求項８記載の半導体装置は、請求項６記載の半導体装置であって、第２の直流電位は、定常時における参照電位信号の電位レベル以下である。
【００２２】
請求項９記載の半導体装置は、第１および第２の外部電源から第１および第２の外部電源電位の供給をそれぞれ受けて動作する半導体装置であって、第１の外部電源電位を供給する第１の外部電源配線と、第２の外部電源電位を供給する第２の外部電源配線と、第１の外部電源配線から受けた第１の外部電源電位を内部電源電位に変換して内部電源配線に供給する電圧発生回路と、内部電源配線から内部電源電位を受けて動作する内部回路とを備え、電圧発生回路は、第１の外部電源配線から第１の外部電源電位を受けて、内部電源電位の設定電位レベルに応じた参照電位信号を第１の中間ノードに生成する参照電位発生回路と、内部電源配線の第１の中間ノードに対する電位レベル差に応じた電流量を第１の外部電源配線から内部電源配線に供給する電圧変換回路と、第１の制御信号の活性期間中において、電圧変換回路に第１の動作電流を供給する第１の電流供給回路と、外部電源が起動されてから内部電源配線の電位レベルが所定レベルに到達するまでの間、第１の制御信号を活性化する第１の起動制御回路とを含み、第１の起動制御回路は、第１の基準ノードと内部電源配線との電位レベルの比較によって、外部電源電位の起動を検知し、半導体装置は、同一の金属配線層に形成される、第１の基準ノード、第１の中間ノードおよび、第２の外部電源配線とそれぞれ電気的に結合される第１、第２および第３の金属配線をさらに備え、第１の金属配線と第２および第３の金属配線のうちの一方とは、第１の金属配線層において電気的に結合される。さらに、参照電位発生部は、第１の外部電源配線から第１の外部電源電位を受けて、参照電位信号を生成するための元参照電位信号を第２の中間ノードに生成する元参照電位発生回路と、第２の中間ノードと第１の中間ノードとの電位レベル差に応じて第１の中間ノードを充電する参照電位発生回路とを含み、電圧発生回路は、参照電位発生回路に第２の動作電流を供給する第２の電流供給回路と、第２の制御信号の活性期間中において、第２の動作電流よりも大きい第３の動作電流を参照電位発生回路に供給する第３の電流供給回路と、外部電源が起動されてから第１の中間ノードの電位レベルが所定レベルに到達するまでの間、第２の制御信号を活性化する第２の起動制御回路とを含み、第２の起動制御回路は、外部電源の起動を第２の基準ノードと第１の中間ノードとの電位レベルの比較によって検知し、半導体装置は、同一の金属配線層に形成される、第２の基準ノードおよび第２の中間ノードとそれぞれ電気的に結合される第４および第５の金属配線をさらに備え、第４の金属配線と第３および第５の金属配線のうちの一方とは、第１の金属配線層において電気的に結合される。
【００２４】
請求項１０記載の半導体装置は、第１の外部電源から第１の外部電源電位の供給を受けて動作する半導体装置であって、第１の外部電源電位を供給する外部電源配線と、外部電源配線から第１の外部電源電位を受けて、複数の内部電源電位にそれぞれ変換する複数の電圧発生回路と、複数の電圧発生回路から複数の内部電源電位の供給を受けて動作する複数の内部回路とを備え、各電圧発生回路は、複数の内部電源電位のうちの対応する１つを出力する内部電源配線と、外部電源配線から第１の外部電源電位を受けて、対応する内部電源電位の設定電位レベルに応じた参照電位信号を第１の中間ノードに生成する参照電位発生部と、内部電源配線および第１の中間ノードの電位レベル差に応じた電流量を外部電源配線から内部電源配線に供給する電圧変換回路と、第１の制御信号の活性化に応答して、電圧変換回路に第１の動作電流を供給する第１の電流供給回路とを含み、複数の電圧発生回路のうちの１個は、第１の外部電源が起動されてから、複数の電圧発生回路のうちのいずれか１個に対応する内部電源配線の電位レベルが所定電位レベルに到達するまでの間、第１の制御信号を活性化する第１の起動制御回路を含み、第１の起動制御回路は、第１の中間ノードとは独立した第１の基準ノードと複数の電圧発生回路のうちの他のいずれか１個に対応する内部電源配線との電位レベルの比較によって、第１の外部電源の起動を検知し、第１の基準ノードは、参照電位信号の生成とは独立した第１の直流電位を伝達する。
【００２５】
請求項１１記載の半導体装置は、請求項１０記載の半導体装置であって、第２の外部電源から第２の外部電源電位の供給をさらに受けて動作し、第１の基準ノードは、第２の外部電源電位と結合される。
【００２６】
請求項１２記載の半導体装置は、請求項１０記載の半導体装置であって、第１の制御信号は、活性状態に対応する第１の電位レベルと、非活性状態に対応する第１の電位レベルよりも低い第２の電位レベルとを有し、第１の起動制御回路は、複数の電圧発生回路のうちの他のいずれか１個に含まれる内部電源配線と電気的に結合されたゲートを有し、第１の基準ノードと第１の内部ノードとの間に電気的に結合される第１の電界効果型トランジスタと、複数の電圧発生回路のうちの他のいずれか１個に含まれる内部電源配線と電気的に結合されたゲートを有し、第１の内部ノードと第２の電位レベルを供給する電位供給ノードとの間に電気的に結合される第２の電界効果型トランジスタと、第１の内部ノードと電気的に結合されたゲートを有し、第２の内部ノードと電位供給ノードとの間に電気的に結合される第３の電界効果型トランジスタと、複数の電圧発生回路のうちのいずれか１個に含まれる内部電源配線と電気的に結合されたゲートを有し、第３の内部ノードと電位供給ノードとの間に電気的に結合される第４の電界効果型トランジスタと、第２および第３の内部ノードの電位レベルに応じて、第２および第３の内部ノードの電位レベルを第１および第２の電位レベルの一方ずつに設定し保持するラッチ回路と、第３の内部ノードの電位レベルに応じて、第１の制御信号を生成する信号バッファとを有する。
【００２７】
請求項１３記載の半導体装置は、請求項１０記載の半導体装置であって、参照電位発生部は、外部電源配線から第１の外部電源電位を受けて参照電位信号を生成するための元参照電位信号を第２の中間ノードに生成する元参照電位発生回路と、第２の中間ノードと第１の中間ノードとの電位レベル差に応じて第１の中間ノードを充電する参照電位発生回路とを含み、各電圧発生回路は、参照電位発生回路に第２の動作電流を供給する第２の電流供給回路と、第２の制御信号の活性化期間中において、第２の動作電流よりも大きい第３の動作電流を参照電位発生回路に供給する第３の電流供給回路とを含み、複数の電圧発生回路のうちの１個は、第１の外部電源が起動されてから、複数の電圧発生回路のうちのいずれか１個に対応する第１の中間ノードの電位レベルが所定レベルに到達するまでの間、第２の制御信号を活性化する第２の起動制御回路をさらに含み、第２の起動制御回路は、第２の中間ノードとは独立した第２の基準ノードと複数の電圧発生回路のうちの他のいずれか１個に対応する第１の中間ノードとの電位レベルの比較によって、第１の外部電源の起動を検知し、第２の基準ノードは、元参照電位信号の生成とは独立した第２の直流電位を伝達する。
【００２８】
請求項１４記載の半導体装置は、請求項１３記載の半導体装置であって、第２の外部電源から第２の外部電源電位の供給をさらに受けて動作し、第２の基準ノードは、第２の外部電源電位と結合される。
【００２９】
請求項１５記載の半導体装置は、請求項１３記載の半導体装置であって、第２の制御信号は、活性状態に対応する第１の電位レベルと、非活性状態に対応する第１の電位レベルよりも低い第２の電位レベルとを有し、第２の起動制御回路は、複数の電圧発生回路のうちの他のいずれか１個に含まれる第１の中間ノードと電気的に結合されたゲートを有し、第２の基準ノードと第１の内部ノードとの間に電気的に結合される第１の電界効果型トランジスタと、複数の電圧発生回路のうちの他のいずれか１個に含まれる第１の中間ノードと電気的に結合されたゲートを有し、第１の内部ノードと第２の電位レベルを供給する電位供給ノードとの間に電気的に結合される第２の電界効果型トランジスタと、第１の内部ノードと電気的に結合されたゲートを有し、第２の内部ノードと電位供給ノードとの間に電気的に結合される第３の電界効果型トランジスタと、複数の電圧発生回路のうちのいずれか１個に含まれる第１の中間ノードと電気的に結合されたゲートを有し、第３の内部ノードと電位供給ノードとの間に電気的に結合される第４の電界効果型トランジスタと、第２および第３の内部ノードの電位レベルに応じて、第２および第３の内部ノードの電位レベルを第１および第２の電位レベルの一方ずつに設定し保持するラッチ回路と、第３の内部ノードの電位レベルに応じて、第２の制御信号を生成する信号バッファとを有する。
【００３０】
【発明の実施の形態】
以下において、図面を参照して本発明の実施の形態について詳細に説明する。
【００３１】
［実施の形態１］
図１は、本発明の実施の形態１に従う半導体装置１の構成を示す概略ブロック図である。
【００３２】
図１を参照して、半導体装置１は、複数の外部電源電位、たとえばＶＤＤ１およびＶＤＤ２によって駆動される。半導体装置１は、外部電源配線１１から外部電源電位ＶＤＤ１を受けて、内部電源配線１５に内部電源電位Ｖｃｃ１を生成する電圧発生回路１００を備える。
【００３３】
電圧発生回路１００は、外部電源配線１１から外部電源電位ＶＤＤ１を受けて元参照電位信号Ｖｒ０を出力する元参照電位信号発生回路１１０と、元参照電位信号Ｖｒ０に基づいて参照電位信号Ｖｒ１を生成する参照電位信号発生回路１２０と、参照電位信号Ｖｒ１および内部電源配線１５の電位レベル差に応じて、外部電源配線１１から内部電源配線に電流を供給するアクティブＶＤＣ１３０とを含む。このように、元参照電位信号発生回路１１０および参照電位信号発生回路１２０によって、元参照電位信号Ｖｒ０と電位レベルが等しい参照電位信号Ｖｒ１を別ノードに発生させ、これを内部電源電位Ｖｃｃの直接の参照電位とする。参照電位信号Ｖｒ１が生成されるノードＮ１は、長距離配線ノードとなる場合もあるのでノイズの影響を受けやすくなる。しかし、元参照電位信号Ｖｒ０の出力には、長距離配線ノードは不要であるのでノイズを受け難い。以上のように、最もノイズの影響を受けやすいアナログ中間電位である元参照電位信号Ｖｒ０に対するノイズを最小限に抑制する構成が実現される。
【００３４】
電圧発生回路１００は、さらに、制御信号ＡＬＶ１およびＡＬＶ２をそれぞれ生成する起動制御回路１５０−１および１５０−２をさらに含む。起動制御回路１５０−１は、電源起動時において参照電位信号Ｖｒ１の電位レベルが所定値以下である場合に、制御信号ＡＬＶ１を活性状態に設定して、参照電位信号発生回路１１０の動作を一時的に高速化する。起動制御回路１５０−２は、電源起動時において内部電源電位Ｖｃｃ１の電位レベルが所定値以下である場合に、アクティブＶＤＣ１３０を活性化して、内部電源電圧Ｖｃｃ１の立上りの高速化を図る。
【００３５】
半導体装置１は、さらに、アクティブＶＤＣ１３０と並列に配置されるスタンバイＶＤＣ１３５を備える。スタンバイＶＤＣ１３５は、アクティブＶＤＣ１３０と同様に、参照電位信号Ｖｒ１および内部電源配線１５の電位レベル差に応じて、外部電源配線１１から内部電源配線１５に電流を供給する。スタンバイＶＤＣ１３５は、内部電源電位Ｖｃｃ１のスタンバイ時における緩やかな変動を補償するために配置され、アクティブＶＤＣ１３０よりも動作速度が低い。スタンバイＶＤＣ１３５は、消費電流もアクティブＶＤＣ１３０に比較して小さく、電源起動後は基本的に常時活性化される。
【００３６】
半導体装置１は、さらに、内部電源配線１５から内部電源電位Ｖｃｃ１の供給を受けて動作する内部回路２０と、外部電源電位ＶＤＤ２を供給するための外部電源配線１２とを備える。
【００３７】
なお、図１においては、半導体装置内の電源系統として、外部電源電位ＶＤＤ１を内部電源電位Ｖｃｃ１に変換する電源系統を代表的に記載しているが、本願発明の適用は、電源系統が単一である場合に限定されるものではない。すなわち、内部にこのような電源系統が複数存在する半導体装置に対しても、各電源系統ごとに本願発明を適用することが可能である。
【００３８】
［電源起動時に活性化される電圧発生回路の一般的な構成］
実施の形態１に従う電圧発生回路１００の構成を説明する前に、電圧発生回路１００と類似の構成を有する電圧発生回路６００を用いて、電源起動時において電圧発生回路に生じる問題点を説明する。
【００３９】
図２は、電源起動時において活性化される電圧発生回路６００の構成を示す回路図である。
【００４０】
図２を参照して、電圧発生回路６００は、外部電源配線１１から外部電源電位ＶＤＤ１を受けて元参照電位信号Ｖｒ０をノードＮ０に出力する元参照電位信号発生回路１１０と、元参照電位信号Ｖｒ０に基づいてノードＮ１に参照電位信号Ｖｒ１を生成する参照電位信号発生回路１２０と、アクティブＶＤＣ１３０を構成する、差動増幅回路１４０および電流駆動トランジスタＱＤとを備える。差動増幅回路１４０は、ノードＮ１および内部電源配線１５の電位レベル差を増幅して出力する。電流駆動トランジスタＱＤは、差動増幅回路１４０の出力に応じた電流量を外部電源配線１１から内部電源配線１５に供給する。内部電源配線１１に付加される容量はＣｐで示される。内部電源配線１５は、内部電源電位Ｖｃｃ１を内部回路２０に伝達する。
【００４１】
電圧発生回路６００は、さらに、参照電位信号発生回路１２０に動作電流を供給するためのＮ型ＭＯＳトランジスタＱＣ１およびＱＣ２と、差動増幅回路１４０に動作電流を供給するためのＮ型トランジスタＱＣ３と、トランジスタＱＣ３のゲートに制御信号を与える論理ゲートＬＧ１０とをさらに備える。本願発明の実施の形態においては、電界効果型トランジスタの代表例としてＭＯＳトランジスタを適用する。
【００４２】
元参照電位信号発生回路１１０は、外部電源電位ＶＤＤ１の起動に応じて、所定の元参照電位信号Ｖｒ０を生成する。
【００４３】
図１４は、元参照電位信号発生回路１１０の構成を示す回路図である。
図１４を参照して、元参照電位信号発生回路１１０は、ローパスフィルタ１１２と、一定電流生成部１１５と元参照電位調整部１１７とを含む。
【００４４】
ローパスフィルタ１１２は、外部電源電位ＶＤＤ１の高周波ノイズを除去して、配線１１３に伝達する。一定電流生成部１１５は、Ｐ型ＭＯＳトランジスタＱＰ１０，ＱＰ１２と、Ｎ型ＭＯＳトランジスタＱＮ１０，ＱＮ１２と、抵抗素子１１６とを有する。Ｎ型ＭＯＳトランジスタＱＮ１０，ＱＮ１２は同一サイズに設計されるが、トランジスタＱＰ１０およびＱＰ１２のトランジスタサイズは異なるように設計される。これにより、一定電流生成部１１５において、トランジスタＱＰ１０およびＱＮ１０を流れる電流、およびトランジスタＱＰ１１およびＱＮ１１を流れる電流は、トランジスタＱＰ１０およびＱＰ１２のサブスレッショルド領域における特性差が反映された、配線１１３の電位レベルの変動に依存しない一定電流Ｉｃｏｎｓｔとなる。電流Ｉｃｏｎｓｔに応じてノードＮｙに生成される中間電位Ｖｍは、トランジスタＱＣ１のゲートに入力される。
【００４５】
元参照電位調整部１１７は、配線１１３と元参照電位Ｖｒ０を生成するノードＮ０との間に電気的に結合されるＰ型ＭＯＳトランジスタＱＰ１４と、ノードＮ０とノードＮｚの間に直列に接続されるＰ型ＭＯＳトランジスタＱＰ２１〜ＱＰ２４，ＱＰ１６と、トランジスタＱＰ２１〜ＱＰ２４とそれぞれ並列に結合されるヒューズ素子１１８−１から１１８−４と、ノードＮｚと接地配線１９との間に直列に接続されるＰ型ＭＯＳトランジスタＱＰ１８，ＱＰ２０とを含む。
【００４６】
トランジスタＱＰ１４をトランジスタＱＰ１２と同一のトランジスタサイズで設計することによって、元参照電位調整部１１７を流れる電流は、一定電流生成部１１５における一定電流Ｉｃｏｎｓｔと等しくなる。
【００４７】
トランジスタＱＰ１６，ＱＰ２１〜ＱＰ２４のゲートは接地配線１９と結合され、これらのトランジスタは、等価的には抵抗素子として作用する。ノードＮｚには、トランジスタＱＰ１８およびＱＰ２０のしきい値電圧の和に相当する電位が生じる。したがって、ノードＮ０の電位、すなわち元参照電位Ｖｒ０の電位レベルは、ノードＮｚの電位と、ノードＮ０とノードＮｚとの間において一定電流Ｉｃｏｎｓｔによって生じる電圧降下量とに応じて決定されるので、外部電源電位ＶＤＤ１の電位が変動しても、元参照電位Ｖｒ０の電位レベルを一定に維持できる。
【００４８】
また、ヒューズカットを施すヒューズ素子の個数によって、ノードＮ０とノードＮｚとの間における電圧降下量を調整できるので、元参照電位信号Ｖｒ０の電位レベルを微調整することも可能である。調整に使用するヒューズ素子および抵抗素子として作用するトランジスタのペアの個数は、図１４の例に限られず任意の複数個とすることができる。
【００４９】
再び、図２を参照して、トランジスタＱＣ１は、通常時における動作電流を参照電位信号発生回路１２０に供給する。トランジスタＱＣ１のしきい値電圧を、図１４に示されるトランジスタＱＮ１０およびＱＮ１２と同程度とすれば、参照電位発生回路１２０の動作電流を図１４中のＩｃｏｎｓｔレベルに抑制することができる。
したがって、直流電位信号Ｖｍの電位レベルは、動作電流を絞るためにトランジスタＱＣ１のしきい値電圧よりやや高いレベルに設定される。
【００５０】
トランジスタＱＣ２は、電源起動時において参照電位信号ＶＲＥＦを高速に立上げるために、制御信号ＡＬＶ１の活性化（Ｈレベル）期間中に参照電位信号発生回路１２０を高速動作させるための大きな動作電流を供給する。
【００５１】
参照電位信号発生回路１２０は、外部電源配線１１とノードＮａおよびＮｂとの間にそれぞれ電気的に結合されるＰ型ＭＯＳトランジスタＱＰ１およびＱＰ２と、ノードＮａおよびＮｂとノードＮｃとの間にそれぞれ電気的に結合されるＮ型ＭＯＳトランジスタＱＮ１およびＱＮ２とを有する。トランジスタＱＰ１およびＱＰ２のゲートはノードＮａと結合される。ノードＮｂは、参照電位信号Ｖｒ１が生成されるノードＮ１すなわちトランジスタＱＮ２のゲートと結合される。
【００５２】
このような構成とすることにより、参照電位信号発生回路１２０は、トランジスタＱＣ１のみ、もしくはトランジスタＱＣ１およびＱＣ２の両方から動作電流の供給を受けて、ノードＮ０およびＮ１の電位レベル差に応じて、ノードＮ１を充電する。これにより、ノードＮ０に生成される元参照電位信号Ｖｒ０に基づいて、参照電位信号Ｖｒ１をノードＮ１に生成することができる。なお、図の構成では、元参照電位信号Ｖｒ０と参照電位信号Ｖｒ１の電位レベルは等しく、Ｖｒ０＝Ｖｒ１の関係が成立する。
【００５３】
差動増幅回路１４０は、外部電源配線１１とノードＮｄおよびＮｅとの間にそれぞれ電気的に結合されるＰ型ＭＯＳトランジスタＱＰ３およびＱＰ４と、ノードＮｄおよびＮｅとノードＮｆとの間にそれぞれ電気的に結合されるＮ型ＭＯＳトランジスタＱＮ３およびＱＮ４とを有する。差動増幅回路１４０は、いわゆるカレントミラー構成を有し、ノードＮ１および内部電源配線１５の電位レベル差を増幅してノードＮｄに出力する。ノードＮｄは電流駆動トランジスタＱＤのゲートと結合される。
【００５４】
差動増幅回路１４０は、トランジスタＱＣ３により動作電流を供給される。トランジスタＱＣ３のゲートには、論理ゲートＬＧ１０の出力が入力される。論理ゲートＬＧ１０は、制御信号ＡＣＴおよびＡＬＶ２を受けて、両者のＯＲ論理演算結果を出力する。論理ゲートＬＧ１０の出力信号の活性化（Ｈレベル）期間中において、アクティブＶＤＣ１３０は、活性化される。
【００５５】
制御信号ＡＬＶ１およびＡＬＶ２は、電源起動時において、電圧発生回路６００を高速動作させて内部電源電圧Ｖｃｃ１を高速に立上げるために活性状態（Ｈレベル）に設定される。制御信号ＡＣＴは、内部電源電位Ｖｃｃ１が設定レベルまで立上がった後に、内部回路２０における、たとえば半導体装置におけるセンスアンプの活性化のような、比較的大きな電流を消費するイベントの発生に対応して活性化（Ｈレベル）される。
【００５６】
図１に示されたスタンバイＶＤＣ１３５は、アクティブＶＤＣ１３０と同様の構成を有し、トランジスタＱＣ２と同様の電流供給トランジスタから微小電流を受けて動作する。また、スタンバイＶＤＣ１３５を配置する代わりに、アクティブＶＤＣ１３０に対して、スタンバイＶＤＣ１３５の活性化期間に対応して微小電流を供給する新たなトランジスタをトランジスタＱＣ３と並列に設ける構成としてもよい、
電圧発生回路６００は、制御信号ＡＬＶ１およびＡＬＶ２をそれぞれ生成する起動制御回路６５０−１および６５０−２をさらに含む。起動制御回路６５０−１および６５０−２の各々は、入力ノードＮｉ、基準ノードＮｓおよび、制御信号を生成する出力ノードＮｏを有する。
【００５７】
起動制御回路６５０−１は、電源起動時において、入力ノードＮｉの電位レベルすなわち参照電位信号Ｖｒ１の電位レベルが所定値以下である場合に、出力ノードＮｏに生成する制御信号ＡＬＶ１を活性状態に設定する。
【００５８】
起動制御回路６５０−１は、基準ノードＮｓと入力ノードＮｉとの電位レベルの比較によって、外部電源の起動を検知して制御信号ＡＬＶ１をＨレベルに立上げて活性化する。したがって、起動制御回路６５０−１の基準ノードＮｓに対して、電源起動時において参照電位信号Ｖｒ１よりも早く立ち上がる直流信号である元参照電位信号Ｖｒ０が入力される。
【００５９】
同様に、起動制御回路６５０−２は、電源起動時において、入力ノードＮｉの電位レベルすなわち内部電源電位Ｖｃｃ１が所定値以下である場合に、出力ノードＮｏに生成する制御信号ＡＬＶ２を活性状態に設定する。
【００６０】
起動制御回路６５０−２においては、外部電源の起動を検知するための基準ノードＮｓに対しては、電源起動時において内部電源電位Ｖｃｃ１よりも早く立ち上がる直流信号である参照電位信号Ｖｒ１が入力される。
【００６１】
起動制御回路６５０−１および６５０−２は、入力ノードＮｉ、基準ノードＮｓおよび出力ノードＮｏに入出力される電位信号が異なるが、回路構成は同一である。したがって、代表的に、起動制御回路６５０−１の構成について説明する。
【００６２】
図３は、起動制御回路６５０−１の構成を説明する回路図である。
図３を参照して、起動制御回路６５０−１は、基準ノードＮｓと内部ノードＮｇとの間に結合されるＰ型トランジスタＱＰ５と、内部ノードＮｇと接地電位Ｖｓｓを供給する接地配線１９との間に電気的に結合されるＮ型ＭＯＳトランジスタＱＮ５とを含む。トランジスタＱＮ５およびＱＰ５のゲートは、入力ノードＮｉと結合される。トランジスタＱＰ５およびＱＮ５は、参照電位信号Ｖｒ０および接地電位Ｖｓｓによって駆動されるインバータ１５５を形成する。入力ノードＮｉは、参照電位信号Ｖｒ１が生成されるノードＮ１と電気的に結合される。
【００６３】
起動制御回路６５０−１においては、基準ノードＮｓは、元参照電位信号Ｖｒ０が生成されるノードＮ０と結合される。
【００６４】
起動制御回路６５０−１は、さらに、内部ノードＮｇと結合されるゲートを有し、内部ノードＮｈと接地配線１９との間に電気的に結合されるＮ型ＭＯＳトランジスタＱＣａと、内部ノードＮｊと接地配線１９との間に電気的に結合され、入力ノードＮｉと結合されるゲートを有するＮ型ＭＯＳトランジスタＱＣｂと、内部ノードＮｈおよびＮｊの電位レベルをラッチするためのラッチ回路１５７を形成するインバータＩＶ１０およびＩＶ１２とを含む。
【００６５】
起動制御回路６５０−１は、さらに、内部ノードＮｊの電位レベルに応じて、制御信号ＡＬＶ１を出力ノードＮｏに生成するための信号バッファ１５９を形成するインバータＩＶ１４およびＩＶ１６をさらに含む。インバータＩＶ１０，ＩＶ１２，ＩＶ１４，ＩＶ１６は、外部電源配線１１によって駆動される。したがって、制御信号ＡＬＶ１のＨレベル電位およびＬレベル電位は、外部電源電位ＶＤＤ１および接地電位Ｖｓｓにそれぞれ相当する。
【００６６】
次に、起動制御回路の動作を説明する。
電源起動時において、参照電位信号Ｖｒ１が接地電位Ｖｓｓレベルから立上がる際においては、基準ノードＮｓに伝達される元参照電位信号Ｖｒ０は参照電位信号Ｖｒ１よりも早く立上がるため、まずトランジスタＱＰ５がオンして、内部ノードＮｇの電位レベルは、基準ノードＮｓの電位レベル、すなわち参照電位信号Ｖｒ０と等しくなる。
【００６７】
ノードＮｇの電位がトランジスタＱＣａのしきい値をこえると、トランジスタＱＣａによって内部ノードＮｈと接地配線１９との間に電流経路が形成されて、内部ノードＮｈの電位レベルはＬレベル（接地電位Ｖｓｓ）に設定される。これにより、ラッチ回路１５７によってラッチされる内部ノードＮｈおよびＮｊの電位レベルは、Ｌレベル（接地電位Ｖｓｓ）およびＨレベル（外部電源電位ＶＤＤ１）にそれぞれ設定される。これに応じて、出力ノードＮｏの電位レベルもＨレベル（外部電源電位ＶＤＤ１）に設定される。これにより、制御信号ＡＬＶ１が活性化（Ｈレベルへ）される。ラッチ回路１５７によって、内部ノードＮｈおよびＮｊの電位レベルは保持されるので、制御信号ＡＬＶ１の活性状態（Ｈレベル）も維持される。
【００６８】
その後、入力ノードＮｉの電位レベル、すなわち参照電位信号Ｖｒ１の電位レベルが上昇すると、トランジスタＱＣｂによって内部ノードＮｊと接地配線１９との間に放電経路が形成される。これにより、内部ノードＮｊの電位レベルは、ＨレベルからＬレベルに変化する。トランジスタＱＣｂのしきい値電圧や電流駆動力を適正に調整することにより、入力ノードＮｉの電位レベルが所定値に達した時点において、ノードＮｊの電位レベルをＬレベルに反転して、制御信号ＡＬＶ２を非活性化（Ｌレベルへ）することができる。
【００６９】
このような構成とすることによって、起動制御回路６５０−１は、外部電源の起動に応答して制御信号ＡＬＶ１を活性化し、参照電位信号Ｖｒ１の電位レベルが所定値に達するまでの間制御信号ＡＬＶ１の活性状態を維持する。これにより、電源起動時の所望期間において参照電位信号発生回路１２０を高速に動作させることができる。
【００７０】
しかしながら、参照電位信号Ｖｒ０が生成されるノードＮ０は、ハイインピーダンスノードであるため、電源起動後の立上がり時において、参照電位信号Ｖｒ１が中間電位状態にある場合には、基準ノードＮｓ〜トランジスタＱＰ５〜トランジスタＱＮ５〜接地配線１９の経路に貫通電流が生じ、基準ノードＮｓの電位レベルすなわち元参照電位信号Ｖｒ０の電位レベルが一時的に低下するおそれがある。この問題は、起動制御回路６５０−２においても同様であり、電源起動後の立上がり時において、参照電位信号Ｖｒ１の電位レベルが一時的に低下してしまうおそれがある。
【００７１】
図４は、電圧発生回路６００の問題点を説明するためのタイミングチャートである。
【００７２】
図４を参照して、時刻ｔ０において外部電源が起動されて外部電源電位ＶＤＤ１が立上がる。これに応じて、内部電源電位Ｖｃｃ１を設定電位レベルＶｓｅｔに整定するための元参照電位信号Ｖｒ０および参照電位信号Ｖｒ１の生成が開始される。
【００７３】
電源起動後の初期状態においては、制御信号ＡＬＶ１およびＡＬＶ２は、いずれも活性化（Ｈレベルへ）され、参照電位信号発生回路１２０の高速化およびアクティブＶＤＣ１３０の活性化が実行される。
【００７４】
しかしながら、上述したように、起動制御回路６５０−１および６５０−２において、入力段のインバータ１５５に生じる貫通電流によって、基準ノードＮｓの電位レベル、すなわち元参照電位信号Ｖｒ０および参照電位信号Ｖｒ１の電位レベルが一時的に低下する現象が生じるため、元参照電位信号Ｖｒ０および参照電位信号Ｖｒ１は、時間の経過に沿って単調に上昇せず、一旦その電位レベルが低下した後に再び上昇を開始する。これによって、参照電位信号Ｖｒ１の立上りが遅れるため、これに対応して内部電源電位Ｖｃｃ１の立上りも遅れてしまう。
【００７５】
ノードＮ０およびＮ１に電位レベルを安定化させるための容量を結合して、元参照電位信号Ｖｒ０および参照電位信号Ｖｒ１の電位レベルの低下を防止することも考えられるが、この場合には、電源起動時においてノードＮ０およびＮ１の充電に必要な電荷量が大きくなってしまうため、これらの電位信号の高速な立上がりをかえって阻害してしまう。
【００７６】
時刻ｔ１において、参照電位信号Ｖｒ１が所定電位Ｖｔｒｎに達すると、制御信号ＡＬＶ１は非活性化される。これにより、トランジスタＱＣ２による動作電流の供給は停止され、参照電位信号発生回路１２０の高速動作は終了する。同様に、時刻ｔ２において、内部電源電位Ｖｃｃ１の電位レベルが所定電位Ｖｔｒｎに到達すると、トランジスタＱＣ３による動作電流の供給は停止されて、アクティブＶＤＣ１３０は非活性化される。
【００７７】
時刻ｔ２以降においては、スタンバイＶＤＣ１３５のみによる内部電源配線１５の緩やかな充電動作が継続され、時刻ｔ３において、内部電源電位Ｖｃｃ１は設定電位Ｖｓｅｔに到達する。所定電位Ｖｔｒｎは、内部電源電位Ｖｃｃ１が設定電位Ｖｓｅｔからオーバシュートすることを防止するため、およびトランジスタパラメータ等のプロセスばらつきにより、ＶｔｒｎがばらついてＶｔｒｎが設定電位Ｖｓｅｔよりも大きくなることを避けるために、設定電位よりもある程度差をもった低い値に設定される。一般的には、所定電位Ｖｔｒｎは、設定電位Ｖｓｅｔよりも最低でも０．３Ｖ程度低く設定することが望ましい。
【００７８】
このように、時刻ｔ０から時刻ｔ１の間において、起動制御回路中のインバータ１５５に生じる貫通電流の影響によって、参照電位信号Ｖｒ１が一時的に落ち込む問題点によって、内部電源電位Ｖｃｃ１の高速な立上がりが阻害される。
【００７９】
［実施の形態１に従う電圧発生回路の構成］
図５は、実施の形態１に従う電圧発生回路１００の構成を示す回路図である。
【００８０】
図５を参照して、電圧発生回路１００は、図２に示される電圧発生回路６００と比較して、起動制御回路６５０−１，６５０−２に代えて、起動制御回路１５０−１，１５０−２を備える点で異なる。
【００８１】
起動制御回路１５０−１および１５０−２は、起動制御回路６５０−１および６５０−２と同様の回路構成を有し、制御信号ＡＬＶ１およびＡＬＶ２をそれぞれ生成する。しかし、起動制御回路１５０−１および１５０−２は、基準ノードＮｓに対して、元参照電位信号Ｖｒ０および参照電位信号Ｖｒ１の生成とは無関係である独立した外部電源電位ＶＤＤ２が入力される点で、起動制御回路６５０−１および６５０−２と異なる。
【００８２】
その他の元参照電位信号発生回路１１０、参照電位信号発生回路１２０、アクティブＶＤＣ１３０、電流制御トランジスタＱＣ１〜ＱＣ３、および論理ゲートＬＧ１０については、図２で説明した内容と同様であるので説明は繰返さない。
【００８３】
起動制御回路１５０−１および１５０−２は、入力ノードＮｉおよび基準ノードＮｓおよび出力ノードＮｏに入出力される電位信号が異なるが、回路構成は同一である。したがって、代表的に、起動制御回路１５０−１の構成について説明する。
【００８４】
図６は、起動制御回路１５０−１の構成を示す回路図である。
図６を参照して、基準ノードＮｓは、独立の外部電源電位ＶＤＤ２を供給する外部電源配線１２と電気的に結合される。その他の部分の構成および動作については、図３で説明したとおりであるので詳細な説明は繰返さない。
【００８５】
このように、起動制御回路１５０−１の基準ノードＮｓに参照電位信号Ｖｒ１の生成とは無関係な電位を入力することによって、電源起動時時の入力ノードＮｉおよび基準ノードＮｓの電圧レベルが立上がる初期状態時において、インバータ１５５に貫通電流が発生して基準ノードＮｓの電位レベルが変動しても、参照電位信号Ｖｒ１の電位レベルに悪影響を与えることがない。外部電源電位ＶＤＤ２のような外部電源による直流電位を基準ノードＮｓに割り当てれば、インバータ１５５に貫通電流が生じても基準ノードＮｓの電位レベルの保持は、十分に可能である。
【００８６】
同様に、起動制御回路１５０−２においては、内部電源電位Ｖｃｃの生成とは無関係である独立した電位信号を基準ノードＮｓに入力することによって、内部電源電位Ｖｃｃの電位レベルの立上がりが遅れることを防止できる。たとえば、起動制御回路１５０−２においても、基準ノードＮｓを外部電源配線１２と電気的に結合すればよい。
【００８７】
図７は、電圧発生回路１００の動作を説明するタイミングチャートである。
図７を参照して、時刻ｔ０において、外部電源電位ＶＤＤ１が起動される。図７においては、外部電源電位ＶＤＤ２が外部電源電位ＶＤＤ１よりも早く起動される例を示しているが、外部電源電位ＶＤＤ２は、元参照電位信号Ｖｒ０および参照電位信号Ｖｒ１の生成が開始される時刻ｔ０と同時もしくはそれ以前において起動されればよい。
【００８８】
外部電源電位ＶＤＤ１の起動後、制御信号ＡＬＶ１およびＡＬＶ２が活性化（Ｈレベルへ）され、元参照電位信号Ｖｒ０および参照電位信号Ｖｒ１が立上がる。これに応じて、内部電源電位Ｖｃｃ１も制御されて立上がる。
【００８９】
電圧発生回路１００においては、起動制御回路１５０−１，１５０−２の影響によって、元参照電位信号Ｖｒ０および参照電位信号Ｖｒ１の電位レベルが一時的に低下する現象が生じないので、内部電源電位Ｖｃｃ１も速やかに立上がる。
【００９０】
したがって、参照電位信号Ｖｒ１が所定電位Ｖｔｒｎに到達する時刻ｔ１′および内部電源電位Ｖｃｃ１が所定電位Ｖｔｒｎに到達する時刻ｔ２′は、いずれも図４に示される時刻ｔ１およびｔ２よりも早くなる。これにより、外部電源起動（時刻ｔ０）から内部電源電位Ｖｃｃ１が設定電位Ｖｓｅｔに到達する（時刻ｔ３′）までの時間ＴＤ２は、図４に示される時間ＴＤ１よりも短縮される。
【００９１】
このように、電源起動時における内部電源電位の立上りを、参照電位信号を段階的に生成することによってオーバーシュートを抑制した上で、高速化することができる。
【００９２】
なお、電圧発生回路１００において、起動制御回路１５０−１および１５０−２の基準ノードＮｓへの入力は、電源起動時において入力ノードＮｉに入力される電位信号よりも早く立ちあがり、かつ、元参照電位信号Ｖｒ０および参照電位信号Ｖｒ１とは独立である電位信号であればよく、必ずしも独立の外部電源電位を入力する必要はない。
【００９３】
また、基準ノードＮｓに伝達される電位信号の電位レベルは、トランジスタＱＣａのしきい値電圧よりも大きくなるように設定する必要がある。電源起動時において制御信号ＡＬＶ１，ＡＬＶ２を活性化するためには、基準ノードＮｓの電位レベルをゲートに受けるトランジスタＱＣａによって、ノードＮｈと接地配線１９とを電気的に結合して、電流経路を形成する必要があるからである。
【００９４】
さらに、定常時において、基準ノードＮｓの電位レベルが入力ノードＮｉの電位レベル以下であれば、インバータ１５５における定常的な貫通電流の発生を防止して、起動制御回路１５０−１，１５０−２の消費電流の低減を図ることができるので、定常状態では、基準ノードＮｓの電位レベルは、入力ノードＮｉの電位レベルよりも小さいことが望ましい。
【００９５】
［実施の形態２］
実施の形態１においては、起動制御回路１５０−１および１５０−２の基準ノードＮｓを、元参照電位信号Ｖｒ０および参照電位信号Ｖｒ１の生成とは無関係な独立の外部電源配線と結合することによって、内部電源電位Ｖｃｃの立上がり特性を改善する構成について説明した。
【００９６】
しかし、電圧発生回路が搭載される半導体装置の仕様によっては、電源投入時の立上がり時間の規格がそれほど厳しくないものもあり、この場合においては、電圧発生回路６００で示す構成のように、基準ノードＮｓを元参照電位信号Ｖｒ０や参照電位信号Ｖｒ１と結合する構成としても、仕様を満足することが可能である。
【００９７】
一方、電圧発生回路１００の構成によって内部電源電位Ｖｃｃ１の立上がり特性を改善する場合には、内部電源電位Ｖｃｃ１の立上りを正常に制御するためには、複数の外部電源電位ＶＤＤ１およびＶＤＤ２の両方が正常に起動されることが必要となる。したがって、それほど高速な立上がり特性が要求されない場合等、半導体装置の仕様によっては、単一の外部電源電位ＶＤＤ１に基づいて内部電源電位Ｖｃｃ１を生成する電圧発生回路６００の構成を適用するのが妥当なケースも存在する。
【００９８】
図８は、本発明の実施の形態２に従う電圧発生回路１０１の構成を示す回路図である。
【００９９】
図８を参照して、電圧発生回路１０１は、実施の形態１に従う電圧発生回路と同様の構成を有するが、起動制御回路１５０−１および１５０−２において、基準ノードＮｓに対する結合の選択によって、図２に示した電圧発生回路６００および図５に示した電圧発生回路１００のいずれか一方の構成を実現することが可能である点を特徴とする。
【０１００】
半導体装置の製造時において、このようなノードの結合の選択を簡易に実行可能な電圧発生回路１０１の構造について説明する。
【０１０１】
図９は、基準ノードＮｓに関連する部分の構造を説明するための断面図である。
【０１０２】
図９においては、代表的に、起動制御回路１５０−２中の基準ノードＮｓの結合に関連するインバータ１５５部分の断面図が示される。
【０１０３】
図９を参照して、主基板２００上に、Ｎ型ウェル２１０およびＰ型ウェル２２０が形成される。Ｎ型ウェル２１０上にはＰ型ＭＯＳトランジスタＱＰ５が形成される。トランジスタＱＰ５は、ソース２１２およびドレイン２１４に相当するｐ型領域と、ゲート２１６とを有する。
【０１０４】
Ｐ型ウェル２２０上には、Ｎ型ＭＯＳトランジスタＱＮ５が形成される。トランジスタＱＮ５は、ソース２２２およびドレイン２２４に相当するｎ型領域と、ゲート２２６とを有する。トランジスタＱＰ５のゲート２１６とトランジスタＱＮ５のゲート２２６とは、配線２３０によって結合される。配線２３０は入力ノードＮｉに相当し、内部電源配線１５と結合される（図示せず）。トランジスタＱＮ５とＱＰ５との間には、素子分離酸化膜２１５が設けられる。
【０１０５】
金属配線層Ｍ１には、配線２４０、２４２および２４４が設けられる。配線２４２は、トランジスタＱＰ５のドレイン２１４およびトランジスタＱＮ５のドレイン２２４と、層間絶縁層に設けられたスルーホール２６４および２６６を介して結合される。配線２４０は、スルーホール２６２を介してトランジスタＱＰ５のソース２１２と電気的に結合される。配線２４４はスルーホール２６８を介してトランジスタＱＮ５のソース２２２と結合される。
【０１０６】
金属配線層Ｍ２には、配線２５０、２５２、２５４、２５６および２５８が設けられる。配線２５０は、外部電源電位ＶＤＤ２を伝達する外部電源配線１２と結合される（図示せす）。配線２５２は、起動制御回路２５０−２の基準ノードＮｓに相当する。配線２５４は、参照電位信号Ｖｒ１を伝達するノードＮ１に相当する。配線２５６は、インバータ１５５の出力ノードであるノードＮｇに相当する。配線２５８は、接地電位Ｖｓｓと結合される（図示せず）。
【０１０７】
このような構成とすることにより、配線２５２および２５０の間の領域２８０と、配線２５２および２５４の間の領域２８５とのいずれか一方に配線を形成することにより、電圧発生回路１００および６００における基準ノードＮｓの結合態様のいずれか一方を選択的に実現できる。
【０１０８】
上述した配線形成の選択は、対応する金属配線層Ｍ２に使用されるメタルマスクの切換によって簡易に実行することができる。これにより、半導体装置の仕様に対応して、電圧発生回路１００および６００の構成のいずれか一方を簡易に選択して半導体基板上に形成することができる。
【０１０９】
同様の構造は、起動制御回路１５０−１に対しても適用可能である。この場合には、起動制御回路２５０−２の基準ノードＮｓに相当する第１の配線と、参照電位信号Ｖｒ０を伝達するノードＮ０に相当する第２の配線と、外部電源電位ＶＤＤ２を伝達する外部電源配線１２と結合される第３の配線とを同一の金属配線層に設ければ、同様に、メタルマスクの切換によって簡易に、基準ノードＮｓと、ノードＮ０および外部電源配線１２との間の結合態様を選択的に実現できる。
【０１１０】
［実施の形態３］
実施の形態３においては、複数の電源系統を有する半導体装置における電源起動時における内部電源電位の制御について説明する。
【０１１１】
図１０は、本発明の実施の形態３に従う半導体装置２の構成を示す概略ブロック図である。
【０１１２】
図１０を参照して、半導体装置２は、図１に示した半導体装置１と比較して、内部電源電位Ｖｃｃ２を発生する電源系統を具備し、内部電源電位Ｖｃｃ２を内部電源配線１６に生成する電圧発生回路３００と、内部電源配線１６から内部電源電位Ｖｃｃ２の供給を受けて動作する内部回路２１とをさらに備える。
【０１１３】
電圧発生回路３００は、図１に示した電圧発生回路１００と類似の構成を有し、元参照電位信号発生回路１１０、参照電位信号発生回路１２０、アクティブＶＤＣ１３０にそれぞれ対応する元参照電位信号発生回路３１０、参照電位信号発生回路３２０、アクティブＶＤＣ３３０とを含む。元参照電位信号発生回路３１０は、元参照電位信号Ｖｒ０′を生成し、参照電位信号発生回路３２０は、参照電位信号Ｖｒ２を生成する。また、内部電源電位Ｖｃｃ１の電源系統と同様に、アクティブＶＤＣ３３０と並列にスタンバイＶＤＣ３３５が配置される。
【０１１４】
このように、電圧発生回路３００および電圧発生回路１００は、生成する内部電源電位のレベルは異なるが、内部電源電位を生成するための回路構成は同様である。
【０１１５】
実施の形態３に従う電圧発生回路１０２は、起動制御回路１５０−１，１５０−２に代えて、起動制御回路１５２−１，１５２−２を備える点で電圧発生回路１００と異なる。起動制御回路１５２−１，１５２−２が生成する制御信号ＡＬＶ１，ＡＬＶ２は、内部電源電位Ｖｃｃ１を生成する電圧発生回路１０２と、内部電源電位Ｖｃｃ２を生成する電圧発生回路３００との間で共有される。
【０１１６】
図１１は、本発明の実施の形態３に従う電圧発生回路１０２の構成を示す回路図である。
【０１１７】
図１１を参照して、電圧発生回路１０２は、図５に示した電圧発生回路１００と比較して、起動制御回路１５０−１および１５０−２に代えて、起動制御回路１５２−１および１５２−２を備える点で異なる。起動制御回路１５２−１および１５２−２は、制御信号ＡＬＶ１およびＡＬＶ２の活性化および非活性化を複数の電圧発生回路（電源系統）にまたがって実行する点が特徴である。
【０１１８】
すなわち、起動制御回路１５２−１および１５２−２は、２つの入力ノードＮｉ１およびＮｉ２を有し、基準ノードＮｓおよび入力ノードＮｉ１の電位レベルの関係に応じて制御信号ＡＬＶ１およびＡＬＶ２をそれぞれ活性化し、入力ノードＮｉ２の電位レベルに応じて、対応する制御信号ＡＬＶ１およびＡＬＶ２をそれぞれ非活性化する。
【０１１９】
起動制御回路１５２−１および１５２−２も、入力ノードＮｉ１，Ｎｉ２、基準ノードＮｓおよび出力ノードＮｏに入出力される電位信号が異なるが、回路構成は同一であるので、起動制御回路１５２−２の構成について代表的に説明する。
【０１２０】
図１２は、起動制御回路１５２−２の構成を示す回路図である。
図１２を参照して、起動制御回路１５２−２は、図６に示される起動制御回路１５０−１と比較して、インバータ１５５の入力が内部ノードＮｉ１と結合される点と、トランジスタＱＣｂのゲートが内部ノードＮｉ２と結合される点とが異なる。その他の構成および動作については、図６に示した起動制御回路１５０−１と同様であるので説明は繰返さない。
【０１２１】
このような構成とすることにより、電源投入時におけるノードＮｇの電位レベル、すなわち出力ノードＮｏに生成される制御信号ＡＬＶ２は、ノードＮｉ１の電位レベルより先に、基準ノードＮｓの電位レベルが立上がることによって活性化（Ｈレベルへ）され、内部ノードＮｉ２の電位レベルが所定値以上となると非活性化（Ｌレベルへ）される。
【０１２２】
再び図１１を参照して、起動制御回路１５２−１は、内部電源電位Ｖｃｃ１に対応する参照電位信号Ｖｒ１を入力ノードＮｉ１に受け、内部電源電位Ｖｃｃ２に対応する参照電位信号Ｖｒ２を入力ノードＮｉ２に受ける。同様に、起動制御回路１５２−２は、入力ノードＮｉ１に電圧発生回路１０２の生成する内部電源電位Ｖｃｃ１を受けて、入力ノードＮｉ２に電圧発生回路３００が生成する内部電源電位Ｖｃｃ２を受ける。
【０１２３】
各電圧発生回路が生成する内部電源電位については、その供給先となる負荷の構成や、これらの内部電源電位が生成されるノードに付加される容量の差異によって、その立上がり特性は大きく異なってくる。したがって、各内部電源電位の立上がり特性の差異に着目して、たとえば複数の電圧発生回路のうちの立上り特性が最速もしくは最遅のものに適宜対応して、制御信号ＡＬＶ１，ＡＬＶ２を活性化および非活性化させることによって、同一の制御信号を、複数の電圧発生回路間で共有することができる。すなわち、図１０においては、電源系統が２つであり、内部電源電位および電圧発生回路も２個である場合を例示しているが、実施の形態３に係る本願発明は、２系統以上の任意の複数電源系統が存在する場合に対しても適用可能である。
【０１２４】
これにより、各内部電源電位を電源起動時において高速化するための起動制御回路を、各電圧発生回路ごと、すなわち各電源系統ごとに配置する必要がなくなるので、回路面積を削減することができる。
【０１２５】
なお、本発明の実施の形態１〜３においては、元参照電位信号１１０および参照電位信号発生回路１２０によって、内部電源電位を制御するための参照電位を元参照電位信号Ｖｒ０および参照電位信号Ｖｒ１によって２段階で生成する構成を例示した。しかしながら、本願発明の適用は、このような場合に限定されるものではなく、３段階以上の多段階で参照電位を生成する場合においても、段階数の増加に応じて、同様の起動制御回路をさらに設けることで対応することができる。
【０１２６】
また、参照電位発生回路１２０を省略して、元参照電位信号Ｖｒ０をアクティブＶＤＣ１３０、すなわちノードＮ１に入力する構成としても、起動制御回路１５０−２または１５２−２による電源起動時におけるアクティブＶＤＣ１３０の活性化制御について、本願発明を適用することができる。
【０１２７】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【０１２８】
【発明の効果】
請求項１，２に記載の半導体装置は、外部電源の起動時において、内部電源電位を生成する内部電源配線を高速に充電するための第１の起動制御回路の動作によって参照電位信号の電位レベルが一時的に低下することを回避して、内部電源電位の立上りを高速化できる。
【０１２９】
請求項３記載の半導体装置は、請求項１記載の半導体装置が奏する効果に加えて、定常時における第１の起動制御回路での無用な電力消費を抑制できる。
【０１３０】
請求項４から７に記載の半導体装置は、内部電源電位の立上りを高速化できる効果に加えて、元参照電位信号に基づいて参照電位信号をより安定的に生成可能な構成の下で、参照電位信号を生成する第１の中間ノードを高速に充電するための第２の起動制御回路の動作によって元参照電位信号の電位レベルが一時的に低下することを回避して、内部電源電位の立上りを高速化できる。
【０１３１】
請求項８記載の半導体装置は、請求項６記載の半導体装置が奏する効果に加えて、定常時における第２の起動制御回路での無用な電力消費を抑制できる。
【０１３２】
請求項９記載の半導体装置は、立上りの高速性を重視して複数の外部電源に基づいて内部電源電位を発生するか、動作の安定性を重視して単一の外部電源に基づいて内部電源電位を発生するかの選択を、半導体装置製造時における、第１から第５の金属配線が形成される金属配線層に対応するメタルマスクの切換えによって実行できる。さらに、元参照電位信号に基づいて参照電位信号をより安定的に生成することができる。
【０１３４】
請求項１０から１２に記載の半導体装置は、外部電源の起動時において、内部電源電位を生成する内部電源配線を高速に充電するための第１の起動制御回路の動作によって参照電位信号の電位レベルが一時的に低下することを回避して、内部電源電位の立上りを高速化できる。また、第１の起動制御回路を複数の電圧発生回路間で共有するので回路面積の削減が可能である。
【０１３５】
請求項１３から１５に記載の半導体装置は、請求項１１記載の半導体装置が奏する効果に加えて、元参照電位信号に基づいて参照電位信号をより安定的に生成可能な構成の下で、参照電位信号を生成する第１の中間ノードを高速に充電するための第２の起動制御回路の動作によって元参照電位信号の電位レベルが一時的に低下することを回避して、内部電源電位の立上りを高速化できる。また、第２の起動制御回路を複数の電圧発生回路間で共有するので回路面積の削減が可能である。
【図面の簡単な説明】
【図１】本発明の実施の形態１に従う半導体装置１の構成を示す概略ブロック図である。
【図２】電源起動時において活性化される電圧発生回路６００の構成を示す回路図である。
【図３】起動制御回路６５０−１の構成を説明する回路図である。
【図４】電圧発生回路６００の問題点を説明するためのタイミングチャートである。
【図５】実施の形態１に従う電圧発生回路１００の構成を示す回路図である。
【図６】実施の形態１に従う起動制御回路１５０−１の構成を示す回路図である。
【図７】電圧発生回路１００の動作を説明するタイミングチャートである。
【図８】本発明の実施の形態２に従う電圧発生回路１０１の構成を示す回路図である。
【図９】基準ノードＮｓに関連する部分の構造を説明するための断面図である。
【図１０】本発明の実施の形態３に従う半導体装置２の構成を示す概略ブロック図である。
【図１１】本発明の実施の形態３に従う電圧発生回路１０２の構成を示す回路図である。
【図１２】起動制御回路１５２−２の構成を示す回路図である。
【図１３】一般的な電圧発生回路の構成を示す概略ブロック図である。
【図１４】元参照電位信号発生回路１１０の構成を示す回路図である。
【符号の説明】
１１，１２外部電源配線、１５，１６内部電源配線、２０，２１内部回路、１００，１０１，１０２，３００電圧発生回路、１１０，３１０元参照電位信号発生回路、１２０，３２０参照電位信号発生回路、１３０，３３０アクティブＶＤＣ、１３５，３３５スタンバイＶＤＣ、１４０差動増幅回路、１５０−１，１５０−２，１５２−１，１５２−２起動制御回路、Ｎｉ，Ｎｉ１，Ｎｉ２入力ノード、Ｎｏ出力ノード、Ｎｓ基準ノード、ＱＤ電流駆動トランジスタ、Ｖｒ０，Ｖｒ０′ 元参照電位信号、Ｖｒ１，Ｖｒ２参照電位信号、Ｖｃｃ１，Ｖｃｃ２内部電源電位、ＶＤＤ１，ＶＤＤ２外部電源電位。

Claims

第１の外部電源から第１の外部電源電位の供給を受けて動作する半導体装置であって、
前記第１の外部電源電位を伝達する外部電源配線と、
前記外部電源配線から受けた前記第１の外部電源電位を内部電源電位に変換して内部電源配線に供給する電圧発生回路とを備え、
前記電圧発生回路は、
前記外部電源配線から前記第１の外部電源電位を受けて、前記内部電源電位の設定電位レベルに応じた参照電位信号を第１の中間ノードに生成する参照電位発生部と、
前記内部電源配線前記および第１の中間ノードの電位レベル差に応じた電流量を前記外部電源配線から前記内部電源配線に供給する電圧変換回路と、
第１の制御信号の活性化期間中において、前記電圧変換回路に対して第１の動作電流を供給する第１の電流供給回路と、
前記第１の外部電源が起動されてから前記内部電源配線の電位レベルが所定レベルに到達するまでの間、前記第１の制御信号を活性化する第１の起動制御回路とを含み、
前記第１の起動制御回路は、前記第１の中間ノードとは独立した第１の基準ノードと前記内部電源配線との電位レベルの比較によって、前記第１の外部電源の前記起動を検知し、
前記第１の基準ノードは、前記参照電位信号の生成とは独立した第１の直流電位を伝達し、
前記内部電源配線から前記内部電源電位を受けて動作する内部回路をさらに備え、
前記第１の制御信号は、活性状態に対応する第１の電位レベルと、非活性状態に対応する前記第１の電位レベルよりも低い第２の電位レベルとを有し、
前記第１の起動制御回路は、
前記内部電源配線と電気的に結合されたゲートを有し、前記第１の基準ノードと第１の内部ノードとの間に電気的に結合される第１の電界効果型トランジスタと、
前記内部電源配線と電気的に結合されたゲートを有し、前記第１の内部ノードと前記第２の電位レベルを供給する電位供給ノードとの間に電気的に結合される第２の電界効果型トランジスタと、
前記第１の内部ノードと電気的に結合されたゲートを有し、第２の内部ノードと前記電位供給ノードとの間に電気的に結合される第３の電界効果型トランジスタと、
前記内部電源配線と電気的に結合されたゲートを有し、第３の内部ノードと前記電位供給ノードとの間に電気的に結合される第４の電界効果型トランジスタと、
前記第２および第３の内部ノードの電位レベルに応じて、前記第２および第３の内部ノードの電位レベルを前記第１および第２の電位レベルの一方ずつに設定し保持するラッチ回路と、
前記第３の内部ノードの電位レベルに応じて、前記第１の制御信号を生成する信号バッファとを有する、半導体装置
前記第３の電界効果型トランジスタは、前記第１の直流電位がゲートに入力された場合に、前記第２の内部ノードと前記電位供給ノードとの間に電流経路を形成可能である、請求項１記載の半導体装置。
前記第１の直流電位は、前記設定電位レベル以下である、請求項１記載の半導体装置。
第１の外部電源から第１の外部電源電位の供給を受けて動作する半導体装置であって、
前記第１の外部電源電位を伝達する外部電源配線と、
前記外部電源配線から受けた前記第１の外部電源電位を内部電源電位に変換して内部電源配線に供給する電圧発生回路とを備え、
前記電圧発生回路は、
前記外部電源配線から前記第１の外部電源電位を受けて、前記内部電源電位の設定電位レベルに応じた参照電位信号を第１の中間ノードに生成する参照電位発生部と、
前記内部電源配線前記および第１の中間ノードの電位レベル差に応じた電流量を前記外部電源配線から前記内部電源配線に供給する電圧変換回路と、
第１の制御信号の活性化期間中において、前記電圧変換回路に対して第１の動作電流を供給する第１の電流供給回路と、
前記第１の外部電源が起動されてから前記内部電源配線の電位レベルが所定レベルに到達するまでの間、前記第１の制御信号を活性化する第１の起動制御回路とを含み、
前記第１の起動制御回路は、前記第１の中間ノードとは独立した第１の基準ノードと前記内部電源配線との電位レベルの比較によって、前記第１の外部電源の前記起動を検知し、
前記第１の基準ノードは、前記参照電位信号の生成とは独立した第１の直流電位を伝達し、
前記内部電源配線から前記内部電源電位を受けて動作する内部回路をさらに備え、
前記参照電位発生部は、
前記外部電源配線から前記第１の外部電源電位を受けて、前記参照電位信号を生成するための元参照電位信号を第２の中間ノードに生成する元参照電位発生回路と、
前記第２の中間ノードと前記第１の中間ノードとの電位レベル差に応じて前記第１の中間ノードを充電する参照電位発生回路とを含み、
前記電圧発生回路は、
前記参照電位発生回路に第２の動作電流を供給する第２の電流供給回路と、
第２の制御信号の活性化期間中において、前記第２の動作電流よりも大きい第３の動作電流を前記参照電位発生回路に供給する第３の電流供給回路と、
前記第１の外部電源が起動されてから前記第１の中間ノードの電位レベルが所定レベルに到達するまでの間、前記第２の制御信号を活性化する第２の起動制御回路とをさらに含み、
前記第２の起動制御回路は、前記第２の中間ノードとは独立の第２の基準ノードと前記第１の中間ノードとの電位レベルの比較によって、前記第１の外部電源の前記起動を検知し、
前記第２の基準ノードは、前記元参照電位信号の生成とは独立した第２の直流電位を伝達する、半導体装置。
前記半導体装置は、第２の外部電源から第２の外部電源電位の供給をさらに受けて動作し、
前記第２の基準ノードは、前記第２の外部電源電位と結合される、請求項４記載の半導体装置。
前記第２の制御信号は、活性状態に対応する第１の電位レベルと、非活性状態に対応する前記第１の電位レベルよりも低い第２の電位レベルとを有し、
前記第２の起動制御回路は、
前記第１の中間ノードと電気的に結合されたゲートを有し、前記第２の基準ノードと第１の内部ノードとの間に電気的に結合される第１の電界効果型トランジスタと、
前記第１の中間ノードと電気的に結合されたゲートを有し、前記第１の内部ノードと前記第２の電位レベルを供給する電位供給ノードとの間に電気的に結合される第２の電界効果型トランジスタと、
前記第１の内部ノードと電気的に結合されたゲートを有し、第２の内部ノードと前記電位供給ノードとの間に電気的に結合される第３の電界効果型トランジスタと、
前記第１の中間ノードと電気的に結合されたゲートを有し、第３の内部ノードと前記電位供給ノードとの間に電気的に結合される第４の電界効果型トランジスタと、
前記第２および第３の内部ノードの電位レベルに応じて、前記第２および第３の内部ノードの電位レベルを前記第１および第２の電位レベルの一方ずつに設定し保持するラッチ回路と、
前記第３の内部ノードの電位レベルに応じて、前記第２の制御信号を生成する信号バッファとを有する、請求項４記載の半導体装置。
前記第３の電界効果型トランジスタは、前記第２の直流電位がゲートに入力された場合に、前記第２の内部ノードと前記電位供給ノードとの間に電流経路を形成可能である、請求項６記載の半導体装置。
前記第２の直流電位は、定常時における前記参照電位信号の電位レベル以下である、請求項６記載の半導体装置。
第１および第２の外部電源から第１および第２の外部電源電位の供給をそれぞれ受けて動作する半導体装置であって、
前記第１の外部電源電位を供給する第１の外部電源配線と、
前記第２の外部電源電位を供給する第２の外部電源配線と、
前記第１の外部電源配線から受けた前記第１の外部電源電位を内部電源電位に変換して内部電源配線に供給する電圧発生回路と、
前記内部電源配線から前記内部電源電位を受けて動作する内部回路とを備え、
前記電圧発生回路は、
前記第１の外部電源配線から前記第１の外部電源電位を受けて、前記内部電源電位の設定電位レベルに応じた参照電位信号を第１の中間ノードに生成する参照電位発生部と、
前記内部電源配線前記および第１の中間ノードの電位レベル差に応じた電流量を前記第１の外部電源配線から前記内部電源配線に供給する電圧変換回路と、
第１の制御信号の活性期間中において、前記電圧変換回路に第１の動作電流を供給する第１の電流供給回路と、
前記第１の外部電源が起動されてから前記内部電源配線の電位レベルが所定レベルに到達するまでの間、前記第１の制御信号を活性化する第１の起動制御回路とを含み、
前記第１の起動制御回路は、第１の基準ノードと前記内部電源配線との電位レベルの比較によって、前記第１の外部電源電位の前記起動を検知し、
前記半導体装置は、
同一の金属配線層に形成される、前記第１の基準ノード、前記第１の中間ノードおよび、前記第２の外部電源配線とそれぞれ電気的に結合される第１、第２および第３の金属配線をさらに備え、
前記第１の金属配線と前記第２および第３の金属配線のうちの一方とは、前記第１の金属配線層において電気的に結合され、
前記参照電位発生部は、
前記第１の外部電源配線から前記第１の外部電源電位を受けて、前記参照電位信号を生成するための元参照電位信号を第２の中間ノードに生成する元参照電位発生回路と、
前記第２の中間ノードと前記第１の中間ノードとの電位レベル差に応じて前記第１の中間ノードを充電する参照電位発生回路とを含み、
前記電圧発生回路は、
前記参照電位発生回路に第２の動作電流を供給する第２の電流供給回路と、
第２の制御信号の活性期間中において、前記第２の動作電流よりも大きい第３の動作電流を前記参照電位発生回路に供給する第３の電流供給回路と、
前記外部電源が起動されてから前記第１の中間ノードの電位レベルが所定レベルに到達するまでの間、前記第２の制御信号を活性化する第２の起動制御回路とを含み、
前記第２の起動制御回路は、前記外部電源の起動を第２の基準ノードと前記第１の中間ノードとの電位レベルの比較によって検知し、
前記半導体装置は、
前記同一の金属配線層に形成される、前記第２の基準ノードおよび前記第２の中間ノードとそれぞれ電気的に結合される第４および第５の金属配線をさらに備え、
前記第４の金属配線と前記第３および第５の金属配線のうちの一方とは、前記第１の金属配線層において電気的に結合される、半導体装置。
第１の外部電源から第１の外部電源電位の供給を受けて動作する半導体装置であって、
前記第１の外部電源電位を供給する外部電源配線と、
前記外部電源配線から前記第１の外部電源電位を受けて、複数の内部電源電位にそれぞれ変換する複数の電圧発生回路と、
前記複数の電圧発生回路から前記複数の内部電源電位の供給を受けて動作する複数の内部回路とを備え、
各前記電圧発生回路は、
前記複数の内部電源電位のうちの対応する１つを出力する内部電源配線と、
前記外部電源配線から前記第１の外部電源電位を受けて、前記対応する内部電源電位の設定電位レベルに応じた参照電位信号を第１の中間ノードに生成する参照電位発生部と、
前記内部電源配線および前記第１の中間ノードの電位レベル差に応じた電流量を前記外部電源配線から前記内部電源配線に供給する電圧変換回路と、
第１の制御信号の活性化に応答して、前記電圧変換回路に第１の動作電流を供給する第１の電流供給回路とを含み、
前記複数の電圧発生回路のうちの１個は、
前記第１の外部電源が起動されてから、前記複数の電圧発生回路のうちのいずれか１個に対応する前記内部電源配線の電位レベルが所定電位レベルに到達するまでの間、前記第１の制御信号を活性化する第１の起動制御回路を含み、
前記第１の起動制御回路は、前記第１の中間ノードとは独立した第１の基準ノードと前記複数の電圧発生回路のうちの他のいずれか１個に対応する前記内部電源配線との電位レベルの比較によって、前記第１の外部電源の前記起動を検知し、
前記第１の基準ノードは、前記参照電位信号の生成とは独立した第１の直流電位を伝達する、半導体装置。
前記半導体装置は、第２の外部電源から第２の外部電源電位の供給をさらに受けて動作し、
前記第１の基準ノードは、前記第２の外部電源電位と結合される、請求項１０記載の半導体装置。
前記第１の制御信号は、活性状態に対応する第１の電位レベルと、非活性状態に対応する前記第１の電位レベルよりも低い第２の電位レベルとを有し、
前記第１の起動制御回路は、
前記複数の電圧発生回路のうちの前記他のいずれか１個に含まれる前記内部電源配線と電気的に結合されたゲートを有し、前記第１の基準ノードと第１の内部ノードとの間に電気的に結合される第１の電界効果型トランジスタと、
前記複数の電圧発生回路のうちの前記他のいずれか１個に含まれる前記内部電源配線と電気的に結合されたゲートを有し、前記第１の内部ノードと前記第２の電位レベルを供給する電位供給ノードとの間に電気的に結合される第２の電界効果型トランジスタと、
前記第１の内部ノードと電気的に結合されたゲートを有し、第２の内部ノードと前記電位供給ノードとの間に電気的に結合される第３の電界効果型トランジスタと、
前記複数の電圧発生回路のうちの前記いずれか１個に含まれる前記内部電源配線と電気的に結合されたゲートを有し、第３の内部ノードと前記電位供給ノードとの間に電気的に結合される第４の電界効果型トランジスタと、
前記第２および第３の内部ノードの電位レベルに応じて、前記第２および第３の内部ノードの電位レベルを前記第１および第２の電位レベルの一方ずつに設定し保持するラッチ回路と、
前記第３の内部ノードの電位レベルに応じて、前記第１の制御信号を生成する信号バッファとを有する、請求項１０記載の半導体装置。
前記参照電位発生部は、
前記外部電源配線から前記第１の外部電源電位を受けて、前記参照電位信号を生成するための元参照電位信号を第２の中間ノードに生成する元参照電位発生回路と、
前記第２の中間ノードと前記第１の中間ノードとの電位レベル差に応じて前記第１の中間ノードを充電する参照電位発生回路とを含み、
各前記電圧発生回路は、
前記参照電位発生回路に第２の動作電流を供給する第２の電流供給回路と、
第２の制御信号の活性化期間中において、前記第２の動作電流よりも大きい第３の動作電流を前記参照電位発生回路に供給する第３の電流供給回路とを含み、
前記複数の電圧発生回路のうちの１個は、
前記第１の外部電源が起動されてから、前記複数の電圧発生回路のうちのいずれか１個に対応する前記第１の中間ノードの電位レベルが所定レベルに到達するまでの間、前記第２の制御信号を活性化する第２の起動制御回路をさらに含み、
前記第２の起動制御回路は、前記第２の中間ノードとは独立した第２の基準ノードと前記複数の電圧発生回路のうちの他のいずれか１個に対応する前記第１の中間ノードとの電位レベルの比較によって、前記第１の外部電源の前記起動を検知し、
前記第２の基準ノードは、前記元参照電位信号の生成とは独立した第２の直流電位を伝達する、請求項１０記載の半導体装置。
前記半導体装置は、第２の外部電源から第２の外部電源電位の供給をさらに受けて動作し、
前記第２の基準ノードは、前記第２の外部電源電位と結合される、請求項１３記載の半導体装置。
前記第２の制御信号は、活性状態に対応する第１の電位レベルと、非活性状態に対応する前記第１の電位レベルよりも低い第２の電位レベルとを有し、
前記第２の起動制御回路は、
前記複数の電圧発生回路のうちの前記他のいずれか１個に含まれる前記第１の中間ノードと電気的に結合されたゲートを有し、前記第２の基準ノードと第１の内部ノードとの間に電気的に結合される第１の電界効果型トランジスタと、
前記複数の電圧発生回路のうちの前記他のいずれか１個に含まれる前記第１の中間ノードと電気的に結合されたゲートを有し、前記第１の内部ノードと前記第２の電位レベルを供給する電位供給ノードとの間に電気的に結合される第２の電界効果型トランジスタと、
前記第１の内部ノードと電気的に結合されたゲートを有し、第２の内部ノードと前記電位供給ノードとの間に電気的に結合される第３の電界効果型トランジスタと、
前記複数の電圧発生回路のうちの前記いずれか１個に含まれる前記第１の中間ノードと電気的に結合されたゲートを有し、第３の内部ノードと前記電位供給ノードとの間に電気的に結合される第４の電界効果型トランジスタと、
前記第２および第３の内部ノードの電位レベルに応じて、前記第２および第３の内部ノードの電位レベルを前記第１および第２の電位レベルの一方ずつに設定し保持するラッチ回路と、
前記第３の内部ノードの電位レベルに応じて、前記第２の制御信号を生成する信号バッファとを有する、請求項１３記載の半導体装置。