CN117040510B - 电源上下电检测复位电路、芯片和电子设备 - Google Patents

Abstract

本申请提供一种电源上下电检测复位电路、芯片和电子设备，涉及电子电路技术领域，电源上下电检测复位电路，包括：辅助基准电路启动模块、模拟控制模块、数字控制模块和时序开关；辅助基准电路启动模块通过基准源连接端连接带隙基准源启动电路的输出端，其第一检测节点连接模拟控制模块的检测电压输入端，第二检测节点连接数字控制模块的检测电压输入端，带隙基准源启动电路的输出端分别连接模拟控制模块的基准电压输入端和数字控制模块的基准电压输入端，模拟控制模块和所述数字控制模块通过时序开关连接。本申请可以控制模拟控制模块和数字控制模块输出指示信号的时序，使得数模混合芯片中的模拟模块和数字模块依次工作。

Description

电源上下电检测复位电路、芯片和电子设备

技术领域

本申请涉及电子电路技术领域，特别是涉及一种电源上下电检测复位电路、芯片和电子设备。

背景技术

数模混合集成电路芯片是将模拟电路和数字电路在同一芯片上的一种集成电路，使得数字系统和模拟系统能够在同一芯片上实现，可以实现数字与模拟的无缝衔接。

在数模混合芯片设计过程中若没有上下电检测复位信号控制，内部数字和模拟功能模块同时工作或关闭，可能产生大电流或上下电功能异常等情况的发生，导致芯片无法正常工作。故电源在建立过程中内部数字和模拟功能模块的时序建立是数模混合芯片设计者必须考虑的一个问题，也是最容易被忽视的问题。

现有的数模混合芯片设计中，在复位电路的设计方面，数字模块和模拟模块两模块采用独立的电源上下电检测复位，增加电路的复杂性，集成度不够，且单独的两路复位电路未考虑电路设计的时序问题。

发明内容

有鉴于此，本申请的目的在于提出一种电源上下电检测复位电路、芯片和电子设备，本申请能够针对性的解决现有电源上下电检测复位电路中数字模块和模拟模块的时序问题。

基于上述目的，第一方面，本申请提出了一种电源上下电检测复位电路，其特征在于，包括：辅助基准电路启动模块、模拟控制模块、数字控制模块和时序开关；所述辅助基准电路启动模块通过基准源连接端连接带隙基准源启动电路的输出端，所述辅助基准电路启动模块的第一检测节点连接所述模拟控制模块的检测电压输入端，所述辅助基准电路启动模块的第二检测节点连接所述数字控制模块的检测电压输入端，所述带隙基准源启动电路的输出端分别连接所述模拟控制模块的基准电压输入端和所述数字控制模块的基准电压输入端，所述模拟控制模块和所述数字控制模块通过所述时序开关连接；其中，所述辅助基准电路启动模块用于建立电源上电复位信号，所述带隙基准源启动电路和所述辅助基准电路启动模块之间的通断由所述电源上电复位信号控制；所述模拟控制模块用于根据其检测电压输入端的电压值与其基准电压输入端的电压值的大小输出第一指示信号，所述第一指示信号用于控制数模混合芯片中模拟模块的上下电；所述数字控制模块用于根据其检测电压输入端的电压值与其基准电压输入端的电压值的大小输出第二指示信号，所述第二指示信号用于控制数模混合芯片中数字模块的上下电；所述时序开关用于控制所述模拟控制模块和数字控制模块的导通时序。

可选地，所述辅助基准电路启动模块的基准源连接端与所述带隙基准源启动电路的输出端之间设置有第一开关管，所述第一开关管的控制端连接所述电源上电复位信号；所述辅助基准电路启动模块包括多个分压电阻，所述多个分压电阻包括串联连接的第一电阻、第二电阻、第三电阻、第四电阻和第五电阻；所述基准源连接端设置于所述第二电阻和所述第三电阻之间的通路上。

可选地，所述模拟控制模块包括：第一选择器、第一比较器和上升沿延迟电路；所述第一选择器的输入端为所述模拟控制模块的检测电压输入端，所述第一选择器的输出端连接所述第一比较器的正输入端，所述第一比较器的负输入端连接所述带隙基准源启动电路的输出端；所述第一比较器的输出端通过第一触发器连接所述上升沿延迟电路的输入端，所述上升沿延迟电路的输出端依次连接第二触发器、第一反相器和第二反相器，通过所述第二反相器的输出端输出所述第一指示信号；所述第一反相器和第二反相器之间的线路节点连接至所述第一选择器，形成第一迟滞反馈电路。

可选地，所述数字控制模块包括：第二选择器和第二比较器；所述第二选择器的输入端为所述数字控制模块的检测电压输入端，所述第二选择器的输出端连接所述第二比较器的正输入端，所述第二比较器的负输入端连接所述带隙基准源启动电路的输出端；所述第二比较器的输出端依次连接有第三触发器、第三反相器和第四反相器，通过所述第四反相器的输出端输出所述第二指示信号；所述第三反相器和第四反相器之间的线路节点连接至所述第二选择器，形成第二迟滞反馈电路。

可选地，所述时序开关包括MOS管；所述时序开关的栅极连接所述模拟控制模块中的第一迟滞反馈电路；所述时序开关的漏极连接所述数字控制模块中第二比较器与第三触发器之间的线路节点；所述时序开关的源极接地。

可选地，所述第一检测节点包括所述第二电阻的两端点，所述第二检测节点包括所述第四电阻的两端点，所述第二电阻的两端点分别连接至所述模拟控制模块中第一选择器的两输入端，所述第四电阻的两端点分别连接至所述数字控制模块中第二选择器的两输入端。

可选地，所述上升沿延迟电路包括：第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管和第五NMOS管；其中，所述第一PMOS管的源极连接电源电压，所述第一PMOS管至第四PMOS管的栅极、第一NMOS管至第四NMOS管的栅极均连接输入信号，所述输入信号为所述第一触发器的输出端信号；所述第一PMOS管的漏极连接所述第一NMOS管的漏极和所述第二PMOS管的源极；所述第二PMOS管的漏极连接所述第二NMOS管的漏极和所述第三PMOS管的源极；所述第三PMOS管的漏极连接所述第三NMOS管的漏极和所述第四PMOS管的源极；所述第一NMOS管至第四NMOS管的源极均接地；所述第四PMOS管的漏极连接所述第四NMOS管的漏极、所述第五NMOS管的栅极和所述上升沿延迟电路的输出端，所述第五NMOS管为MOS电容。

可选地，所述模拟控制模块的输出端设置有第一下拉电阻，所述数字控制模块的输出端设置有第二下拉电阻。

第二方面，还提供了一种芯片，包括第一方面任一项所述的电源上下电检测复位电路。

第三方面，还提供了一种电子设备，包括第一方面任一项所述的电源上下电检测复位电路。

总的来说，本申请至少存在以下有益效果：

本申请提供的电源上下电检测复位电路，通过辅助基准电路启动模块建立的电源上电复位信号来控制带隙基准源启动的连接，避免基准源在启动过程中进入零态；将模拟控制模块与数字控制模块设计到同一个电路中，提高电路集成度；且能够控制所述模拟控制模块和数字控制模块的导通时序，可以使得数模混合芯片中的模拟模块和数字模块依次工作。

附图说明

在附图中，除非另外规定，否则贯穿多个附图相同的附图标记表示相同或相似的部件或元素。这些附图不一定是按照比例绘制的。应该理解，这些附图仅描绘了根据本申请公开的一些实施方式，而不应将其视为是对本申请范围的限制。

图1示出本申请实施例提供的一种电源上下电检测复位电路的结构示意图；

图2示出本申请实施例提供的一种电源上下电检测复位电路的电路图；

图3示出本申请实施例提供的一种比较器电路的电路图；

图4示出本申请实施例提供的一种上升沿延迟电路的电路图；

图5示出本申请实施例提供的一种电源上下检测复位信号波形图；

图6示出了本申请一实施例所提供的一种芯片的结构示意图；

图7示出了本申请一实施例所提供的一种电子设备的示意图。

具体实施方式

下面结合附图和实施例对本申请作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅用于解释相关申请，而非对该申请的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与有关申请相关的部分。

需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本申请。

在数模混合芯片设计过程中若没有上下电检测复位信号控制，内部数字和模拟功能模块同时工作或关闭，可能产生大电流或上下电功能异常等情况的发生，导致芯片无法正常工作。故电源在建立过程中内部数字和模拟功能模块的时序建立是数模混合芯片设计者必须考虑的一个问题，也是最容易被忽视的问题。现有的数模混合芯片设计中，在复位电路的设计方面，数字模块和模拟模块两模块采用独立的电源上下电检测复位，增加电路的复杂性，集成度不够，且单独的两路复位电路未考虑电路设计的时序问题。

基于上述电源上下电检测复位电路中数字模块和模拟模块的时序问题，本实施例提出一种电源上下电检测复位电路，通过辅助基准电路启动模块来辅助带隙基准源启动电路的启动，避免带隙基准源启动电路进入到零态，通过时序开关控制模拟控制模块和数字控制模块输出指示信号的时序，可以使得数模混合芯片中的模拟模块和数字模块依次工作。

实施例一

图1示出本申请实施例提供的一种电源上下电检测复位电路的结构示意图。参考图1 ，本申请的实施例中，电源上下电检测复位电路10包括辅助基准电路启动模块101、模拟控制模块102、数字控制模块103和时序开关105。辅助基准电路启动模块101通过基准源连接端连接带隙基准源启动电路的输出端，辅助基准电路启动模块101的第一检测节点连接模拟控制模块102的检测电压输入端，辅助基准电路启动模块101的第二检测节点连接数字控制模块103的检测电压输入端，带隙基准源启动电路的输出端分别连接模拟控制模块102的基准电压输入端和数字控制模块103的基准电压输入端，模拟控制模块102和数字控制模块103通过时序开关105连接。

可以理解的是，带隙基准源用于为电路提供基准电压，而带隙基准源通常存在零态的情况，为确保电路正常工作，在电路设计过程中通常会设置带隙基准源启动电路来打破零态，其中，为了避免基准源在启动过程中进入零态，本实施例设置辅助基准电路启动模块，辅助基准电路启动模块用于建立电源上电复位信号VDD_POR，带隙基准源启动电路和辅助基准电路启动模块之间的通断由电源上电复位信号VDD_POR控制。在电源上电复位信号VDD_POR未成功建立之前，带隙基准源启动电路和辅助基准电路启动模块之间处于连接状态，带隙基准源输出将随着电源建立而变化，避免基准源进入到零态的情况。在电源上电复位信号VDD_POR成功建立之后，带隙基准源启动电路和辅助基准电路启动模块之间处于断开状态，带隙基准源启动电路的输出端输出稳定的基准源电压。

本实施例中，模拟控制模块用于根据其检测电压输入端的电压值与其基准电压输入端的电压值的大小输出第一指示信号，第一指示信号用于控制数模混合芯片中模拟模块的上下电。在电源上电复位信号VDD_POR成功建立之后，检测电压输入端的电压值逐渐升高，当检测电压输入端的电压值大于其基准电压输入端的电压值时，完成电源上电检测复位功能，输出第一指示信号，数模混合芯片中模拟模块开始工作。

本实施例中，数字控制模块用于根据其检测电压输入端的电压值与其基准电压输入端的电压值的大小输出第二指示信号，第二指示信号用于控制数模混合芯片中数字模块的上下电，时序开关用于控制模拟控制模块和数字控制模块的导通时序。本实施例中，模拟控制模块102和数字控制模块103通过时序开关105连接，当模拟控制模块102工作后，时序开关才导通，如此，可通过时序开关控制模拟控制模块102和数字控制模块103输出指示信号的时序，可以使得数模混合芯片中的模拟模块和数字模块依次工作。

图2示出本申请实施例提供的一种电源上下电检测复位电路的电路图。参考图2，本申请的实施例中，辅助基准电路启动模块101的基准源连接端与带隙基准源启动电路的输出端VBG之间设置有第一开关管P0，第一开关管P0的控制端连接电源上电复位信号VDD_POR。在电源电压建立过程中，由VDD_POR对电源阈值电压进行检测，在一个例子中，电源阈值电压可以是1.8V，当辅助基准电路启动模块101中的电源电压未建立到阈值电压时，VDD_POR信号默认将带隙基准源启动电路的输出端短接到辅助基准电路启动模块101上，即P0导通，实现对带隙基准源启动电路的辅助启动。当电源电压建立超过阈值电压时，VDD_POR信号翻转，控制P0断开，将带隙基准源启动电路的输出端和辅助基准电路启动模块101断开。

本实施例中，辅助基准电路启动模块101包括多个分压电阻，多个分压电阻包括串联连接的第一电阻R4、第二电阻R3、第三电阻R2、第四电阻R1和第五电阻R0，基准源连接端设置于第二电阻R3和第三电阻R2之间的通路上。通过设置多个电阻实现分压，多个电阻设置可提供不同的检测电压值，多个电阻的阻值可根据需求设置对应的电阻值。

如图2所示，模拟控制模块102包括：第一选择器、第一比较器COMP1和上升沿延迟电路104，第一选择器的输入端为模拟控制模块102的检测电压输入端，第一选择器的输出端连接第一比较器COMP1的正输入端，第一比较器COMP1的负输入端连接带隙基准源启动电路的输出端，第一比较器COMP1的输出端通过第一触发器连接上升沿延迟电路104的输入端，上升沿延迟电路104的输出端依次连接第二触发器、第一反相器I1和第二反相器I2，通过第二反相器的输出端输出第一指示信号ANA_POR_P，第一反相器I1和第二反相器I2之间的线路节点连接至第一选择器，形成第一迟滞反馈电路。

本实施例中，第一选择器为二选一选择器MUX_2_1，用于选择输入端两电压中的一个传输至第一比较器COMP1。第一比较器COMP1的负输入端给入偏置电流信号，COMP1开始工作，对COMP1正输入端和负输入端的电压进行比较，以输出第一指示信号ANA_POR_P，第一触发器和第二触发器可以滤除干扰信号。

可以理解的是，当电源上电较慢时，待检测点电压增加至基准源电压的时间较长，且比较器由于自身器件的失配和噪声的影响，容易导致复位信号的误触发，从而可能会引起数字逻辑功能的紊乱，因此，本实施例的模拟控制模块102设置上升沿延迟电路104和第一迟滞反馈电路，可以避免因电源建立快慢和噪声等原因带来误触发动作。

本实施例中，第一反相器I1和第二反相器I2组成2级反相器，可以提高输出的ANA_POR_P信号的稳定性。第一反相器I1和第二反相器I2之间的线路节点连接至第一选择器，形成第一迟滞反馈电路，可在产生第一指示信号ANA_POR_P之后，向第一选择器发出切换信号，以切换检测点电压，改变第一选择器的输出电压值，可避免因电源抖动和噪声干扰，导致输出POR信号的误翻转。

本实施例提供的模拟控制模块通过第一比较器COMP1来比较输入的检测点电压和基准源电压的大小关系，以输出第一指示信号ANA_POR_P，通过上升沿延迟电路104来优化电路的迟滞特性，可以避免因电源建立快慢和噪声等原因带来误触发动作。

本实施例中，数字控制模块103包括：第二选择器和第二比较器COMP2，第二选择器COMP2的输入端为数字控制模块103的检测电压输入端，第二选择器的输出端连接第二比较器COMP2的正输入端，第二比较器COMP2的负输入端连接带隙基准源启动电路的输出端，第二比较器的输出端依次连接有第三触发器、第三反相器I3和第四反相器I4，通过第四反相器I4的输出端输出第二指示信号DIG_POR_P，第三反相器I3和第四反相器I4之间的线路节点连接至第二选择器，形成第二迟滞反馈电路。

本实施例中，第二选择器为二选一选择器MUX_2_1，用于选择输入端两电压中的一个传输至第一比较器COMP2。COMP2对COMP2正输入端和负输入端的电压进行比较，以输出第二指示信号DIG_POR_P，第三触发器可以滤除干扰信号。

本实施例中，时序开关105包括MOS管，如图2中的NM0，时序开关的栅极连接模拟控制模块中的第一迟滞反馈电路，时序开关的漏极连接数字控制模块中第二比较器与第三触发器之间的线路节点，时序开关的源极接地。

如图2所示，辅助基准电路启动模块101的电源VDD端还通过开关管P1连接至模拟控制电路，当VDD_POR建立完成后，开关管P1导通，模拟控制模块开始工作，当上升沿延迟电路104延时结束，通过第一迟滞反馈电路反馈信号至NM0的栅极，NM0导通，则数字控制模块103开始工作，如此，在上电时，可以实现模拟控制模块102先输出第一指示信号ANA_POR_P，芯片的模拟系统先上电，数字控制模块103后输出第二指示信号DIG_POR_P，芯片的数字系统后上电。

本实施例中，第一检测节点包括第二电阻R3的两端点，第二检测节点包括第四电阻R1的两端点。第二电阻R3的两端点分别连接至模拟控制模块中第一选择器的两输入端，第四电阻的两端点分别连接至数字控制模块中第二选择器的两输入端。如图2所示，第一检测节点的两端点电压分别为Vaf和Va，第二检测节点的两端点电压分别为Vdf和Vd。本实施例中，第一检测节点的两端点分别连接至第一选择器的两输入端，第二检测节点的两端点分别连接至第二选择器的两输入端，通过模拟控制模块输出的ANA_POR_P作为第一选择器的控制信号来改变上下电的电压检测点Vaf和Va，通过数字控制模块输出的DIG_POR_P作为第二选择器的控制信号来改变上下电的电压检测点Vdf和Vd。可以增加电路的抗干扰能力，避免由于噪声和电源抖动而造成的输出信号误触发动作。

图3示出本申请实施例提供的一种比较器电路的电路图。该比较器电路为第一比较器COMP1和第二比较器COMP2的电路，参考图3，比较器电路采用带有迟滞特性的比较器架构电路，VIP端接待检测点，当比较器为第一比较器COMP1时，VIP端接第一检测节点，当比较器为第二比较器COMP2时，vip端接第二检测节点，vin端接带隙基准源启动电路的输出端，其中，比较器包括MOS管M1~M11，M1、M2、M3、M4管构成正反馈环路，可以产生迟滞效果，通过调节M2/M1管尺寸比例，以及M3/M4管尺寸比例可优化比较器的迟滞窗口。在一个例子中，MOS管尺寸比例M2/M1以及M3/M4可采用1:1的比例。本实施例中，M5、M6、M8、M9为尾电流镜管，M7接偏置电流IBIAS，M10和M11为开关管，用于控制比较器的输入端信号的接入。

图4示出本申请实施例提供的一种上升沿延迟电路的电路图。参考图4，上升沿延迟电路104包括：第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管和第五NMOS管。

其中，第一PMOS管的源极连接电源电压，第一PMOS管至第四PMOS管的栅极、第一NMOS管至第四NMOS管的栅极均连接输入信号，所述输入信号为第一触发器的输出端信号。

第一PMOS管的漏极连接第一NMOS管的漏极和第二PMOS管的源极；第二PMOS管的漏极连接第二NMOS管的漏极和第三PMOS管的源极；第三PMOS管的漏极连接第三NMOS管的漏极和第四PMOS管的源极；第一NMOS管至第四NMOS管的源极均接地。第四PMOS管的漏极连接第四NMOS管的漏极、第五NMOS管的栅极和上升沿延迟电路104的输出端，第五NMOS管为MOS电容。

如图4所示，第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管和第五NMOS管分别对应图4中的PM1、PM2、PM3、PM4、NM1、NM2、NM3、NM4和NM5。如图4所示。PM1、PM2、PM3、PM4和NM4管构成反相器，上升沿延迟电路104采用RC的设计原理实现上升沿的延迟，NM5作为MOS电容，其容值大小固定，本实施例可通过调节PM1、PM2、PM3、PM4管尺寸优化NM5的MOS管导通内阻，通过改变MOS管导通内阻的大小来调整POR复位信号（ANA_POR_P或DIG_POR_P）上升沿延迟时间的长短。

在一些例子中，考虑到对MOS管阻值要求相对较大的场景，会导致PM1、PM2、PM3、PM4管的沟道长度增大，MOS管面积增加，寄生电容也随之增加，为确保POR复位信号下降沿不受影响，因此，本实施例增加NM1、NM2、NM3开关管设计，加速电荷的泄放通路的能力，从而使得POR复位信号被快速下拉。

本实施例中，考虑到电源在上下电过程中，信号输出端可能存在不稳定状态的情况，为确保POR输出信号在电源上下电过程中稳定，模拟控制模块102的输出端设置有第一下拉电阻R5，可提高ANA_POR_P信号输出的稳定性。数字控制模块103的输出端设置有第二下拉电阻R6，可提高DIG_POR_P信号输出的稳定性。

下面对本实施例提供的电源上下电检测复位电路的电路原理进行说明：

电源上下电检测复位电路由电源VDD提供工作电源，在电路上电初期，辅助基准电路启动模块101需建立电源，在电源电压未建立完成之前的上电过程中，电源上电复位信号VDD_POR未生成，此时带隙基准源启动电路和辅助基准电路启动模块之间处于连接状态，带隙基准源输出将随着电源建立而变化，避免基准源进入到零态的情况。此时第一比较器和第二比较器均未开始工作，模拟控制模块102和数字控制模块103也未工作。在电源上电复位信号VDD_POR成功建立之后，带隙基准源启动电路和辅助基准电路启动模块之间处于断开状态，带隙基准源启动电路的输出端输出稳定的基准源电压。

第一检测节点的Va输入第一选择器，当电源处在上电过程中，数字控制模块103由于NM0的开关作用，在模拟控制模块102未正常启动时，数字控制模块103将一直处于关闭状态。待Va点电压超过带隙基准电压，COMP1翻转，模拟控制模块102工作，输出ANA_POR_P。此时NM0导通，数字控制模块103处于工作状态，输出DIG_POR_P信号。如此，便可以依次根据ANA_POR_P和DIG_POR_P信号的先后顺序，使得数模混合芯片中的模拟模块和数字模块依次工作，即，在电源上电过程中，模拟模块先工作，数字模块后工作。

另外，本实施例中，第一检测节点的Va电压值为：

Va=

第二检测节点的电压值为：

由Va电压值和电压值大小可知，Va电压值大于/>电压值，而只有在检测点的电压值超过基准电压时，模拟控制模块102或数字控制模块103才会工作，因此，模拟控制模块上电较早，数字控制模块上电较晚。可确保芯片在上电时序建立过程中，始终由模拟模块先开启工作，而后数字模块的数字使能打开，开始工作。

在电源下电过程中，由于辅助基准电路启动模块101中不同的电阻分压比例的不同，则第二检测节点的电压会先低于基准电压，第一检测节点的电压才会低于基准电压，则数字控制模块103在电源下电检测过程中先关闭，其次模拟控制模块102再下电关闭。

图5示出本申请实施例提供的一种电源上下检测复位信号波形图。如图5所示，VDD为电源电压，ANA_POR_P为控制模拟模块的第一指示信号，DIG_POR_P为控制数字模块的第二指示信号，由图5可知，在电源电压上升阶段，ANA_POR_P信号的电平上升时刻早于DIG_POR_P信号，可使得模拟模块先工作，ANA_POR_P信号的电平下降升时刻晚于DIG_POR_P信号，可使得数字模块先下电关闭。

在一个例子中，本实施例的第一检测节点的电压和第二检测节点的电压值可根据需求调节，且第一检测节点和第二检测节点的检测点的选取通过第一选择器和第二选择器来选择，由输出的ANA_POR_P信号来控制第一选择器，由DIG_POR_P信号来控制第二选择器，增加了电路的抗干扰能力，避免由于噪声和电源抖动造成POR的误动作。本实施例将输出ANA_POR_P信号的模拟控制模块与输出DIG_POR_P信号的数字控制模块设计到同一个线路中，提高电路集成度，且电压检测点精度较高，不受工艺偏差的影响，仅与电阻比例有关，可大大提高电路的适用范围。

实施例二

基于上述电源上下电检测复位电路相同的构思，本实施例还提供一种芯片，如图6所示，该芯片20上集成有如上述任一实施方式的电源上下电检测复位电路10，例如，图1或图2所示的电源上下电检测复位电路。

具体地，该芯片20可以是包括上述分立器件的专用芯片，更具体地，该芯片20可以是模数混合芯片，也可以是MCU集成芯片，只要能够实现上述电源上下电检测复位电路的作用即可。

本实施例提供的芯片，基于上述电源上下电检测复位电路相同的构思，故至少能够实现上述电源上下电检测复位电路能够实现的有益效果，且上述电源上下电检测复位电路的任意实施方式均可应用于本实施例提供的芯片中，在此不再赘述。

实施例三

基于上述电源上下电检测复位电路相同的构思，本实施例还提供一种电子设备，如图7所示，该电子设备30上集成有如上述任一实施方式的电源上下电检测复位电路10，例如，图1或图2所示的电源上下电检测复位电路。

该电子设备30还可以是包括上述实施例二的芯片的电子设备，如兼具模拟信号处理功能和数字信号处理功能的电子设备，例如，电子设备为移动终端、智能穿戴设备、虚拟现实交互设备等。

本实施例提供的电子设备，基于上述电源上下电检测复位电路相同的构思，故至少能够实现上述电源上下电检测复位电路能够实现的有益效果，且上述电源上下电检测复位电路的任意实施方式均可应用于本实施例提供的电子设备中，在此不再赘述。

需要说明的是：

在上述文本中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者装置不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者装置所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括该要素的过程、方法、物品或者装置中还存在另外的相同要素。此外，需要指出的是，本申请实施方式中的方法和装置的范围不限按示出或讨论的顺序来执行功能，还可包括根据所涉及的功能按基本同时的方式或按相反的顺序来执行功能，例如，可以按不同于所描述的次序来执行所描述的方法，并且还可以添加、省去、或组合各种步骤。另外，参照某些示例所描述的特征可在其他示例中被组合。

上面结合附图对本申请的实施例进行了描述，仅为本申请的具体实施方式，但是本申请并不局限于上述的具体实施方式，上述的具体实施方式仅仅是示意性的，而不是限制性的，本领域的普通技术人员在本申请的启示下，在不脱离本申请宗旨和权利要求所保护的范围情况下，还可做出很多形式，均属于本申请的保护之内。

Claims (10)

1.一种电源上下电检测复位电路，其特征在于，包括：辅助基准电路启动模块、模拟控制模块、数字控制模块和时序开关；所述辅助基准电路启动模块通过基准源连接端连接带隙基准源启动电路的输出端，所述辅助基准电路启动模块的第一检测节点连接所述模拟控制模块的检测电压输入端，所述辅助基准电路启动模块的第二检测节点连接所述数字控制模块的检测电压输入端，所述带隙基准源启动电路的输出端分别连接所述模拟控制模块的基准电压输入端和所述数字控制模块的基准电压输入端，所述模拟控制模块和所述数字控制模块通过所述时序开关连接；

其中，所述辅助基准电路启动模块用于建立电源上电复位信号，所述带隙基准源启动电路和所述辅助基准电路启动模块之间的通断由所述电源上电复位信号控制；所述模拟控制模块用于根据其检测电压输入端的电压值与其基准电压输入端的电压值的大小输出第一指示信号，所述第一指示信号用于控制数模混合芯片中模拟模块的上下电；所述数字控制模块用于根据其检测电压输入端的电压值与其基准电压输入端的电压值的大小输出第二指示信号，所述第二指示信号用于控制数模混合芯片中数字模块的上下电；所述时序开关用于控制所述模拟控制模块和数字控制模块的导通时序。

2.根据权利要求1所述的电源上下电检测复位电路，其特征在于，

所述辅助基准电路启动模块的基准源连接端与所述带隙基准源启动电路的输出端之间设置有第一开关管，所述第一开关管的控制端连接所述电源上电复位信号；

所述辅助基准电路启动模块包括多个分压电阻，所述多个分压电阻包括串联连接的第一电阻、第二电阻、第三电阻、第四电阻和第五电阻；所述基准源连接端设置于所述第二电阻和所述第三电阻之间的通路上。

3.根据权利要求1所述的电源上下电检测复位电路，其特征在于，所述模拟控制模块包括：第一选择器、第一比较器和上升沿延迟电路；

所述第一选择器的输入端为所述模拟控制模块的检测电压输入端，所述第一选择器的输出端连接所述第一比较器的正输入端，所述第一比较器的负输入端连接所述带隙基准源启动电路的输出端；

所述第一比较器的输出端通过第一触发器连接所述上升沿延迟电路的输入端，所述上升沿延迟电路的输出端依次连接第二触发器、第一反相器和第二反相器，通过所述第二反相器的输出端输出所述第一指示信号；

所述第一反相器和第二反相器之间的线路节点连接至所述第一选择器，形成第一迟滞反馈电路。

4.根据权利要求1所述的电源上下电检测复位电路，其特征在于，所述数字控制模块包括：第二选择器和第二比较器；

所述第二选择器的输入端为所述数字控制模块的检测电压输入端，所述第二选择器的输出端连接所述第二比较器的正输入端，所述第二比较器的负输入端连接所述带隙基准源启动电路的输出端；

所述第二比较器的输出端依次连接有第三触发器、第三反相器和第四反相器，通过所述第四反相器的输出端输出所述第二指示信号；

所述第三反相器和第四反相器之间的线路节点连接至所述第二选择器，形成第二迟滞反馈电路。

5.根据权利要求1所述的电源上下电检测复位电路，其特征在于，所述时序开关包括MOS管；所述时序开关的栅极连接所述模拟控制模块中的第一迟滞反馈电路；所述时序开关的漏极连接所述数字控制模块中第二比较器与第三触发器之间的线路节点；所述时序开关的源极接地。

6.根据权利要求2所述的电源上下电检测复位电路，其特征在于，所述第一检测节点包括所述第二电阻的两端点，所述第二检测节点包括所述第四电阻的两端点，所述第二电阻的两端点分别连接至所述模拟控制模块中第一选择器的两输入端，所述第四电阻的两端点分别连接至所述数字控制模块中第二选择器的两输入端。

7.根据权利要求3所述的电源上下电检测复位电路，其特征在于，所述上升沿延迟电路包括：第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管和第五NMOS管；

其中，所述第一PMOS管的源极连接电源电压，所述第一PMOS管至第四PMOS管的栅极、第一NMOS管至第四NMOS管的栅极均连接输入信号，所述输入信号为所述第一触发器的输出端信号；

所述第一PMOS管的漏极连接所述第一NMOS管的漏极和所述第二PMOS管的源极；所述第二PMOS管的漏极连接所述第二NMOS管的漏极和所述第三PMOS管的源极；所述第三PMOS管的漏极连接所述第三NMOS管的漏极和所述第四PMOS管的源极；所述第一NMOS管至第四NMOS管的源极均接地；

所述第四PMOS管的漏极连接所述第四NMOS管的漏极、所述第五NMOS管的栅极和所述上升沿延迟电路的输出端，所述第五NMOS管为MOS电容。

8.根据权利要求1所述的电源上下电检测复位电路，其特征在于，所述模拟控制模块的输出端设置有第一下拉电阻，所述数字控制模块的输出端设置有第二下拉电阻。

9.一种芯片，其特征在于，包括权利要求1-8任一项所述的电源上下电检测复位电路。

10.一种电子设备，其特征在于，包括权利要求1-8任一项所述的电源上下电检测复位电路。