JP2023025887A - 信号検知回路 - Google Patents

Abstract

【課題】信号のレベルを精度よく検知可能な回路を提供することを課題とする。【解決手段】信号検知回路ＳＤ１は、信号入力回路ＳＧと、信号入力回路ＳＧに接続されるバイアス回路ＢＡと、基準電圧生成回路ＢＬと、信号入力回路ＳＧと基準電圧生成回路ＢＬに接続される比較回路ＣＰとを備え、バイアス回路ＢＡは、第１電源Ｐ１に接続される第１定電流源Ａ１と、第１定電流源Ａ１と基準電位の間に配置される第１ダイオードＤ１とを有し、信号入力回路ＳＧは、コンデンサＣ１Ａ，Ｃ１Ｂおよび第２ダイオードＤ２Ａ，Ｄ２Ｂを有し、第１ダイオードＤ１は、第２ダイオードＤ２Ａ，Ｄ２Ｂとダイオードマッチングされ、基準電圧生成回路ＢＬは、第２電源Ｐ２に接続される第２定電流源Ａ２を有し、比較回路ＣＰは、信号入力回路ＳＧにより生成された信号レベルＶＦＤＣと基準電圧生成回路ＢＬにより生成された基準レベルＶＲＥＦの大小から、ＡＣ信号を検知する。【選択図】図２

Description

本発明は、信号を検知する回路に関する。

通信ネットワークにおいて、消費電力を低減させるために、通信を行わない装置はスリープ状態に置かれる。スリープ状態にある装置に対してウェークアップ信号を送信することで、その装置は、受信したウェークアップ信号をウェークアップのトリガーとして使用することができる。

ウェークアップ信号を正確に検知するためには、受信したウェークアップ信号の信号レベルを精度よく検知する必要がある。下記特許文献１は、波形整形回路を開示する。この波形整形回路は、検波された波形信号の信号レベルを閾値と比較している。

特開平６－２３７１５４号公報

特許文献１で開示された方法は、波形信号の信号レベルがＤＣ成分によって変動するために、信号レベルを安定して検知できない場合がある。また、特許文献１の方法は、比較器に入力される信号の一方の回路にダイオードが設けられている。このため、ダイオードの順電圧（ＶＦ）のばらつきにより、波形信号の信号レベルを正確に検知できない場合がある。

本発明の目的は、信号のレベルを精度よく検知可能な回路を提供することである。

本発明の一局面に従う信号検知回路は、ＡＣ信号の入力を検知する信号検知回路であって、信号入力回路と、信号入力回路に接続されるバイアス回路と、基準電圧生成回路と、信号入力回路と基準電圧生成回路に接続される比較回路とを備え、バイアス回路は、第１電源に接続される第１定電流源と、第１定電流源と基準電位の間に配置される第１ダイオードとを有し、信号入力回路は、コンデンサおよび第２ダイオードを有し、第１ダイオードは、第２ダイオードとダイオードマッチングされ、基準電圧生成回路は、第２電源に接続される第２定電流源を備え、比較回路は、信号入力回路により生成された信号レベルと基準電圧生成回路により生成された基準レベルの大小から、ＡＣ信号を検知する。

本発明の他の局面に従う信号検知回路は、ＡＣ信号の入力を検知する信号検知回路であって、信号入力回路と、信号入力回路に接続されるバイアス回路と、信号入力回路とバイアス回路に接続される比較回路とを備え、バイアス回路は、第１電源に接続される第１定電流源と、第１定電流源と基準電位の間に配置される第１ダイオードとを有し、信号入力回路は、コンデンサおよび第２ダイオードを有し、第１ダイオードは、第２ダイオードとダイオードマッチングされ、比較回路は、信号入力回路により生成された信号レベルとバイアス回路を元に生成された基準レベルの大小から、ＡＣ信号を検知する。

本発明によれば、信号のレベルを精度よく検知可能な回路を提供することができる。

実施の形態に係る信号検知回路周辺のブロック図である。 第１の実施の形態に係る信号検知回路の回路図である。 実施の形態に係るダイオードを示す図である。 第２ダイオード周辺の回路の動作を説明する図である。 第２ダイオードのＩｃ－Ｖｂｅ特性を示す図である。 第２ダイオードのコレクタ・エミッタ間の電圧と第２ダイオードを流れる電流との関係を示す図である。 第２の実施の形態に係る信号検知回路の回路図である。 第１の実施の形態に係る信号検知回路によるシミュレーション結果を示す図である。 第２の実施の形態に係る信号検知回路によるシミュレーション結果を示す図である。 バイポーラトランジスタのＩｃ－Ｖｂｅ特性とＭＯＳトランジスタのＩｄ－Ｖｇｓ特性とを比較した図である。 第３の実施の形態に係る信号検知回路の回路図である。 第３の実施の形態に係る信号検知回路の動作を示すシーケンス図である。 パルス生成回路を示す回路図である。 パルス生成回路の動作を示すシーケンス図である。 変形例に係る信号検知回路の回路図である。

次に、添付の図面を参照しながら本発明の実施の形態に係る信号検知回路ＳＤについて説明する。図１は、信号検知回路ＳＤを含む周辺回路のブロック図である。信号検知回路ＳＤは、通信ネットワークに接続される。信号検知回路ＳＤは通信ネットワークに接続された相手端末からＡＣ信号ＩＮＰ，ＩＮＮ（ＩＮＮはＩＮＰの逆相波形）を受信する。ＡＣ信号ＩＮＰ，ＩＮＮは、差動信号であり、信号検知回路ＳＤの後段に接続された回路をスリープ状態からウェークアップさせるために利用される信号である。図１に示すように、信号検知回路ＳＤの前段にはアンプが設けられているので、ＡＣ信号ＩＮＰ，ＩＮＮの同相成分が除去され、信号検知回路ＳＤは、ＡＣ信号ＩＮＰ，ＩＮＮの差動成分のみ入力する。同相Ｎｏｉｓｅ耐性は、信頼性試験などのＮｏｉｓｅ Ｉｍｍｕｎｉｔｙ試験などで要求される耐性である。

本実施の形態において、信号検知回路ＳＤは、自動車などの車両内に設けられている場合を例に説明する。そして、本実施の形態において、通信ネットワークは車両内に設けられたイーサネット（登録商標）である場合を例に説明する。信号検知回路ＳＤは、車両内に設けられた他の端末からウェークアップ信号を受信する。

（１）第１の実施の形態
次に、第１の実施の形態に係る信号検知回路ＳＤ１（ＳＤ）について説明する。図２は、第１の実施の形態に係る信号検知回路ＳＤ１を示す回路図である。図２に示すように、信号検知回路ＳＤ１は、信号入力回路ＳＧ、バイアス回路ＢＡ、基準電圧生成回路ＢＬおよび比較回路ＣＰを備える。

バイアス回路ＢＡには、一端に第１電源Ｐ１が接続される。第１電源Ｐ１には第１定電流源Ｇ１が接続され、バイアス回路ＢＡに定められた電流Ｉ１を供給する。バイアス回路ＢＡには、第１抵抗Ｒ１および第１抵抗Ｒ１の下流に配置される第１ダイオードＤ１が設けられる。第１ダイオードＤ１の下流において、バイアス回路ＢＡの他端は、基準電位に接続される。

信号入力回路ＳＧは、ＡＣ信号ＩＮＰ，ＩＮＮを入力する。信号入力回路ＳＧには、ＡＣカップリング（コンデンサ）Ｃ１Ａ，Ｃ１Ｂが並列接続される。また、信号入力回路ＳＧには、ＡＣカップリングＣ１Ａの下流に第２ダイオードＤ２Ａが設けられ、ＡＣカップリングＣ１Ｂの下流に第２ダイオードＤ２Ｂが設けられる。信号入力回路ＳＧの他端は、定電流源を介して基準電位に接続される。信号入力回路ＳＧの他端には基準電位に向かって定められた電流Ｉ２が流れる。

バイアス回路ＢＡの接続ノードＦ１には、第２抵抗Ｒ２Ａおよび第２抵抗Ｒ２Ｂが接続される。接続ノードＦ１は、第１抵抗Ｒ１の上流側の接続ノードＦ２に接続される。接続ノードＦ２から接続ノードＦ１に向かって電流Ｉ２が流れる。第２抵抗Ｒ２Ａと第２抵抗Ｒ２Ｂの抵抗値は同じである。したがって、第２抵抗Ｒ２Ａおよび第２抵抗Ｒ２Ｂには、それぞれ電流Ｉ２／２が流れる。第２抵抗Ｒ２Ａは、ＡＣカップリングＣ１Ａと第２ダイオードＤ２Ａの間の接続ノードに接続される。第２抵抗Ｒ２Ｂは、ＡＣカップリングＣ１Ｂと第２ダイオードＤ２Ｂの間の接続ノードに接続される。

基準電圧生成回路ＢＬには、一端に第２電源Ｐ２が接続される。基準電圧生成回路ＢＬには、第３抵抗Ｒ３が設けられる。第２電源Ｐ２には第２定電流源Ｇ２が接続され、第３抵抗Ｒ３には、定められた電流Ｉ３が供給される。第３抵抗Ｒ３の下流は、基準電位に接続される。

比較回路ＣＰは、比較器ＣＯＭＰを備える。比較器ＣＯＭＰのプラス端子の入力電圧は、検知信号電圧ＶＦＤＣであり、比較器ＣＯＭＰのマイナス端子の入力電圧は、基準信号電圧ＶＲＥＦである。比較器ＣＯＭＰのプラス端子は、第２ダイオードＤ２Ａ，Ｄ２Ｂの下流で信号入力回路ＳＧに接続される。比較器ＣＯＭＰのプラス端子には、また、コンデンサＣ２が接続される。コンデンサＣ２の他端は基準電位に接続される。

比較器ＣＯＭＰのマイナス端子は、第３抵抗Ｒ３の上流側の基準信号電圧ＶＲＥＦに接続される。比較器ＣＯＭＰのマイナス端子には、また、コンデンサＣ３が接続される。コンデンサＣ３の他端は基準電位に接続される。

信号検知回路ＳＤ１において、第１ダイオードＤ１および第２ダイオードＤ２Ａ，Ｄ２Ｂはダイオードマッチングされている。つまり、第１ダイオードＤ１および第２ダイオードＤ２Ａ，Ｄ２Ｂは、電流比と同じダイオードサイズとなるよう構成されている。つまり、第１ダイオードＤ１の順電圧ＶＦ１および第２ダイオードＤ２Ａ，Ｄ２Ｂの順電圧ＶＦ２Ａ，ＶＦ２Ｂは、ＶＦ１＝ＶＦ２Ａ＝ＶＦ２Ｂ＝ＶＦとなるように調整されている。本実施の形態においてはダイオードＤ１，Ｄ２Ａ，Ｄ２Ｂとして、図３に示すＮＰＮ型トランジスタが用いられる。ダイオードＤ１，Ｄ２Ａ，Ｄ２Ｂは、図３に示すように、ＮＰＮ型トランジスタのベース・コネクタ間を接続することでダイオードとして動作する。図４は、第２ダイオードＤ２Ａの周辺の回路を示す。第２ダイオードＤ２Ａのコレクタ・エミッタ間に順方向電圧（ＶＦ２Ａ＝ＶＦ）が印加されると、第２ダイオードＤ２Ａに電流ＩＶＦが流れる。第２ダイオードＤ２Ａにおいて、電流はＡＣ／ＤＣ変換される。第２ダイオードＤ２Ｂも同様の動作を行う。

以上のとおり構成された信号検知回路ＳＤ１の動作について説明する。信号入力回路ＳＧが入力するＡＣ信号ＩＮＰ，ＡＣ信号ＩＮＮは、それぞれ、ＡＣカップリングＣ１Ａ，Ｃ１ＢにおいてＤＣ成分が取り除かれる。ＤＣ成分が取り除かれたＡＣ信号ＩＮＰ，ＩＮＮに対して、バイアス回路ＢＡによってバイアス電圧が掛けられる。バイアス電圧が掛けられたＡＣ信号ＩＮＰ，ＩＮＮは、図４で示したように、第２ダイオードＤ２Ａ，Ｄ２Ｂにおいて直流電流ＩＶＦに変換される。

図５は、第２ダイオードＤ２Ａ，Ｄ２ＢのＩｃ－Ｖｂｅ特性（Ｉｃ：コレクタ電流、Ｖｂｅ：ベース・エミッタ間電圧）を示す図である。図６は、第２ダイオードＤ２Ａ，Ｄ２Ｂのコレクタ・エミッタ間の電圧と第２ダイオードＤ２Ａ，Ｄ２Ｂを流れる電流ＩＶＦとの関係を示す図である。図６におけるＡＣ信号は、バイアス電圧により変換されたＡＣ信号であり、ＡＣ信号と検知信号電圧ＶＦＤＣとの差がコレクタ・エミッタ間の電圧である。図５に示すように、第２ダイオードＤ２Ａ，Ｄ２Ｂは、閾値電圧である順電圧ＶＦ（＝ＶＦ１＝ＶＦ２Ａ＝ＶＦ２Ｂ）より大きな電圧が印加されると電流が流れる。図６に示すように、第２ダイオードＤ２Ａ，Ｄ２Ｂのコレクタ・エミッタ間の電圧は、最初の段階でＶＦ＋αであるとする。コレクタ・エミッタ間の電圧が順電圧ＶＦより大きいため第２ダイオードＤ２Ａ，Ｄ２Ｂには電流ＩＶＦが流れる。第２ダイオードＤ２Ａ，Ｄ２Ｂには電流ＩＶＦが流れると、コンデンサＣ２に電荷が蓄積される。図６に示すように、コンデンサＣ２に電荷が蓄積されるのに従って、比較器ＣＯＭＰのプラス端子の検知信号電圧ＶＦＤＣが上昇する。検知信号電圧ＶＦＤＣが上昇し、やがて、第２ダイオードＤ２Ａ，Ｄ２Ｂのコレクタ・エミッタ間の電圧が、順電圧ＶＦを下回った時点で、第２ダイオードＤ２Ａ，Ｄ２Ｂに電流が流れなくなる。

一方、第２電源Ｐ２から流れる電流Ｉ３によって、コンデンサＣ３には電荷が蓄積される。コンデンサＣ３に電荷が蓄積されるに従って、比較器ＣＯＭＰのマイナス端子の基準信号電圧ＶＲＥＦが上昇する。

比較器ＣＯＭＰは、検知信号電圧ＶＦＤＣおよび基準信号電圧ＶＲＥＦを比較する。比較器ＣＯＭＰは、検知信号電圧ＶＦＤＣが基準信号電圧ＶＲＥＦより大きくなることを検知したとき、出力ＯＵＴとしてＨＩＧＨ信号を出力する。これにより、信号検知回路ＳＤ１は、後段回路をウェークアップさせるための入力信号を検知したことになる。

ここで、ＡＣ信号ＩＮＰ，ＩＮＮによる信号の影響を排除したときの、検知信号電圧ＶＦＤＣと基準信号電圧ＶＲＥＦとの差信号である入力差電圧ＣｏｍｐＤｉｆｆを考える。ＡＣ信号ＩＮＰ，ＩＮＮによる信号の影響を排除したとき、図２の回路構成により、
ＶＦＤＣ＝ＶＦ１＋（Ｉ１－Ｉ２）×Ｒ１―Ｉ２／２×Ｒ２Ａ―ＶＦ２Ａ
ＶＲＥＦ＝Ｉ３×Ｒ３
であるので、
比較回路ＣＰにおける入力差電圧ＣｏｍｐＤｉｆｆは、以下の式で表される。
ＣｏｍｐＤｉｆｆ
＝ＶＦＤＣ－ＶＲＥＦ
＝ＶＦ１＋（Ｉ１－Ｉ２）×Ｒ１―Ｉ２／２×Ｒ２Ａ―ＶＦ２Ａ－Ｉ３×Ｒ３
・・・（数式１）
数式１において、Ｒ２ＡをＲ３Ａで置き換え、ＶＦ２ＡをＶＦ２Ｂで置き換えてもよい。

ここで、ＶＦ１＝ＶＦ２Ａ＝ＶＦ２Ｂであるので、数式１は次のように書き換えられる。
ＣｏｍｐＤｉｆｆ
＝（Ｉ１－Ｉ２）×Ｒ１―Ｉ２／２×Ｒ２Ａ－Ｉ３×Ｒ３
・・・（数式２）

このように、本実施の形態によれば、第１ダイオードＤ１の順電圧ＶＦ１と第２ダイオードＤ２Ａ，Ｄ２Ｂの順電圧ＶＦ２Ａ，ＶＦ２Ｂが同じであるので、数２式に示すように、入力差電圧ＣｏｍｐＤｉｆｆにおいて、順電圧に関わる項が消去される。つまり、信号入力回路ＳＧに設けられた第２ダイオードＤ２Ａ，Ｄ２Ｂとダイオードマッチングされた第１ダイオードＤ１をバイアス回路ＢＡに設けたので、入力差電圧ＣｏｍｐＤｉｆｆにおいて、順電圧に関わる項が消去される。入力差電圧ＣｏｍｐＤｉｆｆが、ＰＶＴ（Ｐｒｏｃｅｓｓ，Ｖｏｌｔａｇｅ，Ｔｅｍｐｅｒｒａｔｕｒｅ）に依らず、変動が小さくなるので、比較回路ＣＰは、ＡＣ信号ＩＮＰ，ＩＮＮの振幅値の大きさを純粋に比較することが可能である。これにより、製品回路のノイズ耐性が向上するとともに、製品回路の歩留まりが向上する。

また、この実施の形態の信号検知回路ＳＤ１は、ＤＣ変換後の信号を用いて比較回路ＣＰにおいて比較を行うので、低消費電流で動作可能である。つまり、小さな電流で、ＡＣ信号ＩＮＰ，ＩＮＮを検波することが可能である。

また、信号入力回路ＳＧにはＡＣカップリングＣ１Ａ，Ｃ１Ｂが設けられ、ＡＣ信号ＩＮＰ，ＩＮＮのＤＣ成分がカットされる。そして、バイアス回路ＢＡにより供給される電圧により、信号検知回路ＳＤ１の動作電圧が決められるので、ＡＣ信号ＩＮＰ，ＩＮＮのＤＣ成分によって比較回路ＣＰの動作が影響を受けることがない。

（２）第２の実施の形態
次に第２の実施の形態に係る信号検知回路ＳＤ２について図７を参照して説明する。第２の実施の形態の信号検知回路ＳＤ２において、信号検知回路ＳＤ１と同様の構成については説明を省略し、異なる構成のみ説明する。信号検知回路ＳＤ２において、信号入力回路ＳＧおよび比較回路ＣＰの構成は、信号検知回路ＳＤ１におけるそれらと同様である。また、信号検知回路ＳＤ２においては、基準電圧生成回路ＢＬは設けられない。

図７に示すように、バイアス回路ＢＡにおいて、第１抵抗Ｒ１の上流に第１ダイオードＤ１が設けられる。第１ダイオードＤ１の上流の接続ノードＦ２が接続ノードＦ１に接続される。第１抵抗Ｒ１の下流は基準電位に接続される。比較器ＣＯＭＰのマイナス端子は、第１抵抗Ｒ１の上流、かつ、第１ダイオードＤ１の下流でバイアス回路ＢＡに接続される。

ここで、ＡＣ信号ＩＮＰ，ＩＮＮによる信号の影響を排除したときの、検知信号電圧ＶＦＤＣと基準信号電圧ＶＲＥＦとの差信号である入力差電圧ＣｏｍｐＤｉｆｆを考える。ＡＣ信号ＩＮＰ，ＩＮＮによる信号の影響を排除したとき、図７の回路構成により、
ＶＦＤＣ＝（Ｉ１－Ｉ２）×Ｒ１＋ＶＦ１―Ｉ２／２×Ｒ２Ａ―ＶＦ２Ａ
ＶＲＥＦ＝（Ｉ１－Ｉ２）×Ｒ１
であるので、
比較回路ＣＰにおける入力差電圧ＣｏｍｐＤｉｆｆは、以下の式で表される。
ＣｏｍｐＤｉｆｆ＝ＶＦＤＣ－ＶＲＥＦ
＝（Ｉ１－Ｉ２）×Ｒ１＋ＶＦ１―Ｉ２／２×Ｒ２Ａ―ＶＦ２Ａ－（Ｉ１－Ｉ２）×Ｒ１
・・・（数式３）
数式３において、Ｒ２ＡをＲ３Ａで置き換え、ＶＦ２ＡをＶＦ２Ｂで置き換えてもよい。

ここで、ＶＦ１＝ＶＦ２Ａ＝ＶＦ２Ｂであるので、数３式は次のように書き換えられる。
ＣｏｍｐＤｉｆｆ
＝―Ｉ２／２×Ｒ２Ａ
・・・（数式４）

このように、第２の実施の形態においても、信号入力回路ＳＧに設けられた第２ダイオードＤ２Ａ，Ｄ２Ｂとダイオードマッチングされた第１ダイオードＤ１をバイアス回路ＢＡに設けたので、入力差電圧ＣｏｍｐＤｉｆｆにおいて、順電圧に関わる項が消去される。さらに、第１の実施の形態と異なり、検知信号電圧ＶＦＤＣおよび基準信号電圧ＶＲＥＦが同じ第１電源Ｐ１から供給される電力により決まるので、数式３において第１抵抗Ｒ１の電位差についてもキャンセルされる。これにより、入力差電圧ＣｏｍｐＤｉｆｆとして残る項が－Ｉ２／２×Ｒ２Ａだけとなり、入力差電圧ＣｏｍｐＤｉｆｆを、非常に分散の小さい値とすることができる。これにより、入力差電圧ＣｏｍｐＤｉｆｆの変動をさらに効果的に小さくすることができるので、比較回路ＣＰは、ＡＣ信号ＩＮＰ，ＩＮＮの振幅値の大きさを純粋に比較することが可能である。

この実施の形態では、例えば、数μＡ程度の小さな電流で、ＡＣ信号ＩＮＰ，ＩＮＮを検波することが可能である。また、ＤＣ変換した信号により比較器ＣＯＭＰを動作させるので、動作スピードも低速でよく、消費電流の小さい回路設計が可能である。

（３）シミュレーション結果および実施の形態の効果
図８は、第１の実施の形態における信号検知回路ＳＤ１における入力差電圧ＣｏｍｐＤｉｆｆの分散値を示すシミュレーション結果である。このシミュレーション結果から信号検知回路ＳＤ１における入力差電圧ＣｏｍｐＤｉｆｆのばらつきが非常に小さいことが分かる。図９は、第２の実施の形態における信号検知回路ＳＤ２における入力差電圧ＣｏｍｐＤｉｆｆの分散値を示すシミュレーション結果である。このシミュレーション結果から信号検知回路ＳＤ２における入力差電圧ＣｏｍｐＤｉｆｆの分散は、第１の実施の形態のシミュレーション結果と比べて１／５程度に小さくなっており、入力差電圧ＣｏｍｐＤｉｆｆのばらつきがさらに小さいことが分かる。図２で示したように、バイアス回路ＢＡおよび比較回路ＣＰが定電流源を共有することにより、入力差電圧ＣｏｍｐＤｉｆｆを小さくする効果が得られていることが分かる。

第２の実施の形態においては、入力差電圧ＣｏｍｐＤｉｆｆとして、－Ｉ２／２×Ｒ２Ａ（Ｒ２Ｂ）の項が残っている。ここで、検知信号電圧ＶＦＤＣおよび基準信号電圧ＶＲＥＦは、共通のバイアス電圧Ｖ＿ＢＳから生成されている。
ＶＦＤＣ＝Ｖ＿ＢＳ－Ｉ２／２×Ｒ２Ａ－ＶＦ２Ａ
ＶＲＥＦ＝Ｖ＿ＢＳ－ＶＦ１
これにより、第１ダイオードＤ１および第２ダイオードＤ２Ａ，Ｄ２Ｂのミスマッチなどの影響で、Ｉ２がＩ１に対して変動したときでも、入力差電圧ＣｏｍｐＤｉｆｆの変動が大きくならないように補正される。つまり、Ｉ２が増加したときには、Ｉ１－Ｉ２が減少するので、基準信号電圧ＶＲＥＦは下がるが、順電圧ＶＦ２Ａが大きくなるため検知信号電圧ＶＦＤＣも下がる。またＩ２が減少したときには、Ｉ１－Ｉ２が増加するので、基準信号電圧ＶＲＥＦは上がるが、順電圧ＶＦ２Ａが小さくなるため検知信号電圧ＶＦＤＣも上がる。このように、Ｉ２の変動に対しても、入力差電圧ＣｏｍｐＤｉｆｆの分散を小さくすることができる。

また、電流Ｉ２が変動したときのバイポーラトランジスタのベース・エミッタ間電圧（Ｖｂｅ電圧）の変動は、ＣＭＯＳのソースゲート間電圧（Ｖｇｓ電圧）の変動よりも小さいので、さらに、入力差電圧ＣｏｍｐＤｉｆｆの変動を小さくすることができる。図１０は、バイポーラトランジスタのＩｃ－Ｖｂｅ特性（Ｉｃ：コレクタ電流）とＭＯＳトランジスタのＩｄ－Ｖｇｓ特性（Ｉｄ：ドレイン電流）とを比較する図である。図１０に示すように、バイポーラトランジスタは、ＭＯＳトランジスタと比べると、電流の変動に対する電圧の変動が小さい。よって、電流ばらつきによって発生する入力差電圧ＣｏｍｐＤｉｆｆの変動幅はバイポーラの方が有利となる場合がある。

（４）第３の実施の形態
次に第３の実施の形態に係る信号検知回路ＳＤ３について図１１を参照して説明する。第３の実施の形態の信号検知回路ＳＤ３において、信号検知回路ＳＤ２と同様の構成については説明を省略し、異なる構成のみ説明する。信号検知回路ＳＤ３において、信号入力回路ＳＧおよび比較回路ＣＰの構成は、信号検知回路ＳＤ２におけるそれらと同様である。

図１１に示すように、信号検知回路ＳＤ３のバイアス回路ＢＡには、第１抵抗Ｒ１の上流、かつ、第１ダイオードＤ１の下流に、第４抵抗Ｒ４が設けられる。比較器ＣＯＭＰのマイナス端子には、ヒステリシス電圧選択回路ＥＡが設けられる。

信号検知回路ＳＤ３の比較回路ＣＰの出力側の端子はヒステリシス電圧選択回路ＥＡおよびパルス生成回路ＰＧに接続される。比較回路ＣＰの出力端子は、接続ノードＦ３を介してスイッチ回路ＳＷの第１スイッチ素子ＳＷ１に接続される。接続ノードＦ３と第１スイッチ素子ＳＷ１との間には、反転回路ＲＶが設けられる。比較回路ＣＰの出力端子は、接続ノードＦ４を介してスイッチ回路ＳＷの第２スイッチ素子ＳＷ２に接続される。第１スイッチ素子ＳＷ１には、バイアス回路ＢＡによって第１基準レベル電位ＶＲＥＦ＿ＲＥＦが与えられる。第２スイッチ素子ＳＷ２には、バイアス回路ＢＡによって第２基準レベル電位ＶＨＹＳ＿ＲＥＦが与えられる。また、比較器ＣＯＭＰのマイナス端子には、第３スイッチ素子ＳＷ３が接続される。第３スイッチ素子ＳＷ３には、パルス生成回路ＰＧの出力信号が与えられる。

第３の実施の形態に係る信号検知回路ＳＤ３は、上記の構成を備えることにより、比較回路ＣＰにおける判定結果がチャタリングを起こすことを防止する。図１２は、信号検知回路ＳＤ３の動作を示すタイミングチャートである。ＩＮＰ－ＩＮＮは差動信号を示す。図１２において、横軸は時間軸である。まず、時間ｔ１において、信号検知回路ＳＤ３がＡＣ信号ＩＮＰ，ＩＮＮの受信を開始する。ＡＣ信号ＩＮＰ，ＩＮＮを受信した時点から、コンデンサＣ２において電荷の蓄積が始まり、検知信号電圧ＶＦＤＣの上昇が始まる。

ＡＣ信号ＩＮＰ，ＩＮＮの受信を開始する前は、比較回路ＣＰは出力ＯＵＴとしてＬＯＷ信号を出力する。出力されたＬＯＷ信号が反転回路ＲＶによりＨＩＧＨ信号に変換されることにより、第１スイッチ素子ＳＷ１がＯＮとなる。また、出力されたＬＯＷ信号より、第２スイッチ素子ＳＷ２がＯＦＦとなる。これにより、基準信号電圧ＶＲＥＦは、第１基準レベル電位ＶＲＥＦ＿ＲＥＦとなる。つまり、基準信号電圧ＶＲＥＦは、第１抵抗Ｒ１および第４抵抗Ｒ４で決まる第１基準レベル電位ＶＲＥＦ＿ＲＥＦとなる。

図１２で示すように、検知信号電圧ＶＦＤＣが上昇し、時間ｔ２において、検知信号電圧ＶＦＤＣが基準信号電圧ＶＲＥＦ（ＶＲＥＦ＿ＲＥＦ）に到達する。検知信号電圧ＶＦＤＣが基準信号電圧ＶＲＥＦを上回った時点で、比較回路ＣＰは、出力ＯＵＴとしてＨＩＧＨ信号を出力する。これにより、パルス生成回路ＰＧにＨＩＧＨ信号が与えられる。

図１３は、パルス生成回路ＰＧの回路図である。図１４は、パルス生成回路ＰＧの動作を示すタイミングチャートである。パルス生成回路ＰＧは、奇数段の反転回路（インバータ）ＩＶおよびＡＮＤ回路Ａ１を備える。比較回路ＣＰから与えられた信号（ＨＩＧＨ信号またはＬＯＷ信号）は、反転回路ＩＶおよびＡＮＤ回路Ａ１に与えられる。反転回路ＩＶに与えられた信号は、反転回路ＩＶが奇数段で構成されているので、信号が反転する。図１２の時間ｔ２までの期間は、比較回路ＣＰがＬＯＷ信号を出力しているので、ＡＮＤ回路Ａ１には、ＬＯＷ信号およびＨＩＧＨ信号が与えられる。このため、ＡＮＤ回路Ａ１は、ＬＯＷ信号を出力する。時間ｔ２を過ぎると、比較回路ＣＰがＨＩＧＨ信号を出力する。しかし、反転回路ＩＶが複数段の遅延回路として働くので、遅延時間内においては、反転回路ＩＶは時間ｔ２の前と同様ＨＩＧＨ信号を出力する。反転回路ＩＶの出力を図１４のｔｄで示す。したがって、ＡＮＤ回路Ａ１には、遅延時間内においては、２つのＨＩＧＨ信号が与えられる。このため、ＡＮＤ回路Ａ１は、ＨＩＧＨ信号を出力する。図１２において、時間ｔ２～ｔ３の間が遅延時間であり、パルス生成回路ＰＧがパルスを出力している。遅延時間を過ぎると、反転回路ＩＶがＬＯＷ信号を出力するので、ＡＮＤ回路Ａ１には、ＨＩＧＨ信号およびＬＯＷ信号が与えられる。このため、ＡＮＤ回路Ａ１は、ＬＯＷ信号を出力する。

反転回路ＩＶの遅延時間内においてパルスが出力されている間、パルス生成回路ＰＧがＨＩＧＨ信号を出力する。図１１に示すように、パルス生成回路ＰＧから出力される信号は、第３スイッチ素子ＳＷ３に与えられる。第３スイッチ素子ＳＷ３は、パルス生成回路ＰＧからＨＩＧＨ信号が与えられている間、電流を流す。つまり、第３スイッチ素子ＳＷ３は、パルス生成回路ＰＧからパルスが出力されている間、ヒステリシス電圧選択回路ＥＡにおいて電流を流す。これにより、コンデンサＣ３に蓄積された電荷が放出され、図１２に示すように、基準信号電圧ＶＲＥＦが瞬間的に０Ｖに落ちる。

一方、検知信号電圧ＶＦＤＣが基準信号電圧ＶＲＥＦを上回った時点で、比較回路ＣＰは、ＨＩＧＨ信号を出力する。出力されたＨＩＧＨ信号が反転回路ＲＶによりＬＯＷ信号に変換されることにより、第１スイッチ素子ＳＷ１がＯＦＦとなる。また、出力されたＨＩＧＨ信号により第２スイッチ素子ＳＷ２がＯＮとなる。これにより、基準信号電圧ＶＲＥＦは、第２基準レベル電位ＶＨＹＳ＿ＲＥＦとなる。つまり、基準信号電圧ＶＲＥＦは、第１抵抗Ｒ１で決まる第２基準レベル電位ＶＨＹＳ＿ＲＥＦ（ヒステリシス電圧）となる。図１２に示すように、時間ｔ２～ｔ３において０Ｖに低下した基準信号電圧ＶＲＥＦは、ＶＨＹＳ＿ＲＥＦまで上昇する。

このように、検知信号電圧ＶＦＤＣが基準信号電圧ＶＲＥＦを上回った後、基準信号電圧ＶＲＥＦは、ＶＲＥＦ＿ＲＥＦからＶＨＹＳ＿ＲＥＦに低下する。これにより、比較回路ＣＰの判定結果がチャタリングを起こすことを防止できる。また、検知信号電圧ＶＦＤＣが基準信号電圧ＶＲＥＦを上回った瞬間は、基準信号電圧ＶＲＥＦが０Ｖに低下する。これにより、比較回路ＣＰの判定結果がチャタリングを起こすことをさらに効果的に防止できる。なお、上記の例では、パルス生成回路ＰＧは、３段の反転回路ＩＶを備える構成としたが、反転回路ＩＶの段数は、奇数であればよく、パルスの幅に応じて適宜変更可能である。
（５）変形例

次に変形例に係る信号検知回路ＳＤ４について図１５を参照して説明する。変形例に係る信号検知回路ＳＤ４は、第２の実施の形態に係る信号検知回路ＳＤ２に対して、電源側と基準電位側を逆にした構成である。図１５に示すように、信号検知回路ＳＤ４においては、信号検知回路ＳＤ２において基準電位に接続されている端子には全て電源が接続される。つまり、第１抵抗Ｒ１，コンデンサＣ２，Ｃ３には電源Ｐ１Ａ，Ｐ２，Ｐ３が接続され、信号入力回路ＳＧの一端には電源Ｐ４が接続される。また、信号検知回路ＳＤ２において第１電源Ｐ１が接続されている端子は、基準電位に接続される。

また、第２の実施の形態の信号検知回路ＳＤ２では、ダイオードＤ１，Ｄ２Ａ，Ｄ２Ｂとして、ＮＰＮ型トランジスタを用いるが、信号検知回路ＳＤ４では、図に示すように、ダイオードＤ１，Ｄ２Ａ，Ｄ２Ｂとして、ＰＮＰ型トランジスタを用いる。信号検知回路ＳＤ２では、ダイオードＤ２Ａ，Ｄ２Ｂは、ＡＣ信号ＩＮＰ，ＩＮＮのＨＩＧＨ側の信号を検波するが、信号検知回路ＳＤ４では、ＡＣ信号ＩＮＰ，ＩＮＮのＬＯＷ側の信号を検波する。つまり、ＡＣ信号ＩＮＰ，ＩＮＮのＬＯＷ側の信号を検波し、ダイオードＤ２Ａ，Ｄ２Ｂに電流を流すことで、コンデンサＣ２の電荷が放出される。したがって、変形例に係る信号検知回路ＳＤ４においては、ＡＣ信号ＩＮＰ，ＩＮＮのＬＯＷ信号を検波することにより、検知信号電圧ＶＦＤＣが低下する。そして、比較回路ＣＰにおいて検知信号電圧ＶＦＤＣが基準信号電圧ＶＲＥＦより小さくなったことを判定することにより、ウェークアップ信号を検知する。

この変形例では、第２の実施の形態の信号検知回路ＳＤ２の電源側と基準電位側とを逆にする構成としているが、第１および第３の実施の形態の信号検知回路ＳＤ１，ＳＤ３において、電源側と基準電位側とを逆にする構成としてもよい。

（６）他の実施の形態
上記の実施の形態においては、ダイオードＤ１，Ｄ２Ａ，Ｄ２Ｂとして、バイポーラトランジスタを使用している。他の実施の形態として、ダイオードＤ１，Ｄ２Ａ，Ｄ２Ｂとして、ＣＭＯＳダイオードを用いることもできる。

上記実施の形態において、ウェークアップ信号として差動信号を用いている。他の実施の形態として、ウェークアップ信号として、単一のＡＣ信号を用いることもできる。この場合、第２信号入力回路ＳＧＢを省略することができる。

（７）本発明の態様
＜１＞以上説明したように、本発明の一態様に係る信号検知回路は、ＡＣ信号の入力を検知する信号検知回路であって、信号入力回路と、信号入力回路に接続されるバイアス回路と、基準電圧生成回路と、信号入力回路と基準電圧生成回路に接続される比較回路とを備え、バイアス回路は、第１電源に接続される第１定電流源と、第１定電流源と基準電位の間に配置される第１ダイオードとを有し、信号入力回路は、コンデンサおよび第２ダイオードを有し、第１ダイオードは、第２ダイオードとダイオードマッチングされ、基準電圧生成回路は、第２電源に接続される第２定電流源を有し、比較回路は、信号入力回路により生成された信号レベルと基準電圧生成回路により生成された基準レベルの大小から、ＡＣ信号を検知する。

＜２＞本発明の他の態様に係る信号検知回路は、ＡＣ信号の入力を検知する信号検知回路であって、信号入力回路と、信号入力回路に接続されるバイアス回路と、信号入力回路とバイアス回路に接続される比較回路とを備え、バイアス回路は、第１電源に接続される第１定電流源と、第１定電流源と基準電位の間に配置される第１ダイオードとを有し、信号入力回路は、コンデンサおよび第２ダイオードを有し、第１ダイオードは、第２ダイオードとダイオードマッチングされ、比較回路は、信号入力回路により生成された信号レベルとバイアス回路を元に生成された基準レベルの大小から、ＡＣ信号を検知する。

＜３＞
＜２＞に記載の信号検知回路において、比較回路の出力レベルによって基準レベルの電位を切り替える、第１のスイッチ素子と第２のスイッチ素子とを備えてもよい。

＜４＞
＜３＞に記載の信号検知回路において、比較回路の出力からパルス信号を生成するパルス生成回路と、パルス生成回路の出力に基づいてオンオフを切り替える第３のスイッチ素子とを備え、第３のスイッチ素子は、第１のスイッチ素子および第２のスイッチ素子と基準電位との間に配置されてもよい。

＜５＞
＜１＞または＜２＞に記載の信号検知回路において、ＡＣ信号は差動信号であり、信号入力回路は、第１信号入力回路と、第２信号入力回路とを有し、コンデンサは、第１信号入力回路および第２信号入力回路にそれぞれ設けられ、第２ダイオードは、第１信号入力回路および第２信号入力回路にそれぞれ設けられ、第１信号入力回路および第２信号入力回路のそれぞれに設けられた第２ダイオードの下流で第１信号入力回路および第２信号入力回路が合流してもよい。

＜６＞
＜１＞～＜５＞のいずれか一項に記載の信号検知回路において、第１ダイオードおよび第２ダイオードは、ＮＰＮ型トランジスタをダイオード接続することにより構成されてもよい。

＜７＞本発明の他の態様に係る信号検知回路は、ＡＣ信号の入力を検知する信号検知回路であって、信号入力回路と、信号入力回路に接続されるバイアス回路と、信号入力回路と前記バイアス回路に接続される比較回路とを備え、バイアス回路は、第１電源に接続される第１定電流源と、第１電源と前記第１定電流源の間に配置される第１ダイオードと、を有し、信号入力回路は、コンデンサおよび第２ダイオードを有し、第１ダイオードは、第２ダイオードとダイオードマッチングされ、比較回路は、信号入力回路により作成された信号レベルと前記バイアス回路を元に作成された基準レベルの大小から、ＡＣ信号を検知する。

＜８＞
＜７＞に記載の信号検知回路において、第１ダイオードおよび第２ダイオードは、ＰＮＰ型トランジスタをダイオード接続することにより構成されてもよい。

ＳＤ（ＳＤ１～ＳＤ４）…信号検知回路，ＳＧ…信号入力回路，ＢＡ…バイアス回路，ＢＬ…基準電圧生成回路，ＥＡ…ヒステリシス電圧選択回路，Ｄ１…第１ダイオード，Ｄ２Ａ，Ｄ２Ｂ…第２ダイオード，Ｃ１Ａ，Ｃ１Ｂ…ＡＣカップリング（コンデンサ），ＣＰ…比較回路，Ｃ２，Ｃ３…コンデンサ，Ｐ１…第１電源，Ｐ２…第２電源，Ｒ１…第１抵抗，Ｒ２Ａ，Ｒ２Ｂ…第２抵抗，Ｒ３…第３抵抗，Ｒ４…第４抵抗，ＳＷ…スイッチ回路，ＰＧ…パルス生成回路，ＩＮＰ，ＩＮＮ…ＡＣ信号

Claims (8)

1. ＡＣ信号の入力を検知する信号検知回路であって、
   信号入力回路と、
   前記信号入力回路に接続されるバイアス回路と、
   基準電圧生成回路と、
   前記信号入力回路と前記基準電圧生成回路に接続される比較回路と、
   を備え、
   前記バイアス回路は、
   第１電源に接続される第１定電流源と、
   前記第１定電流源と基準電位の間に配置される第１ダイオードと、
   を有し、
   前記信号入力回路は、コンデンサおよび第２ダイオードを有し、
   前記第１ダイオードは、前記第２ダイオードとダイオードマッチングされ、
   前記基準電圧生成回路は、第２電源に接続される第２定電流源を有し、
   前記比較回路は、前記信号入力回路により生成された信号レベルと前記基準電圧生成回路により生成された基準レベルの大小から、ＡＣ信号を検知する、信号検知回路。
2. ＡＣ信号の入力を検知する信号検知回路であって、
   信号入力回路と、
   前記信号入力回路に接続されるバイアス回路と、
   前記信号入力回路と前記バイアス回路に接続される比較回路と、
   を備え、
   前記バイアス回路は、
   第１電源に接続される第１定電流源と、
   第１定電流源と基準電位の間に配置される第１ダイオードと、
   を有し、
   前記信号入力回路は、コンデンサおよび第２ダイオードを有し、
   前記第１ダイオードは、第２ダイオードとダイオードマッチングされ、
   前記比較回路は、信号入力回路により生成された信号レベルと前記バイアス回路を元に生成された基準レベルの大小から、ＡＣ信号を検知する、信号検知回路。
3. 前記比較回路の出力レベルによって前記基準レベルの電位を切り替える、第１のスイッチ素子と第２のスイッチ素子とを備える、請求項２に記載の信号検知回路。
4. 前記比較回路の出力からパルス信号を生成するパルス生成回路と、
   前記パルス生成回路の出力に基づいてオンオフを切り替える第３のスイッチ素子と、
   を備え、
   前記第３のスイッチ素子は、前記第１のスイッチ素子および前記第２のスイッチ素子と基準電位との間に配置される、請求項３に記載の信号検知回路。
5. 前記ＡＣ信号は差動信号であり、
   前記コンデンサは、
   並列接続される第１コンデンサおよび第２コンデンサ、
   を含み、
   前記第２ダイオードは、
   前記第１コンデンサおよび前記第２コンデンサの下流にそれぞれ設けられる２つのダイオード、
   を含み、
   前記信号入力回路は前記２つのコンデンサの下流で前記比較回路に接続される、請求項１または請求項２に記載の信号検知回路。
6. 前記第１ダイオードおよび前記第２ダイオードは、ＮＰＮ型トランジスタをダイオード接続することにより構成される、請求項１～請求項５のいずれか一項に記載の信号検知回路。
7. ＡＣ信号の入力を検知する信号検知回路であって、
   信号入力回路と、
   前記信号入力回路に接続されるバイアス回路と、
   前記信号入力回路と前記バイアス回路に接続される比較回路と、
   を備え、
   前記バイアス回路は、
   第１電源に接続される第１定電流源と、
   前記第１電源と前記第１定電流源の間に配置される第１ダイオードと、
   を有し、
   前記信号入力回路は、コンデンサおよび第２ダイオードを有し、
   前記第１ダイオードは、第２ダイオードとダイオードマッチングされ、
   前記比較回路は、信号入力回路により生成された信号レベルと前記バイアス回路を元に生成された基準レベルの大小から、ＡＣ信号を検知する、信号検知回路。
8. 前記第１ダイオードおよび前記第２ダイオードは、ＰＮＰ型トランジスタをダイオード接続することにより構成される、請求項７に記載の信号検知回路。

Images