JP2004318604A - バンドギャップ型基準電圧回路のスタートアップ回路 - Google Patents
バンドギャップ型基準電圧回路のスタートアップ回路 Download PDFInfo
- Publication number
- JP2004318604A JP2004318604A JP2003113090A JP2003113090A JP2004318604A JP 2004318604 A JP2004318604 A JP 2004318604A JP 2003113090 A JP2003113090 A JP 2003113090A JP 2003113090 A JP2003113090 A JP 2003113090A JP 2004318604 A JP2004318604 A JP 2004318604A
- Authority
- JP
- Japan
- Prior art keywords
- reference voltage
- circuit
- voltage circuit
- band gap
- bandgap
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
【解決手段】バンドギャップ型基準電圧回路1の出力に波形整形用インバータ12a、12bとコンデンサ12cを直列に接続し、波形整形用インバータ12aの入力端子に、スタートパルスである入力信号STBYを印加する。これにより、バンドギャップ型基準電圧回路1を確実に起動し、安定な基準電圧Vrefを得ることができると共に、スタートアップ回路12は、その構成素子数が少なくなりパターン面積も小さくできる。
【選択図】 図1
Description
【発明の属する技術分野】
本発明は、バンドギャップ型基準電圧回路のスタートアップ回路に関するものである。
【0002】
【従来の技術】
バンドギャップ型基準電圧回路は、半導体のバンドギャップを利用して温度補償された基準電圧Vrefを得る回路である。このバンドギャップ型基準電圧回路1は、例えば図3に示すように、電源電位Vddに直列に接続されたMOSトランジスタ1a、1bと、接地電位GNDに並列に接続されたバイポーラトランジスタ1c、1dと、バイポーラトランジスタ1cのコレクタに直列接続された抵抗1g及び抵抗1hと、バイポーラトランジスタ1dのコレクタに接続された抵抗1iと、2つのオペアンプ1e、1fとで構成される。そして、MOSトランジスタ1bと抵抗1g,1hとの接続点Aから、このバンドギャップ型基準電圧回路1の出力である基準電圧Vrefが出力される。
【0003】
ここで、オペアンプ1fは、抵抗1gと抵抗1hとの接続点Bの電圧と、抵抗1iとバイポーラトランジスタ1dとの接続点Cの電圧とが等しくなるようにMOSトランジスタ1bのゲートを制御している。また、オペアンプ1eは、バンドギャップ型基準電圧回路1の出力が入力され、ボルテージフォロアを構成し、その出力Voutは基準電圧Vrefに等しい。
【0004】
しかしこの回路だけでは、バイポーラトランジスタ1c、1dのコレクタ出力がフローティングとなり回路が起動しない。そして、この回路は2つの安定点(Vref≒0V、Vref≒1.2V)を有するため回路の出力である基準電圧Vrefは、不安定となってしまう。
【0005】
そこで、図3に示すように、電源電圧Vddと接地電位GNDの間に、MOSトランジスタ2a、抵抗2e、ダイオード2b,2cを直列に接続し、かつ抵抗2eとダイオード2bの接続点2Aにダイオード2dを接続して構成されるスタートアップ回路10を設けていた。このスタートアップ回路10において、MOSトランジスタ2aのゲートにLOWレベルの信号が入力されるとトランジスタ2aがONし抵抗2e、ダイオード2b、2cに電流が流れ、抵抗2eとダイオード2bの接続点2Aにはダイオード2個分の2VFが発生する。ここでVFはダイオードの順方向オン電圧であり0.6V程度である。
【0006】
そして、この接続点2Aからダイオード2dを通してバンドギャップ型基準電圧回路1に電流が流れ、バンドギャップ型基準電圧回路1が起動し所定の基準電圧Vref(約1.2V)を発生させていた。バンドギャップ型基準電圧回路1が起動した後、トランジスタ2aのゲートがLOWからHIGHになるとトランジスタ2aがオフし、スタートアップ回路10には電流が流れなくなる。
【0007】
従って、スタートアップ回路10の接続点2Aは、GND電位(0V)となり接続点2Aからバンドギャップ型基準電圧回路1に電流は流れなくなる。一度バンドギャップ型基準電圧回路1が起動してしまえばスタートアップ回路10が動作しなくてもバンドギャップ型基準電圧回路1から基準電圧Vrefが安定して出力される。
【0008】
【特許文献1】
特開平08−006656号公報
【0009】
【発明が解決しようとする課題】
上記スタートアップ回路1は、トランジスタ2aのゲート入力がLOWの時にのみ動作するが、消費電流を少なくするために抵抗2eを高抵抗素子で作らなくてはならない。そのためパターン面積が大きくなるという欠点がある。
【0010】
そこで本発明は、素子数を少なくするとともにパターン面積を小さくしたバンドギャップ型基準電圧回路のスタートアップ回路を提供するものである。
【0011】
【課題を解決するための手段】
本発明は上記課題に鑑みてなされたものであり、バンドギャップ型基準電圧回路の出力に波形整形用インバータとコンデンサとを直列に接続し、前記バンドギャップ型基準電圧回路の起動時に前記波形整形用インバータの入力端子にスタートパルスを印加するというものである。
【0012】
【発明の実施の形態】
以下、本発明の一実施形態について図面に基づいて説明する。
図1に、バンドギャップ型基準電圧回路1と、このバンドギャップ型基準電圧回路1に接続した本実施形態によるスタートアップ回路12を示す。
図1において、バンドギャップ型の基準電圧回路1は従来例の回路と全く同じであり、1a、1bはPチャネル型MOSトランジスタ、1c、1dはnpn型バイポーラトランジスタ(1cはX個のnpnトランジスタで構成される)、1g、1hおよび1iは抵抗、1e、1fはオペアンプであり、これらの素子から構成される。
【0013】
またスタートアップ回路12は直列に接続された波形整形用インバータ12a、12b、及び波形整形用のインバータ12bの出力に一方の端子が接続されたコンデンサ12cで構成され、コンデンサ12cの他方の端子はバンドギャップ型基準電圧回路1の出力である接続点Aに接続される。コンデンサ12cは、バンドギャップ型基準電圧回路1と共にLSI、例えばマイクロコンピュータに内蔵されていても良いし、バンドギャップ型基準電圧回路1が内蔵されたLSI、例えばマイクロコンピュータに外付けされていても良い。またインバータ12aには、スタートパルスである入力信号STBYが入力される。入力信号STBYは、例えばマイクロコンピュータのスタンバイ信号を用いることができる。そしてPチャネル型MOSトランジスタ1aのゲートには入力信号の反転信号である*STBYが印加される。
【0014】
次にバンドギャップ型基準電圧回路1およびスタートアップ回路12の動作について説明する。図2に示すように、インバータ12aの入力信号STBYがLOWレベルからHighレベルに変化すると、インバータ12a、12b及びコンデンサ12cを通して、入力信号STBYが伝達され、コンデンサ12cのコンデンサカップリング効果により、基準電圧Vrefは不定状態から瞬間的に電源電位Vdd近くまで立ち上がる。するとバンドギャップ型基準電圧回路1の抵抗1g、1h,1iおよびバイポーラトランジスタ1c、1dに瞬間的に電流が流れバンドギャップ型基準電圧回路1が起動する。バンドギャップ型基準電圧回路1が起動すると、バンドギャップ型基準電圧回路1から出力される基準電圧Vrefはバンドギャップ電圧1.2Vに落ち着く。
【0015】
以下、バンドギャップ型基準電圧回路の動作を詳しく説明する。MOSトランジスタ1aのゲートには入力信号STBYの反転信号である*STBYが入力されるので、入力信号STBYがLOWレベルからHighレベルに変化すると、*STBYはHighレベルからLowレベルに変化し、MOSトランジスタ1aはONとなり、バンドギャップ型基準電圧回路は動作状態に入る。オペアンプ1fの出力がトランジスタ1bのゲートに入力され、接続点Bの電圧V3と接続点Cの電圧V1が、イマジナリショートにより等しくなるように負帰還がかかる。接続点Dの電圧をV2とすると、V1、V2はそれぞれ次式で表される。
【0016】
V1=(kT/q)×ln(IE1/Is) …… (1)
V2=(KT/q)×ln[IE2/(X×Is)] …… (2)
ここで、kはボルツマン定数、Tは絶対温度、qは電子の電荷、Isは逆方向飽和電流である。また、IE1はトランジスタ1dに流れる電流、IE2はトランジスタ1cに流れる電流、Xはトランジスタ1cの個数である。
【0017】
V3=V2+(R1×IE2) …… (3)
が成り立つ。
イマジナリショートより、
V1=V3 …… (4)
従って、次式が成り立つ。
【0018】
(kT/q)×ln(IE1/Is)=(kT/q)×ln[IE2/(X×Is)]+(R1×IE2) …… (5)
ここで、R1は抵抗1hの抵抗値、R2は抵抗1gの抵抗値、R3は抵抗1iの抵抗値である。
IE1=IE2となるようにR2=R3と設定すると、次式が成り立つ。
【0019】
IE1=(Kt/q)/R1×lnX …… (6)
従って接続点Aの電圧をVrefとすると、次式が導かれる。
【0020】
(8)式において、V1は−2mV1/℃の温度依存性を持つが、R1,R3,Xの値を選んで上式の右辺第2項の温度依存性を変えることができるので、基準電圧Vrefの温度依存性を任意に設定することができる。この基準電圧Vrefはボルテージフォロワを構成するオペアンプ1eの入力端子に入力され、オペアンプ1eの出力電圧Voutは、
Vout=Vref
となる。出力電圧Voutは、オペアンプ1eによって低インピーダンスに変換され、LSI、例えばマイクロコンピュータの各種回路の基準電圧Vrefとして使われる。
【0021】
なお、上記実施形態によれば、2段の波形整形用インバータ12a,12bを用いているが、その段数は適宜変更することができる。また、入力信号STBYの波形が良好である場合には、図1の波形整形用インバータ12a,12bを削除し、コンデンサ12cの端子に直接、入力信号STBYを印加しても良い。
【0022】
【発明の効果】
本発明によれば、バンドギャップ型基準電圧回路を起動するスタートアップ回路をコンデンサを用いて構成することにより、素子数を少なくするとともにパターン面積を小さくできる。
【図面の簡単な説明】
【図1】本発明の実施形態に係わるバンドギャップ型基準電圧回路のスタートアップ回路を示す回路図である。
【図2】本発明の実施形態に係わるバンドギャップ型基準電圧回路のスタートアップ回路の動作波形図である。
【図3】従来例に係わるバンドギャップ型基準電圧回路のスタートアップ回路を示す回路図である。
【符号の説明】
1 バンドギャップ型基準電圧回路 1a,1b Pチャネル型MOSトランジスタ
1c,1d npn型バイポーラトランジスタ 1g,1h,1i 抵抗
1e,1f オペアンプ 12 スタートアップ回路
12a,12b 波形整形用インバータ 12cコンデンサ
Claims (4)
- バンドギャップ型基準電圧回路の出力にコンデンサの一方の端子を接続し、前記バンドギャップ型基準電圧回路の起動時に前記コンデンサの他方の端子にスタートパルスを印加するようにしたことを特徴とするバンドギャップ型基準電圧回路のスタートアップ回路。
- 前記スタートパルスを、波形整形用インバータを通して前記コンデンサの他方の端子に印加するようにしたことを特徴とする請求項1記載のバンドギャップ型基準電圧回路のスタートアップ回路。
- 前記コンデンサが、前記バンドギャップ型基準電圧回路と共にLSIに内蔵されていることを特徴とする請求項1又は請求項2記載のバンドギャップ型基準電圧回路のスタートアップ回路。
- 前記コンデンサが、前記バンドギャップ型基準電圧回路が内蔵されたLSIに外付けされていることを特徴とする請求項1又は請求項2記載のバンドギャップ型基準電圧回路のスタートアップ回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003113090A JP4315724B2 (ja) | 2003-04-17 | 2003-04-17 | バンドギャップ型基準電圧回路のスタートアップ回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003113090A JP4315724B2 (ja) | 2003-04-17 | 2003-04-17 | バンドギャップ型基準電圧回路のスタートアップ回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004318604A true JP2004318604A (ja) | 2004-11-11 |
JP4315724B2 JP4315724B2 (ja) | 2009-08-19 |
Family
ID=33473129
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003113090A Expired - Fee Related JP4315724B2 (ja) | 2003-04-17 | 2003-04-17 | バンドギャップ型基準電圧回路のスタートアップ回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4315724B2 (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007249948A (ja) * | 2006-02-18 | 2007-09-27 | Seiko Instruments Inc | バンドギャップ定電圧回路 |
JP2008243082A (ja) * | 2007-03-28 | 2008-10-09 | Fuji Electric Device Technology Co Ltd | 基準電圧回路 |
US7514988B2 (en) | 2006-02-18 | 2009-04-07 | Seiko Instruments Inc. | Band gap constant-voltage circuit |
JP2014106967A (ja) * | 2012-11-27 | 2014-06-09 | Freescale Semiconductor Inc | ランプアップ電圧からの保護 |
JP2015062316A (ja) * | 2010-08-26 | 2015-04-02 | 株式会社半導体エネルギー研究所 | 半導体装置 |
JP2020166648A (ja) * | 2019-03-29 | 2020-10-08 | ラピスセミコンダクタ株式会社 | 基準電圧発生回路、および半導体装置 |
US10909299B1 (en) * | 2020-04-27 | 2021-02-02 | United Microelectronics Corp. | Method for stabilizing bandgap voltage |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104132702B (zh) * | 2014-08-11 | 2017-10-13 | 东南大学 | 一种带隙基准电压源的启动加速电路 |
-
2003
- 2003-04-17 JP JP2003113090A patent/JP4315724B2/ja not_active Expired - Fee Related
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007249948A (ja) * | 2006-02-18 | 2007-09-27 | Seiko Instruments Inc | バンドギャップ定電圧回路 |
US7514988B2 (en) | 2006-02-18 | 2009-04-07 | Seiko Instruments Inc. | Band gap constant-voltage circuit |
JP2008243082A (ja) * | 2007-03-28 | 2008-10-09 | Fuji Electric Device Technology Co Ltd | 基準電圧回路 |
JP2015062316A (ja) * | 2010-08-26 | 2015-04-02 | 株式会社半導体エネルギー研究所 | 半導体装置 |
JP2014106967A (ja) * | 2012-11-27 | 2014-06-09 | Freescale Semiconductor Inc | ランプアップ電圧からの保護 |
JP2020166648A (ja) * | 2019-03-29 | 2020-10-08 | ラピスセミコンダクタ株式会社 | 基準電圧発生回路、および半導体装置 |
US10845838B2 (en) | 2019-03-29 | 2020-11-24 | Lapis Semiconductor Co., Ltd. | Reference voltage generation circuit and semiconductor device |
JP7239250B2 (ja) | 2019-03-29 | 2023-03-14 | ラピスセミコンダクタ株式会社 | 基準電圧発生回路、および半導体装置 |
US10909299B1 (en) * | 2020-04-27 | 2021-02-02 | United Microelectronics Corp. | Method for stabilizing bandgap voltage |
Also Published As
Publication number | Publication date |
---|---|
JP4315724B2 (ja) | 2009-08-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7259543B2 (en) | Sub-1V bandgap reference circuit | |
US9287823B1 (en) | Method and apparatus of a self-biased RC oscillator and ramp generator | |
KR101585958B1 (ko) | 기준전압 발생회로 | |
US8203392B2 (en) | Oscillator stabilized for temperature and power supply variations | |
CN111610812B (zh) | 一种带隙基准电源产生电路及集成电路 | |
TWI417698B (zh) | 電壓參考電路及其方法 | |
KR20100077271A (ko) | 기준전압 발생회로 | |
JP2005011067A (ja) | 定電圧発生器 | |
JP2011048601A (ja) | 基準電流電圧発生回路 | |
JP4315724B2 (ja) | バンドギャップ型基準電圧回路のスタートアップ回路 | |
JP2965141B2 (ja) | 始動回路を有するバンドギャップリファレンス回路 | |
JPH09179646A (ja) | 半導体装置の定電圧発生回路 | |
JP3802409B2 (ja) | バイアス回路及び電源装置 | |
KR100434432B1 (ko) | Pvt 변화에 둔감한 저전압 고속용 셀프-오실레이터 | |
JP3183187B2 (ja) | ヒステリシスコンパレータ | |
JP2002323928A (ja) | 基準電圧発生回路 | |
US11762410B2 (en) | Voltage reference with temperature-selective second-order temperature compensation | |
JP2900521B2 (ja) | 基準電圧発生回路 | |
US6515537B2 (en) | Integrated circuit current source with switched capacitor feedback | |
JP2005322152A (ja) | 基準電圧回路 | |
US10644699B2 (en) | Lower voltage switching of current mode logic circuits | |
JP3313475B2 (ja) | 基準電圧発生回路 | |
JPH0413692Y2 (ja) | ||
EP3327538B1 (en) | Voltage reference circuit | |
JP2004304515A (ja) | ヒステリシス付コンパレータ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20051226 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060406 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090421 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090519 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4315724 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120529 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120529 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130529 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130529 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |