JP2007249948A - バンドギャップ定電圧回路 - Google Patents
バンドギャップ定電圧回路 Download PDFInfo
- Publication number
- JP2007249948A JP2007249948A JP2007016107A JP2007016107A JP2007249948A JP 2007249948 A JP2007249948 A JP 2007249948A JP 2007016107 A JP2007016107 A JP 2007016107A JP 2007016107 A JP2007016107 A JP 2007016107A JP 2007249948 A JP2007249948 A JP 2007249948A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- type transistor
- circuit
- transistor
- output terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Control Of Electrical Variables (AREA)
Abstract
【解決手段】 出力端子の電圧をモニタする出力電圧検出回路と、出力電圧検出回路の出力によって電流値を制御される電流源を設け、出力端子の電圧が所定の電圧より低いときに、電流源によってレベルシフト回路を構成するバイポーラトランジスタに電流を供給するように構成した。
【選択図】 図1
Description
ここでVBEはバイポーラトランジスタのベースエミッタ間電圧、Vtはkをボルツマン定数、Tを絶対温度、qを電子電荷としてVt=kT/qで与えられる。この出力電圧VREFが出力されている状態を通常状態と呼ぶ。
n型トランジスタNL11のソースは基準電位となるグランドに接地され、ドレインはp型トランジスタP112のドレインに接続され、ゲートはn型トランジスタNL12のゲートに接続されている。さらにn型トランジスタN11のドレインとゲートが接続(ダイオード接続)されている。n型トランジスタNL12は、ソースがグランドに接続され、ドレインはp型トランジスタP113のドレインに接続され、ゲートはn型トランジスタNL11のゲートに接続されている。p型トランジスタP112およびp型トランジスタP113のソースおよびバックゲートはnode11で共通に接続され、p型トランジスタP108およびP104を介して電源電圧VCCに接続される。p型トランジスタP112のゲートはp型トランジスタP114のソースに接続され、p型トランジスタP113のゲートはp型トランジスタP115のソースに接続されている。
スタートアップ回路1は、出力端子VREF11の電圧を検出する出力電圧検出回路であるn型トランジスタNM11と、出力電圧検出回路の出力によって制御される電流源であるp型トランジスタP119とから構成される。
n型トランジスタNM11は、ゲートに出力端子VREF11を接続され、ソースにp型トランジスタP117のドレインを接続されている。p型トランジスタP117は、p型トランジスタP116とカレントミラー回路を構成して、n型デプレッショントランジスタND14が発生する定電流をn型トランジスタNM11に流す。直流電源として用いられるn型デプレッショントランジスタND14はソース及びゲートをグラウンドに接続している。
電源投入時、出力端子VREF11の電圧はn型トランジスタNM11の閾値より低い電圧であるためn型トランジスタNM11はオフしている。このため、n型トランジスタNM12がオンし、p型トランジスタP119がオンする。p型トランジスタP119がオンすると、バイポーラトランジスタB11に電流が流れるので、バイポーラトランジスタB11のエミッタ電圧が上がり、出力端子VREF11の電圧が上昇する。出力端子VREF11の電圧が上昇し、n型トランジスタNM11の閾値以上になったとき、n型トランジスタNM11がオンする。このため、p型トランジスタP118がオンし、p型トランジスタP119がオフするので、バイポーラトランジスタB11への電流の供給が停止する。
また、電源投入時以外においても、n型トランジスタNM11が出力端子VREF11の電圧をモニタして、出力端子VREF11の電圧を一定になるように動作するため、ノイズなどの影響で出力端子VREFF11の電圧が0Vで安定することを防ぐことも可能となる。
Claims (3)
- 出力端子に定電圧を出力する定電圧源と、
前記出力端子の電圧をレベル変換する第一及び第二のレベルシフト回路と、
前記第一及び第二のレベルシフト回路の出力を入力して前記出力端子の電圧を制御する差動増幅回路と、
前記出力端子の電圧をモニタする出力電圧検出回路と、
前記出力電圧検出回路の出力によって電流値を制御される電流源を備え、
前記出力端子の電圧が所定の電圧より低いときに、前記電流源によって前記レベルシフト回路を構成するトランジスタに電流を供給するバンドギャップ定電圧回路。 - 前記出力電圧検出回路は、
前記出力端子をゲートに接続し、ソースを接地した検出トランジスタであるn型トランジスタと、
ソースとゲートを共通に接地した定電流源であるn型デプレッショントランジスタと、
前記n型デプレッショントランジスタが流す定電流を、前記n型トランジスタに流すカレントミラー回路と、
前記n型トランジスタのドレインと入力を接続したインバータ回路とで構成し、
前記電流源は、
前記インバータ回路の出力にゲートを接続し、ソースを電源電圧に接続し、ドレインを前記レベルシフト回路を構成するバイポーラトランジスタのエミッタに接続したp型トランジスタで構成し、
電源投入時の前記出力端子の電圧が所定の電圧より低いときに、前記p型トランジスタが前記バイポーラトランジスタに電流を供給するように構成された請求項1記載のバンドギャップ定電圧回路。 - 前記p型トランジスタのサイズによって、電源投入時の立ち上がり時間を調節することを特徴とする請求項2記載のバンドギャップ定電圧回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007016107A JP4931619B2 (ja) | 2006-02-18 | 2007-01-26 | バンドギャップ定電圧回路 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006041690 | 2006-02-18 | ||
JP2006041690 | 2006-02-18 | ||
JP2007016107A JP4931619B2 (ja) | 2006-02-18 | 2007-01-26 | バンドギャップ定電圧回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007249948A true JP2007249948A (ja) | 2007-09-27 |
JP4931619B2 JP4931619B2 (ja) | 2012-05-16 |
Family
ID=38594105
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007016107A Expired - Fee Related JP4931619B2 (ja) | 2006-02-18 | 2007-01-26 | バンドギャップ定電圧回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4931619B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009176237A (ja) * | 2008-01-28 | 2009-08-06 | Nec Electronics Corp | 基準電圧生成回路及びその起動制御方法 |
JP2009176111A (ja) * | 2008-01-25 | 2009-08-06 | Elpida Memory Inc | バンドギャップ基準電源回路 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10143265A (ja) * | 1996-11-14 | 1998-05-29 | Nec Corp | 始動回路を有するバンドギャップリファレンス回路 |
JPH10232724A (ja) * | 1997-02-20 | 1998-09-02 | Nec Corp | 基準電圧発生回路 |
JPH11194844A (ja) * | 1998-01-05 | 1999-07-21 | Seiko Instruments Inc | 自己補正型定電流回路 |
JP2000112548A (ja) * | 1998-10-07 | 2000-04-21 | Ricoh Co Ltd | 基準電圧発生回路 |
JP2001141761A (ja) * | 1999-11-10 | 2001-05-25 | Mitsumi Electric Co Ltd | 電圧検出回路 |
US6677808B1 (en) * | 2002-08-16 | 2004-01-13 | National Semiconductor Corporation | CMOS adjustable bandgap reference with low power and low voltage performance |
JP2004318604A (ja) * | 2003-04-17 | 2004-11-11 | Sanyo Electric Co Ltd | バンドギャップ型基準電圧回路のスタートアップ回路 |
-
2007
- 2007-01-26 JP JP2007016107A patent/JP4931619B2/ja not_active Expired - Fee Related
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10143265A (ja) * | 1996-11-14 | 1998-05-29 | Nec Corp | 始動回路を有するバンドギャップリファレンス回路 |
JPH10232724A (ja) * | 1997-02-20 | 1998-09-02 | Nec Corp | 基準電圧発生回路 |
JPH11194844A (ja) * | 1998-01-05 | 1999-07-21 | Seiko Instruments Inc | 自己補正型定電流回路 |
JP2000112548A (ja) * | 1998-10-07 | 2000-04-21 | Ricoh Co Ltd | 基準電圧発生回路 |
JP2001141761A (ja) * | 1999-11-10 | 2001-05-25 | Mitsumi Electric Co Ltd | 電圧検出回路 |
US6677808B1 (en) * | 2002-08-16 | 2004-01-13 | National Semiconductor Corporation | CMOS adjustable bandgap reference with low power and low voltage performance |
JP2004318604A (ja) * | 2003-04-17 | 2004-11-11 | Sanyo Electric Co Ltd | バンドギャップ型基準電圧回路のスタートアップ回路 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009176111A (ja) * | 2008-01-25 | 2009-08-06 | Elpida Memory Inc | バンドギャップ基準電源回路 |
US8138743B2 (en) | 2008-01-25 | 2012-03-20 | Elpida Memory, Inc. | Band-gap reference voltage source circuit with switchable bias voltage |
JP2009176237A (ja) * | 2008-01-28 | 2009-08-06 | Nec Electronics Corp | 基準電圧生成回路及びその起動制御方法 |
Also Published As
Publication number | Publication date |
---|---|
JP4931619B2 (ja) | 2012-05-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3678692B2 (ja) | バンドギャップ基準電圧回路 | |
TWI394367B (zh) | 帶隙定電壓電路 | |
CN108536207B (zh) | 电流产生电路和包括其的带隙基准电路及半导体器件 | |
US7248079B2 (en) | Differential buffer circuit with reduced output common mode variation | |
US8093881B2 (en) | Reference voltage generation circuit with start-up circuit | |
US7375504B2 (en) | Reference current generator | |
KR20100077271A (ko) | 기준전압 발생회로 | |
KR19980071516A (ko) | 기준전압 발생회로 | |
JP2007305010A (ja) | 基準電圧生成回路 | |
US6897714B2 (en) | Reference voltage generating circuit | |
US20070007934A1 (en) | MOSFET triggered current boosting technique for power devices | |
JP2004328640A (ja) | バイアス電流生成回路、レーザダイオード駆動回路及び光通信用送信器 | |
JP2005250664A (ja) | 電圧レギュレータ | |
US11662761B2 (en) | Reference voltage circuit | |
TWI390383B (zh) | 能帶隙電路 | |
US7026860B1 (en) | Compensated self-biasing current generator | |
JP4931619B2 (ja) | バンドギャップ定電圧回路 | |
US6963191B1 (en) | Self-starting reference circuit | |
KR20090014559A (ko) | 비교기를 이용한 밴드갭 기준회로 | |
US11070181B2 (en) | Push-pull output driver and operational amplifier using same | |
JP2010165071A (ja) | 定電圧電源 | |
KR100671210B1 (ko) | 와이드 스윙을 갖는 캐스코드 전류미러형 스타트-업 회로 | |
JP4445916B2 (ja) | バンドギャップ回路 | |
JP4018561B2 (ja) | 起動回路 | |
JP2004280136A (ja) | 過電流制御回路を有する電源回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091014 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20091105 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20091113 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111117 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111129 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120116 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120207 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120214 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4931619 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150224 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |