JP2004266809A - 演算増幅回路、過熱検出回路および比較回路 - Google Patents

Abstract

【課題】 トランジスタのペア性が悪くても、入力信号の電圧が同相入力電圧範囲外となった場合の出力の論理レベルを所望のレベルに固定できるようにする。
【解決手段】 電流を供給するコレクタ（１）〜（３）を有し、コレクタ（２）から供給される電流Ｉ２が流れないと、コレクタ（１）から供給される電流Ｉ３が増加し、コレクタ（３）から供給される電流Ｉ１は変化しないように構成されたマルチコレクタトランジスタ１０１を設けた構成となっている。入力信号の電圧が同相入力電圧範囲外となってトンジスタ１１１〜１１４がオフすると、電流Ｉ２が流れなくなるため、電流Ｉ３が増加する。このことにより、トランジスタ２１９がオン、トランジスタ２２０がオン、トランジスタ２２１がオフ、トランジスタ２２２がオンして、出力がローレベルに固定される。
【選択図】 図１

Description

本発明は、演算増幅回路、過熱検出回路および比較回路に関する。

従来の演算増幅回路の構成を図８に示す。図に示すように、演算増幅回路は、反転入力端子ＩＮ−および非反転入力端子ＩＮ＋に入力される各入力信号の電位差に応じた信号を出力する差動増幅回路１０と、差動増幅回路１０の出力に応じた信号を出力端子ＯＵＴから出力する出力回路２０により構成されている。

差動増幅回路１０は、ＰＮＰ型バイポーラトランジスタ１１１〜１１６、１２１、１０２、１２２およびＮＰＮ型バイポーラトランジスタ１１７、１１８から構成されている。なお、トランジスタ１２１、１０２は２つのコレクタを有するマルチコレクタの構成となっている。また、トランジスタ１２１、１０２、１２２の各ベースには、図示しない外部回路からのコモンベース信号が入力され、このコモンベース信号の電圧に応じて各コレクタから定電流が出力されるように構成されている。

トランジスタ１１３、１１４の各ベースは、非反転入力端子ＩＮ＋、反転入力端子ＩＮ−にそれぞれ接続されている。

トランジスタ１１７、１１８は互いのベースが接続され、カレントミラー回路として構成されている。トランジスタ１１７のコレクタは、トランジスタ１１１のコレクタに接続されるとともに、トランジスタ１１５のベースに接続され、トランジスタ１１８のコレクタは、トランジスタ１１２のコレクタに接続されるとともに、トランジスタ１１６のベースに接続されている。そして、トランジスタ１１８には、トランジスタ１１７に流れる電流と等しい電流が流れるように構成されている。

出力回路２０は、ＰＮＰ型バイポーラトランジスタ２０３、２０４、２２２およびＮＰＮ型バイポーラ２１９、２２０、２２１により構成されている。

トランジスタ２０３、２０４の各ベースは、差動増幅回路１０のトランジスタ１２１、１２２、１０２のベースと共通に接続されている。また、トランジスタ２１９のベースは、トランジスタ１２１のコレクタとトランジスタ１１６のエミッタの接続点に接続され、トランジスタ２１９のコレクタはトランジスタ２０３のコレクタに接続されている。また、トランジスタ２１９のエミッタは抵抗２３０を介して接地され、エミッタフォロア回路が構成されている。また、トランジスタ２２０はエミッタが接地され、エミッタ接地回路が構成されている。トランジスタ２２１のコレクタは電源の正極側に接続され、トランジスタ２２１のエミッタは出力端子ＯＵＴに接続されている。また、トランジスタ２２２のエミッタは出力端子ＯＵＴに接続され、トランジスタ２２２のコレクタは電源の負極側に接続されている。

上記した構成においてその作動を説明する。反転入力端子ＩＮ−に入力される入力信号の電圧が、非反転入力端子ＩＮ＋に入力される入力信号の電圧よりも高くなった場合には、トランジスタ１１４に流れる電流が、トランジスタ１１３に流れる電流よりも大きくなるため、トランジスタ１１２のベース電流はトランジスタ１１１のベース電流よりも大きくなり、トランジスタ１２２から供給される電流Ｉ２は、トランジスタ１１１よりもトランジスタ１１２に多く流れる。しかし、トランジスタ１１７、１１８にはそれぞれ等しい電流が流れるため、トランジスタ１１５のベース電流は増加し、トランジスタ１１６のベース電流は減少する。

このため、トランジスタ１１６に流れる電流Ｉ３’は減少し、トランジスタ２１９のベース電流は増加する。そして、トランジスタ２２０のベース電流は増加し、トランジスタ２２１、２２２の各ベースの電圧は低下する。そして、トランジスタ２２１はオフ、トランジスタ２２２はオンとなって、出力端ＯＵＴの論理レベルはローレベルとなる。

また、反転入力端子ＩＮ−に入力される入力信号の電圧が、非反転入力端子ＩＮ＋に入力される入力信号の電圧よりも低くなった場合には、トランジスタ１１３に流れる電流が、トランジスタ１１４に流れる電流よりも大きくなるため、トランジスタ１１１のベース電流はトランジスタ１１２のベース電流よりも大きくなり、トランジスタ１２２から供給される電流Ｉ２は、トランジスタ１１２よりもトランジスタ１１１に多く流れる。しかし、トランジスタ１１７、１１８にはそれぞれ等しい電流が流れるため、トランジスタ１１６のベース電流は増加し、トランジスタ１１５のベース電流は減少する。

このため、トランジスタ１１６に流れる電流Ｉ３’は増加し、トランジスタ２１９のベース電流は減少する。そして、トランジスタ２２０のベース電流は減少し、トランジスタ２２１、２２２の各ベースの電圧は上昇する。そして、トランジスタ２２１はオン、トランジスタ２２２はオフとなって、出力端ＯＵＴの論理レベルはハイレベルとなる。

差動増幅回路では、同相入力において、差動増幅可能な入力電圧範囲を同相入力電圧範囲という。図８に示す回路において、電源電圧をＶＣＣ、トランジスタ１２２のエミッタ−コレクタ間電圧をＶｓａｔ、トランジスタ１１１〜１１４の各エミッタ−ベース間順方向電圧をＶｆ（いわゆるエミッタ−ベース間電圧）とすると、同相入力電圧範囲の上限は、ＶＣＣ−２Ｖｆ−Ｖｓａｔで表される。

図８に示す演算増幅回路では、反転入力端子ＩＮ−、非反転入力端子ＩＮ＋に入力される各入力信号の電圧が共に同相入力電圧範囲内において動作するように構成されているが、反転入力端子ＩＮ−、非反転入力端子ＩＮ＋に入力される各入力信号の電圧の上昇や、電源電圧ＶＣＣの低下により、反転入力端子ＩＮ−、非反転入力端子ＩＮ＋に入力される各入力信号の電圧が共に同相入力電圧範囲外となる場合がある。

この場合、トランジスタ１１３、１１４はオフとなり、トランジスタ１１１、１１２もオフとなる。したがって、トランジスタ１１１、１１２には、電流Ｉ２が流れない。

そして、トランジスタ１１５がオンとなって、トランジスタ１１７およびトランジスタ１１８の各ベースに、トランジスタ１２１から供給される電流Ｉ１が流れ込む。トランジスタ１１７とトランジスタ１１８には等しい電流が流れるため、トランジスタ１１６がオンとなって、トランジスタ１１８のコレクタにはトランジスタ１１６のベース電流が流れる。

ここで、上記した演算増幅回路において、トランジスタ１１５、１１６、１１７、１１８の各電流増幅率をｈＦＥ１５、ｈＦＥ１６、ｈＦＥ１７、ｈＦＥ１８とすると、トランジスタ１１６のエミッタに流れる電流Ｉ３’は数式１で表される。

また、数式１におけるｈＦＥ１７、ｈＦＥ１８は通常１００〜２００程度であるため、（１＋ｈＦＥ１７／ｈＦＥ１８）／ｈＦＥ１７≒０とすると、トランジスタ１１６のエミッタに流れる電流Ｉ３’は数式２のように近似される。

数式２において、トランジスタ１１５、１１６およびトランジスタ１１７、１１８のそれぞれのペア性が良い場合は、トランジスタ１１５、１１６の各電流増幅率ｈＦＥ１５、ｈＦＥ１６およびトランジスタ１１７、１１８の各電流増幅率ｈＦＥ１７、ｈＦＥ１８がそれぞれ等しく、Ｉ３’＝Ｉ１となる。また、トランジスタ１２１のマルチコレクタのペア性が良い場合は、Ｉ１＝Ｉ３となる。

しかし、トランジスタ１１５、１１６およびトランジスタ１１７、１１８のそれぞれのペア性あるいはトランジスタ１２１のマルチコレクタのペア性によって、Ｉ３とＩ３’の関係がＩ３＞Ｉ３’になったり、Ｉ３＜Ｉ３’になったりする。なお、実際には、Ｉ３＜Ｉ３’となることなく、あえて言うならば、トランジスタ１１６の電流駆動能力がＩ３よりも大きく、Ｉ３＝Ｉ３’となる。Ｉ３＞Ｉ３’の場合には、トランジスタ２１９はオンとなり、トランジスタ２２０はオン、トランジスタ２２１はオフ、トランジスタ２２２はオンとなって、出力端子ＯＵＴの論理レベルはローレベルとなる。しかし、Ｉ３＝Ｉ３’の場合には、トランジスタ２１９はオフとなり、トランジスタ２２０はオフ、トランジスタ２２１はオン、トランジスタ２２２はオフとなって、出力端子ＯＵＴの論理レベルは
ハイレベルとなる。

このため、上記した同相入力電圧範囲外の入力があった場合に、トランジスタ１１５、１１６およびトランジスタ１１７、１１８のそれぞれのペア性あるいはトランジスタ１２１のマルチコレクタのペア性によって、出力端子ＯＵＴの論理レベルを所望のレベルに固定することができないという問題が生じる。

この場合、トランジスタ１１７、１１８のエミッタにバランス抵抗を挿入し、わざとバランスを悪くして、出力端子ＯＵＴの論理レベルを所望のレベルに固定することも考えられるが、そのようにすると通常動作時のオフセットが悪くなるなどの問題が生じる。

本発明は上記問題に鑑みたもので、通常動作時のオフセットを悪くすることなく、上記したトランジスタのペア性が悪くても、入力信号の電圧が同相入力電圧範囲外となった場合の出力の論理レベルを所望のレベルに固定できるようにすることを第１の目的とする。

また、従来の過熱検出回路を図９に示す。従来の過熱検出回路は、ＰＮＰ型マルチコレクタトランジスタ３０１、ＮＰＮ型トランジスタ３０２、温度検出用ダイオード３０３、コンパレータ３０４、定電圧源３０５、ダイオード３０６を備えている。

図に示すように、マルチコレクタトランジスタ３０１のベースには、図示しない外部回路からベース信号が入力され、このベース信号の電圧に応じてコレクタ（５）、コレクタ（６）にそれぞれ等しい電流Ｉ５、Ｉ６（例えば、１０μＡ）が流れる。そして、トランジスタ３０２には、コレクタ（５）から電流Ｉ５が流れ、温度検出用ダイオード３０３には、コレクタ（６）から電流Ｉ６が流れるようになっている。

温度検出用ダイオード３０３の順方向降下電圧ＶＦは、図１０のＶＦ（１０μＡ）に示すように、温度が上昇するにつれて低くなり、反対に、温度が低下するにつれて高くなる。

また、コンパレータ３０４の反転入力端子−には、温度検出用ダイオード３０３の順方向降下電圧ＶＦが印加され、コンパレータ３０４の非反転入力端子＋には、定電圧源３０５によって閾値電圧Ｖｔｈが印加されている。

図９に示した回路において、温度が低く、コンパレータ３０４の非反転入力端子＋に印加される閾値電圧Ｖｔｈよりも、コンパレータ３０４の反転入力端子−に印加される電圧ＶＦの方が高い場合、コンパレータ３０４の出力端子からローレベルの信号が出力される。そして、温度上昇によってコンパレータ３０４の非反転入力端子＋に印加される閾値電圧Ｖｔｈよりも、コンパレータ３０４の反転入力端子−に印加される電圧ＶＦの方が低くなると、コンパレータ３０４の出力端子からハイレベルの信号が出力される。

ところで、図１０のＶＦ（１０μＡ）、ＶＦ（２０μＡ）に示すように、温度検出用ダイオード３０３に流れる電流が大きいほど温度検出用ダイオード３０３の順方向降下電圧ＶＦは大きくなるようになっている。

図９に示す回路は、温度検出用ダイオード３０３に流れる電流を変化させることによって、検出温度にヒステリシスを持たせるようになっている。トランジスタ３０２およびダイオード３０６は、検出温度にヒステリシスを持たせるための回路である。

図９において、温度上昇に伴い、温度検出用ダイオード３０３の順方向降下電圧ＶＦが閾値電圧Ｖｔｈを下回ると、トランジスタ３０２はコンパレータ３０４からのハイレベルの信号によってオンとなり、マルチコレクタトランジスタ３０１のコレクタ（６）に流れる電流Ｉ６はトランジスタ３０２に流れる。つまり、温度検出用ダイオード３０３には、マルチコレクタトランジスタ３０１のコレクタ（６）からの電流Ｉ６（１０μＡ）が流れる。

また、温度が低く、温度検出用ダイオード３０３の順方向降下電圧ＶＦが閾値電圧Ｖｔｈを上回ると、トランジスタ３０２は、コンパレータ３０４からのローレベルの信号によってオフとなり、マルチコレクタトランジスタ３０１のコレクタ（６）に流れる電流Ｉ６はダイオード３０６を介して温度検出用ダイオード３０３に流れる。つまり、温度検出用ダイオード３０３には、マルチコレクタトランジスタ３０１のコレクタ（５）からの電流Ｉ５およびコレクタ（６）からの電流Ｉ６（合計２０μＡ）が流れる。

すなわち、検出温度が温度Ｔ１よりも低い場合および検出温度がＴ１からＴ２へ上昇する場合、トランジスタ３０２はオフとなり、温度検出用ダイオード３０３の順方向降下電圧ＶＦは図１０のＶＦ（２０μＡ）に示す特性となる。反対に、検出温度が温度Ｔ２よりも高い場合および検出温度がＴ２からＴ１へ低下する場合、トランジスタ３０２はオンとなり、温度検出用ダイオード３０３の順方向降下電圧ＶＦは図１０のＶＦ（１０μＡ）に示す特性となる。

このように、従来の過熱検出回路は、トランジスタ３０２およびダイオード３０６によって、温度検出用ダイオード３０３に流れる電流を変化させて、検出温度にヒステリシスを持たせるようになっている。

本発明は上記問題に鑑みたもので、検出温度にヒステリシスを持たせた過熱検出回路において、温度検出用ダイオードに流れる電流を変化させるためのダイオードを設けることなく検出温度にヒステリシスを持たせることを第２の目的とする。

また、従来の比較回路の構成を図１１に示す。図に示すように、比較回路は、抵抗４０１〜４０３、ＮＰＮ型トランジスタ４０４、コンパレータ４０５を備えている。

図に示すように、電源ＶＣＣとＧＮＤ間には、抵抗４０１〜４０３が直列接続されている。そして、コンパレータ４０５の反転入力端子−には、抵抗４０１と抵抗４０３、４０３の抵抗分割によって分圧された閾値電圧Ｖｔｈが印加されている。そして、入力端子ＩＮから入力される入力信号の電圧が閾値電圧Ｖｔｈよりも大きい場合、コンパレータ４０５の出力端子からハイレベルの信号が出力され、入力端子ＩＮから入力される入力信号の電圧が閾値電圧Ｖｔｈよりも小さい場合、コンパレータ４０５の出力端子からローレベルの信号が出力されるようになっている。

また、図１１に示す回路では、トランジスタ４０４のスイッチングにより、基準電圧となる閾値電圧Ｖｔｈを変化させ、比較回路にヒステリシスを持たせるようになっている。すなわち、トランジスタ４０４がオフすると、図１２に示すように、閾値電圧ＶｔｈはＶｔｈＨとなり、トランジスタ４０４がオンすると、閾値電圧ＶｔｈはＶｔｈＬとなる。

そして、図１２に示すように、入力端子ＩＮの電圧がトランジスタ４０４がオンしたときの閾値電圧ＶｔｈＬよりも大きくなると、出力端子ＯＵＴの電圧はハイレベルとなり、入力端子ＩＮに印加される電圧がトランジスタ４０４がオフしたときの閾値電圧ＶｔｈＨよりも小さくなると、出力端子ＯＵＴの電圧はローレベルとなる。

このように、従来の比較回路は、コンパレータ４０５の反転入力端子−に、抵抗４０１〜４０３の抵抗分割によって分圧された閾値電圧Ｖｔｈが印加され、この閾値電圧Ｖｔｈをトランジスタ４０４のスイッチングにより変化させてヒステリシスを持たせている。

本発明は上記問題に鑑みたもので、ヒステリシスを持たせた比較回路において、新規な構成のものを提供することを第３の目的とする。

上記第１の目的を達成するため、請求項１に記載の発明に係る演算増幅回路では、第１の入力段トランジスタ回路（１１１、１１３）と第２の入力段トランジスタ回路（１１２、１１４）に電流が供給できなくなったときに、第５、第６のトランジスタ（１１５、１１６）の一方に供給する電流が増加し、他方に供給する電流が変化しないように構成された電流供給回路（１０１）を備えたことを特徴としている。

したがって、反転入力端子（ＩＮ−）、非反転入力端子（ＩＮ＋）の入力信号の電圧が同相入力電圧範囲外となり、第１、第２の入力段トランジスタ回路（１１１、１１３、１１２、１１４）がオフし、それらに供給する電流（Ｉ２）が流れなくなったときに、第５、第６のトランジスタ（１１５、１１６）の一方に供給する電流が増加し、他方に供給する電流が変化しないようになっているので、第３、第４のトランジスタ（１１７、１１８）あるいは第５、第６のトランジスタ（１１５、１１６）のペア性が悪くても、第６の電流供給用トランジスタ（１１６）に供給する電流（Ｉ３）と第６の電流供給用トランジスタに流れる電流（Ｉ３’）の大小関係を固定することができ、出力回路（２０）の出力論理レベルを所望のレベルに固定することができる。

なお、上記した電流供給回路（１０１）としては、請求項２に係る発明のように、第１、第２の入力段トランジスタ回路（１１１、１１３、１１２、１１４）に接続された第１のコレクタと、第５、第６のトランジスタ（１１５、１１６）の一方に接続された第２のコレクタと、第５、第６のトランジスタ（１１５、１１６）の他方に接続された第３のコレクタとを備え、記第１のコレクタから電流が供給できなくなったときにエミッタに流れる電流の一部が第２のコレクタに流れるように構成されたマルチコレクタトランジスタとすることができる。

また、上記第２の目的を達成するため、請求項３に記載の発明に係る過熱検出回路では、温度変化に応じて出力電圧（ＶＦ）が変化する温度検出手段（３０３）と、所定の閾値電圧を発生する閾値電圧発生手段（３０５）と、温度検出手段（３０３）の出力電圧（ＶＦ）と閾値電圧（Ｖｔｈ）とを比較する比較手段（３０４）と、を備えた過熱検出回路であって、比較手段の比較結果に応じてオンオフするトランジスタ（３０２）と、温度検出手段に第１のコレクタが接続され、トランジスタ（３０２）に第２のコレクタが接続され、第１のコレクタから温度検出手段（３０５）に電流を供給し、第２のコレクタからトランジスタ（３０２）に電流を供給するものであって、第２のコレクタからトランジスタ（３０２）に電流が供給されなくなったときに、第１のコレクタから温度検出手段に流れる電流を増加させるように構成されたマルチコレクタトランジスタ（３０１）と、を備えたことを特徴としている。

このように、第２のコレクタからトランジスタ（３０２）に電流が供給されなくなったときに、第１のコレクタから温度検出手段に流れる電流を増加させるように構成されたマルチコレクタトランジスタ（３０１）と、を備えたので、検出温度にヒステリシスを持たせた過熱検出回路において、図９に示したような温度検出用ダイオードに流れる電流を変化させるためのダイオード（３０６）を設けることなく検出温度にヒステリシスを持たせることができる。

また、上記第３の目的を達成するため、請求項４に記載の発明に係る比較回路では、複数の抵抗（４０１、４０７）の抵抗分割によって閾値電圧（Ｖｔｈ）を生成する閾値電圧発生手段と、入力端子から入力される入力信号と、閾値電圧発生手段によって生成された閾値電圧（Ｖｔｈ）とを比較する比較手段（４０５）と、を備えた比較回路であって、比較手段の比較結果に応じてオンオフするトランジスタ（４０４）と、複数の抵抗（４０１、４０７）の接続点に第１のコレクタが接続され、トランジスタ（４０４）に第２のコレクタが接続され、第１のコレクタから複数の抵抗（４０１、４０７）のうち少なくとも１つに電流を供給し、第２のコレクタからトランジスタ（４０４）に電流を供給するものであって、第２のコレクタからトランジスタ（４０４）に電流が供給されなくなったときに、第１のコレクタから複数の抵抗（４０１、４０７）のうち少なくとも１つに流れる電流を増加させるように構成されたマルチコレクタトランジスタ（４０６）と、を備えたことを特徴としている。

このように、第２のコレクタからトランジスタ（４０４）に電流が供給されなくなったときに、第１のコレクタから複数の抵抗のうち少なくとも１つに流れる電流を増加させるように構成されたマルチコレクタトランジスタ（４０６）と、を備え、ヒステリシスを持たせた比較回路において、新規な構成のものを提供することができる。

なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。

（第１実施形態）
本発明の一実施形態に係る演算増幅回路の構成を図１に示す。この実施形態では、図８に示す従来の演算増幅回路に対しトランジスタ１２１、１２２に代えてトランジスタ１０１を設けた構成となっている。その他の構成は、図８に示すものと同じである。

トランジスタ１０１は、４つのコレクタ（１）〜（４）を有するマルチコレクタトランジスタであり、コレクタ（１）は、トランジスタ１１６のエミッタに接続され、コレクタ（２）はトランジスタ１１１、１１２の各エミッタに接続され、コレクタ（３）はトランジスタ１１５のエミッタに接続されている。なお、コレクタ（４）は使用されないため接地されている。

図２に、トランジスタ１０１のレイアウトを模式的に示す。図に示すように、トランジスタ１０１は、共通のベースに対し、２つのセル１、２が配置されている。セル１は、１つのエミッタ１に対して２つのコレクタ（１）、（２）が対をなして形成され、セル２は、１つのエミッタ２に対して２つのコレクタ（３）、（４）が対をなして形成されている。なお、セル１のエミッタ１とセル２のエミッタ２はＩＣチップ内でパターン配線により接続されている。

このように構成したことにより、トランジスタ１０１のベースに印加されるコモンベース信号の電圧に応じて各コレクタ（１）〜（４）から定電流が流れる。この場合、対をなすコレクタの一方に電流が流れないと他方のコレクタに流れる電流が増加する。例えば、コレクタ（２）からコレクタ電流が流れないと、コレクタ（２）へ電流を流していたエミッタ１からの電流の一部が、コレクタ（２）と対をなしているコレクタ（１）へ流れ、コレクタ（１）のコレクタ電流が増加する。発明者らの実験によれば、トランジスタの製造工程や素子の大きさにもよるが、コレクタ（１）のコレクタ電流は、コレクタ（２）のコレクタ電流を停止すると、１．５倍程度となることが確認された。

この図１に示す演算増幅回路において、トランジスタ１０１、１０２の各ベースには、図示しない外部回路からのコモンベース信号が入力され、このコモンベース信号の電圧に応じて各コレクタから定電流が出力される。したがって、反転入力端子ＩＮ−および非反転入力端子ＩＮ＋に入力される各入力信号が同相入力電圧範囲内における作動については、基本的に図８に示した構成と同じであり、反転入力端子ＩＮ−の入力電圧が、非反転入力端子ＩＮ＋の入力電圧よりも高い場合には、出力端ＯＵＴの論理レベルはローレベルとなり、反転入力端子ＩＮ−の入力電圧が、非反転入力端子ＩＮ＋の入力電圧よりも低い場合には、出力端ＯＵＴの論理レベルはハイレベルとなる。

次に、非反転入力端子ＩＮ＋、反転入力端子ＩＮ−の両方に同相入力電圧以上の入力信号が入力される場合の作動について説明する。

非反転入力端子ＩＮ＋、反転入力端子ＩＮ−の両方に同相入力電圧以上の入力信号が入力されると、トランジスタ１１３、１１４はオフとなり、トランジスタ１１１、１１２はオフとなる。したがって、トランジスタ１１１、１１２には、トランジスタ１０１のコレクタ（２）から電流Ｉ２が流れない。この場合、トランジスタ１０１のコレクタ（１）のコレクタ電流Ｉ３が増加する。なお、セル２を構成している各コレクタ（３）、（４）のコレクタ電流は変化しない。

ここで、トランジスタ１１５、１１６あるいはトランジスタ１１７、１１８のペア性が悪くても、出力端子ＯＵＴの論理レベルをローレベルに固定するためには、トランジスタ２１９をオンさせる必要がある。

トランジスタ２１９の電流増幅率をｈＦＥ１９、トランジスタ２０３のコレクタから供給される電流をＩ４とすると、トランジスタ２１９がオンするための条件は、数式３のように表される。

数式３において、Ｉ４／ｈＦＥ１９≒０とし、さらに数式２を用いると、トランジスタ２１９がオンするための条件は、数式４のように表される。

一方、コレクタ（２）からコレクタ電流が流れない場合、コレクタ（１）のコレクタ電流は、上述したように１．５倍程度に増加するため、コレクタ（１）に流れる電流Ｉ３とコレクタ（３）に流れる電流Ｉ１との関係は、数式５のようになる。

したがって、数式４および数式５から、数式６に示す関係が導き出される。

数式６に示すように、トランジスタ１１５、１１６およびトランジスタ１１７、１１８ペア性の許容度は電流Ｉ１と電流Ｉ３の比に依存する。つまり、トランジスタ１１５、１１６の電流増幅率ｈＦＥ１５、ｈＦＥ１６およびトランジスタ１１７、１１８の電流増幅率ｈＦＥ１７、ｈＦＥ１８のペア性が悪くても、各電流増幅率ｈＦＥ１５〜ｈＦＥ１８が、数式６に示す条件を満たす許容範囲内であれば、反転入力端子ＩＮ−、非反転入力端子ＩＮ＋に入力される各入力信号の電圧が共に同相入力電圧範囲外となっても、確実にトランジスタ２１９をオンさせることができ、出力端子ＯＵＴから出力される出力信号の論理レベルをローレベルに固定することができる。

なお、トランジスタをペアで構成する場合の電流増幅率のばらつきは、一般的に５％程度未満とすることが可能であり、数式６に示す条件を満たすことは容易である。

（第２実施形態）
上記した第１の実施形態においては、反転入力端子ＩＮ−、非反転入力端子ＩＮ＋に入力される各入力信号の電圧が共に同相入力電圧範囲外となる場合に、出力端子ＯＵＴから出力される出力信号の論理レベルをローレベルにする例について示したが、この第２実施形態では、出力端子ＯＵＴから出力される出力信号の論理レベルをハイレベルにする例について説明する。

図３に、本発明の第２実施形態に係るマルチコレクタトランジスタ１０１のレイアウトの模式図を示す。図に示すように、トランジスタ１０１は、共通のベースに対し、２つのセル１、２が配置されている。セル１は、１つのエミッタ１に対して２つのコレクタ（３）、（２）が対をなして形成され、セル２は、１つのエミッタ２に対して２つのコレクタ（１）、（４）が対をなして形成されている。なお、セル１のエミッタ１とセル２のエミッタ２はＩＣチップ内でパターン配線により接続されている。

図３において、コレクタ（２）から供給されるコレクタ電流が流れないようにすると、コレクタ（２）へ電流を流していたエミッタ１からの電流の一部が、コレクタ（２）と対をなしているコレクタ（３）へ流れ、コレクタ（３）のコレクタ電流が増加する。

したがって、反転入力端子ＩＮ−、非反転入力端子ＩＮ＋に入力される各入力信号の電圧が共に同相入力電圧範囲外となり、トランジスタ１１１〜１１４が全てオフとなり、トランジスタ１０１のコレクタ（２）から供給される電流Ｉ２が流れなくなると、トランジスタ１０１のコレクタ（３）から供給される電流Ｉ１は増加する。なお、この場合、セル２を構成しているコレクタ（１）、（４）のコレクタ電流は変化しない。

ここで、トランジスタ１１５、１１６あるいはトランジスタ１１７、１１８のペア性が悪くても、出力端子ＯＵＴの論理レベルをハイレベルに固定するためには、トランジスタ２１９をオフさせる必要がある。

トランジスタ２１９の電流増幅率をｈＦＥ１９、トランジスタ２０３のコレクタから供給される電流をＩ４とすると、トランジスタ２１９がオフするための条件は、数式７のように表される。

数式３において、Ｉ４／ｈＦＥ１９≒０とし、さらに数式２を用いると、トランジスタ２１９がオフするための条件は、数式８のように表される。

一方、コレクタ（２）からコレクタ電流が流れない場合、コレクタ（３）のコレクタ電流は、上述したように１．５倍程度に増加するため、コレクタ（１）に流れる電流Ｉ３とコレクタ（３）に流れる電流Ｉ１との関係は、数式９のようになる。

したがって、数式８および数式９から、数式１０に示す関係が導き出される。

数式１０に示すように、トランジスタ１１５、１１６およびトランジスタ１１７、１１８ペア性の許容度は電流Ｉ１と電流Ｉ３の比に依存する。つまり、トランジスタ１１５、１１６の電流増幅率ｈＦＥ１５、ｈＦＥ１６およびトランジスタ１１７、１１８の電流増幅率ｈＦＥ１７、ｈＦＥ１８のペア性が悪くても、各電流増幅率ｈＦＥ１５〜ｈＦＥ１８が、数式１０に示す条件を満たす許容範囲内であれば、反転入力端子ＩＮ−、非反転入力端子ＩＮ＋に入力される各入力信号の電圧が共に同相入力電圧範囲外となっても、確実にトランジスタ２１９をオフさせることができ、出力端子ＯＵＴから出力される出力信号の論理レベルをハイレベルに固定することができる。

（第３実施形態）
上記した第１、２の実施形態では、１つのエミッタに対して２つのコレクタが対をなして形成されたセルを有するマルチコレクタトランジスタにおいて、コレクタの一方に電流が流れないと他方のコレクタに流れる電流が増加するといった現象を演算増幅回路に応用した例について示したが、本実施形態では、この現象を過熱検出回路に応用している。

図４に、本実施形態に係る過熱検出回路の構成を示す。なお、図９に示した回路と同一部分には、同一符号を付して説明を省略し、以下異なる部分についてのみ説明する。
なお、図４に示す過熱検出回路は、図９に示す回路と比較してダイオード３０６が設けられていない点が異なっている。

図４において、温度上昇に伴い、温度検出用ダイオード３０３の順方向降下電圧ＶＦが閾値電圧Ｖｔｈを下回ると、トランジスタ３０２はコンパレータ３０４からのハイレベルの信号によってオンとなり、トランジスタ３０２には、マルチコレクタトランジスタ３０１のコレクタ（６）に流れる電流Ｉ６（１０μＡ）が流れ、温度検出用ダイオード３０３には、マルチコレクタトランジスタ３０１のコレクタ（５）からの電流Ｉ６（１０μＡ）が流れる。

また、温度が低く、温度検出用ダイオード３０３の順方向降下電圧ＶＦが閾値電圧Ｖｔｈを上回ると、トランジスタ３０２は、コンパレータ３０４からのローレベルの信号によってオフとなるため、トランジスタ３０２には、マルチコレクタトランジスタ３０１の一方のコレクタとしてのコレクタ（６）から電流が流れなくなる。そして、マルチコレクタトランジスタ３０１の他方のコレクタとしてのコレクタ（５）に流れる電流が増加する。

発明者らの実験によれば、マルチコレクタトランジスタの対をなす一方のコレクタに電流が流れないと、他方のコレクタに流れる電流が１．５倍程度増加することから、トランジスタ３０２がオフすると、温度検出用ダイオード３０３に流れる電流は１０μＡから１５μＡに増加する。

すなわち、図５に示すように、検出温度が温度Ｔ１よりも低い場合および検出温度がＴ１からＴ２へ上昇する場合、トランジスタ３０２はオフとなり、順方向降下電圧ＶＦはＶＦ（１５μＡ）に示す特性となる。反対に、検出温度が温度Ｔ２よりも高い場合および検出温度がＴ２からＴ１へ低下する場合、トランジスタ３０２はオンとなり、順方向降下電圧ＶＦはＶＦ（１０μＡ）に示す特性となる。

このように、図４に示す過熱検出回路は、１つのエミッタに対して２つのコレクタが対をなして形成されたセルを有するマルチコレクタトランジスタにおいて、コレクタの一方に電流が流れないと他方のコレクタに流れる電流が増加するといった現象を応用して検出温度にヒステリシスを持たせるようになっている。

上記したように、温度変化に応じて順方向降下電圧ＶＦが変化する温度検出用ダイオード３０３と、所定の閾値電圧Ｖｔｈを発生する定電源３０５と、温度検出用ダイオード３０３の順方向降下電圧ＶＦと閾値電圧Ｖｔｈとを比較するコンパレータ３０４と、を備えた過熱検出回路であって、コンパレータ３０４の比較結果に応じてオンオフするトランジスタ３０２と、温度検出用ダイオード３０３に第１のコレクタが接続され、トランジスタ３０２に第２のコレクタが接続され、第１のコレクタから温度検出用ダイオード３０３に電流を供給し、第２のコレクタからトランジスタ３０２に電流を供給するものであって、第２のコレクタからトランジスタ３０２に電流が供給されなくなったときに、第１のコレクタから温度検出用ダイオード３０３に流れる電流を増加させるように構成されたマルチコレクタトランジスタ３０１と、を備えているので、検出温度にヒステリシスを持たせた過熱検出回路において、図９に示したような温度検出用ダイオード３０３に流れる電流を変化させるためのダイオード３０６を設けることなく検出温度にヒステリシスを持たせることができる。

（第４実施形態）
上記した第１、２の実施形態では、１つのエミッタに対して２つのコレクタが対をなして形成されたセルを有するマルチコレクタトランジスタにおいて、コレクタの一方に電流が流れないと他方のコレクタに流れる電流が増加するといった現象を演算増幅回路に応用した例について示したが、本実施形態では、この現象を比較回路に応用している。

図６に、本実施形態に係る比較回路の構成を示す。図に示すように、比較回路は、抵抗４０１、４０７、ＮＰＮ型トランジスタ４０４、コンパレータ４０５およびＰＮＰ型マルチコレクタトランジスタ４０６を備えている。

図に示すように、電源ＶＣＣとＧＮＤ間には、抵抗４０１および抵抗４０７が直列接続されている。そして、コンパレータ４０５の反転入力端子−には、抵抗４０１と抵抗４０７の抵抗分割によって分圧された閾値電圧Ｖｔｈが印加されている。そして、入力端子ＩＮから入力される入力信号の電圧が閾値電圧Ｖｔｈよりも大きい場合、コンパレータ４０５の出力端子からハイレベルの信号が出力され、入力端子ＩＮから入力される入力信号の電圧が閾値電圧Ｖｔｈよりも小さい場合、コンパレータ４０５の出力端子からローレベルの信号が出力されるようになっている。

また、図に示すように、マルチコレクタトランジスタ４０６のベースには、図示しない外部回路からベース信号が入力され、このベース信号の電圧に応じてコレクタ（１）、コレクタ（２）にそれぞれ等しい電流（各１０μＡ）が流れる。そして、トランジスタ４０４には、コレクタ（２）から電流が流れ、抵抗４０７には、コレクタ（１）から電流が流れるようになっている。

また、図６に示す回路では、トランジスタ４０４のスイッチングにより、マルチコレクタトランジスタ４０６のコレクタ（２）に流れる電流を変化させ、比較回路にヒステリシスを持たせるようになっている。

すなわち、トランジスタ４０４がオンすると、トランジスタ４０４には、マルチコレクタトランジスタ４０６のコレクタ（２）から電流（１０μＡ）が流れ、抵抗４０７には、マルチコレクタトランジスタ４０６のコレクタ（１）から電流（１０μＡ）が流れる。そして、トランジスタ４０４がオフすると、トランジスタ４０４には、マルチコレクタトランジスタ４０６のコレクタ（１）からの電流が流れなくなるため、マルチコレクタトランジスタ４０６のコレクタ（２）から抵抗４０７に流れる電流が１．５倍程度に増加し、閾値電圧Ｖｔｈは上昇する。

すなわち、トランジスタ４０４がオフすると、図７に示すように、閾値電圧ＶｔｈはＶｔｈＨとなり、トランジスタ４０４がオンすると、閾値電圧ＶｔｈはＶｔｈＬとなる。

このように、１つのエミッタに対して２つのコレクタが対をなして形成されたセルを有するマルチコレクタトランジスタにおいて、コレクタの一方に電流が流れないと他方のコレクタに流れる電流が増加するといった現象を利用して、比較回路にヒステリシスを持たせるようになっている。

上記したように、抵抗４０１、４０７の抵抗分割によって閾値電圧Ｖｔｈを生成し、入力端子から入力される入力信号と閾値電圧Ｖｔｈとを比較するコンパレータ４０５と、を備えた比較回路であって、コンパレータ４０５の比較結果に応じてオンオフするトランジスタ４０４と、抵抗４０１、４０７の接続点に第１のコレクタが接続され、トランジスタ４０４に第２のコレクタが接続され、第１のコレクタから抵抗４０７に電流を供給し、第２のコレクタからトランジスタ４０４に電流を供給するものであって、トランジスタ４０４によって第２のコレクタからトランジスタ４０４に電流が供給されなくなったときに、第１のコレクタから抵抗４０７に流れる電流を増加させるように構成されたマルチコレクタトランジスタ４０６と、を備え、ヒステリシスを持たせた比較回路において、新規な構成のものを提供することができる。

（その他の実施形態）
上記した第１実施形態におけるトランジスタ１０１として、４つのコレクタ（１）〜（４）を有するマルチコレクタトランジスタによって構成された例について示したが、コレクタ（１）、（２）を有するマルチコレクタトランジスタと、コレクタ（３）を有するトランジスタを設け、各トランジスタのベースを互いに接続した構成としてもよい。また、第２実施形態におけるトランジスタ１０１としては、コレクタ（２）、（３）を有するマルチコレクタトランジスタと、コレクタ（１）を有するトランジスタを設け、各トランジスタのベースを互いに接続した構成としてもよい。

また、電流供給回路としてマルチコレクタのトランジスタ１０１を用いるものを示したが、電流Ｉ２が供給できなくなったときに、電流Ｉ３と電流Ｉ１のうち一方が増加し、他方が変化しないような構成のものであれば、他の構成のものを用いてもよい。

本発明の第１実施形態における演算増幅回路の構成を示す図である。 本発明の第１実施形態におけるマルチコレクタトランジスタ１０１のレイアウトの模式図である。 本発明の第２実施形態におけるマルチコレクタトランジスタ１０１のレイアウトの模式図である。 本発明の第３実施形態における過熱検出回路の構成を示す図である。 本発明の第３実施形態における過熱検出回路の温度検出用ダイオードの順方向降下電圧の特性を示す図である。 本発明の第４実施形態における比較回路の構成を示す図である。 本発明の第４実施形態における比較回路のヒステリシス特性を示す図である。 従来の演算増幅回路の構成を示す図である。 従来の過熱検出回路の構成を示す図である。 従来の過熱検出回路の温度検出用ダイオードの順方向降下電圧の特性を示す図である。 従来の比較回路の構成を示す図である。 従来の比較回路のヒステリシス特性を示す図である。

符号の説明

１０…差動増幅回路、
１０１、１０２、３０１、４０６…ＰＮＰ型マルチコレクタトランジスタ、
１１１〜１１６、２０３、２０４、２２２…ＰＮＰ型トランジスタ、
１１７、１１８、１１４、１１６、２２１、３０２、４０４…ＮＰＮ型トランジスタ、
２０…出力回路、２３０、４０１〜４０３、４０７…抵抗、
３０４、４０５…コンパレータ、３０３…温度検出用ダイオード。

Claims (4)

1. 差動増幅回路（１０）と出力回路（２０）とを備えた演算増幅回路において、
   前記差動増幅回路（１０）は、
   反転入力端子（ＩＮ−）から入力信号が入力される第１の入力段トランジスタ回路（１１１、１１３）と、
   反転入力端子（ＩＮ＋）から入力信号が入力される第２の入力段トランジスタ回路（１１２、１１４）と、
   前記第１、第２の入力段トランジスタ回路（１１１、１１３、１１２、１１４）にそれぞれ接続され、カレントミラー回路を構成する第３、第４のトランジスタ（１１７、１１８）と、
   前記第１の入力段トランジスタ回路（１１１、１１３）と前記第３のトランジスタ（１１７）の接続点に接続された第５のトランジスタ（１１５）と、
   前記第２の入力段トランジスタ回路（１１２、１１４）と前記第４のトランジスタ（１１８）の接続点に接続された第６のトランジスタ（１１６）と、
   前記第１、第２の入力段トランジスタ回路（１１１、１１３、１１２、１１４）に電流（Ｉ２）を供給するととともに、前記第５、第６のトランジスタ（１１５、１１６）のそれぞれに電流（Ｉ１、Ｉ３）を供給する電流供給回路（１０１）とを備え、
   前記第６のトランジスタ（１１６）に流れる電流（Ｉ３’）が、前記第５のトランジスタ（１１５）に流れる電流（Ｉ１）に対し、前記第３、第４のトランジスタ（１１７、１１８）の電流増幅率の比（ｈＦＥ１８／ｈＦＥ１７）と前記第５、第６のトランジスタ（１１５、１１６）の電流増幅率の比（ｈＦＥ１６／ｈＦＥ１５）の積に比例するように構成されており、
   前記出力回路（２０）は、
   前記電流供給回路（１０１）から前記第６の電流供給用トランジスタ（１１６）に供給する電流（Ｉ３）と前記第６の電流供給用トランジスタ（１１６）に流れる電流（Ｉ３’）の関係により、ローレベルとハイレベルのいずれかの論理レベルの出力を行うように構成されており、
   前記電流供給回路（１０１）は、前記第１、第２の入力段トランジスタ回路（１１１、１１３、１１２、１１４）に電流（Ｉ２）が供給できなくなったときに、前記第５、第６のトランジスタ（１１５、１１６）の一方に供給する電流が増加し、他方に供給する電流が変化しないように構成されたものであることを特徴とする演算増幅回路。
2. 前記電流供給回路（１０１）は、前記第１、第２の入力段トランジスタ回路（１１１、１１３、１１２、１１４）に接続された第１のコレクタと、前記第５、第６のトランジスタ（１１５、１１６）の一方に接続された第２のコレクタと、前記第５、第６のトランジスタ（１１５、１１６）の他方に接続された第３のコレクタとを備え、前記第１のコレクタから電流が供給できなくなったときにエミッタに流れる電流の一部が前記第２のコレクタに流れるように構成されたマルチコレクタトランジスタ（１０１）であることを特徴とする請求項１に記載の演算増幅回路。
3. 温度変化に応じて出力電圧（ＶＦ）が変化する温度検出手段（３０３）と、
   所定の閾値電圧を発生する閾値電圧発生手段（３０５）と、
   前記温度検出手段の出力電圧（ＶＦ）と閾値電圧（Ｖｔｈ）とを比較する比較手段（３０４）と、を備えた過熱検出回路であって、
   前記比較手段の比較結果に応じてオンオフするトランジスタ（３０２）と、
   前記温度検出手段に第１のコレクタが接続され、前記トランジスタに第２のコレクタが接続され、前記第１のコレクタから前記温度検出手段に電流を供給し、前記第２のコレクタから前記トランジスタに電流を供給するものであって、前記トランジスタによって前記第２のコレクタから前記トランジスタに電流が供給されなくなったとき、前記第１のコレクタから前記温度検出手段に流れる電流を増加させるように構成されたマルチコレクタトランジスタと、を備えたことを特徴とする過熱検出回路。
4. 複数の抵抗（４０１、４０７）の抵抗分割によって閾値電圧（Ｖｔｈ）を生成する閾値電圧発生手段と、
   入力端子から入力される入力信号と、前記閾値電圧発生手段によって生成された閾値電圧とを比較する比較手段（４０５）と、を備えた比較回路であって、
   前記比較手段の比較結果に応じてオンオフするトランジスタ（４０４）と、
   前記複数の抵抗の接続点に第１のコレクタが接続され、前記トランジスタに第２のコレクタが接続され、前記第１のコレクタから前記複数の抵抗のうち少なくとも１つに電流を供給し、前記第２のコレクタから前記トランジスタに電流を供給するものであって、前記トランジスタによって前記第２のコレクタから前記トランジスタに電流が供給されなくなったときに、前記第１のコレクタから前記複数の抵抗のうち少なくとも１つに流れる電流を増加させるように構成されたマルチコレクタトランジスタ（４０６）と、を備えたことを特徴とする比較回路。
   
   

Images