JPH05315869A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPH05315869A JPH05315869A JP12024792A JP12024792A JPH05315869A JP H05315869 A JPH05315869 A JP H05315869A JP 12024792 A JP12024792 A JP 12024792A JP 12024792 A JP12024792 A JP 12024792A JP H05315869 A JPH05315869 A JP H05315869A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- collector
- equation
- emitter
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bipolar Integrated Circuits (AREA)
- Control Of Amplification And Gain Control (AREA)
Abstract
(57)【要約】
【目的】 出力オフセット電圧を減少させる。
【構成】 増幅回路６を構成するＮＰＮトランジスタＱ
3，Ｑ4のエミッタに、電流源回路６を構成するマルチコ
レクタトランジスタＱ1，Ｑ2の各一方のコレクタを接続
するとともに、それぞれのエミッタを抵抗Ｒ1，Ｒ2を介
して接地した。そして、マルチコレクタトランジスタＱ
1，Ｑ2の他方のコレクタをそれぞれ相手方の一方のコレ
クタに接続することで、各コレクタ電流にはそれぞれの
エミッタ電流の１／２が流れることになり、抵抗Ｒ1，
Ｒ2の値の比率がそれらを構成するための不純物拡散の
ばらつきで誤差があったとしても、電流源回路６から増
幅回路５に供給される電流に誤差を生じない。
3，Ｑ4のエミッタに、電流源回路６を構成するマルチコ
レクタトランジスタＱ1，Ｑ2の各一方のコレクタを接続
するとともに、それぞれのエミッタを抵抗Ｒ1，Ｒ2を介
して接地した。そして、マルチコレクタトランジスタＱ
1，Ｑ2の他方のコレクタをそれぞれ相手方の一方のコレ
クタに接続することで、各コレクタ電流にはそれぞれの
エミッタ電流の１／２が流れることになり、抵抗Ｒ1，
Ｒ2の値の比率がそれらを構成するための不純物拡散の
ばらつきで誤差があったとしても、電流源回路６から増
幅回路５に供給される電流に誤差を生じない。
Description
【０００１】
【産業上の利用分野】本発明は、信号を増幅する半導体
集積回路装置に関するものである。
集積回路装置に関するものである。
【０００２】
【従来の技術】以下に従来使用されている、信号を増幅
する半導体集積回路装置の回路構成を図４に、またその
構成要素の平面配置を図５にそれぞれ示す。
する半導体集積回路装置の回路構成を図４に、またその
構成要素の平面配置を図５にそれぞれ示す。
【０００３】この回路装置は、入力端子１と出力端子１
が接続されたトランジスタＱ3と、電圧源Ｖ1と出力端子
２が接続されたトランジスタＱ4と、抵抗Ｒ3とＲ4とＲ5
からなる増幅回路と、電圧源Ｖ1が接続されたトランジ
スタＱ1とＱ2と、抵抗Ｒ1とＲ2からなる電流源回路とか
ら構成される。
が接続されたトランジスタＱ3と、電圧源Ｖ1と出力端子
２が接続されたトランジスタＱ4と、抵抗Ｒ3とＲ4とＲ5
からなる増幅回路と、電圧源Ｖ1が接続されたトランジ
スタＱ1とＱ2と、抵抗Ｒ1とＲ2からなる電流源回路とか
ら構成される。
【０００４】以上のように構成された半導体集積回路に
ついて、以下その動作を説明する。まず入力端子１のＤ
Ｃバイアス電圧Ｖinは、電圧源Ｖ2のＤＣバイアス電圧
に等しいとする。
ついて、以下その動作を説明する。まず入力端子１のＤ
Ｃバイアス電圧Ｖinは、電圧源Ｖ2のＤＣバイアス電圧
に等しいとする。
【０００５】
【数１】
【０００６】Ｖ2；電圧源Ｖ2の電圧 この状態で、出力端子１と出力端子２の電圧を計算す
る。
る。
【０００７】まず抵抗Ｒ3に流れる電流Ｉ3は次式で示さ
れる。
れる。
【０００８】
【数２】
【０００９】 Ｒ3；抵抗Ｒ3の抵抗値 ＶBE3；トランジスタＱ3のベース・エミッタ間の電圧 ＶBE4；トランジスタＱ4のベース・エミッタ間の電圧 ここで、トランジスタＱ3とＱ4の特性は等しいとすると
以下が言える。
以下が言える。
【００１０】
【数３】
【００１１】ＶBE(a)；トランジスタＱ3とＱ4のベース
・エミッタ間電圧 （数１）と（数３）よりＩ3は以下になる。
・エミッタ間電圧 （数１）と（数３）よりＩ3は以下になる。
【００１２】
【数４】
【００１３】よって、トランジスタＱ3に流れる電流Ｉ
C3はトランジスタＱ1に流れる電流Ｉ 1に等しくなる。
C3はトランジスタＱ1に流れる電流Ｉ 1に等しくなる。
【００１４】
【数５】
【００１５】また、トランジスタＱ4に流れる電流ＩC4
はトランジスタＱ2に流れる電流Ｉ2に等しくなる。
はトランジスタＱ2に流れる電流Ｉ2に等しくなる。
【００１６】
【数６】
【００１７】ここで、Ｉ1とＩ2は、次式で求められる。
【００１８】
【数７】
【００１９】 Ｖ1；電圧源Ｖ1の電圧値 Ｒ1；抵抗Ｒ1の抵抗値 ＶBE1；トランジスタＱ1のベース・エミッタ間の電圧
【００２０】
【数８】
【００２１】 Ｒ2；抵抗Ｒ2の抵抗値 ＶBE2；トランジスタＱ2のベース・エミッタ間の電圧 ここで、トランジスタＱ1とＱ2の特性は等しいとすると
以下が言える。
以下が言える。
【００２２】
【数９】
【００２３】ＶBE(b)；トランジスタＱ1とＱ2のベース
・エミッタ間の電圧 （数９）を（数７）と（数８）に代入すると以下にな
る。
・エミッタ間の電圧 （数９）を（数７）と（数８）に代入すると以下にな
る。
【００２４】
【数１０】
【００２５】
【数１１】
【００２６】通常、Ｒ1とＲ2は、回路のオフセット電圧
を発生させないために、等しく作られるが、拡散工程の
バラツキで、相対比を合せるにも限界が有る。
を発生させないために、等しく作られるが、拡散工程の
バラツキで、相対比を合せるにも限界が有る。
【００２７】今、Ｒ1とＲ2に以下の関係が成り立つとす
る。
る。
【００２８】
【数１２】
【００２９】Ｋ；正の定数 （数１２）を（数１１）へ代入すると以下になる。
【００３０】
【数１３】
【００３１】ここで、抵抗Ｒ4と抵抗Ｒ5に以下が成り立
つとする。
つとする。
【００３２】
【数１４】
【００３３】 Ｒ4；抵抗Ｒ4の抵抗値 Ｒ5；抵抗Ｒ5の抵抗値 Ｒ；抵抗値 以上より出力端子１の電圧Ｖ01は次式で表わせる。
【００３４】
【数１５】
【００３５】Ｖcc；電源電圧 また、出力端子２の電圧Ｖ02は次式で表わせる。
【００３６】
【数１６】
【００３７】従って出力のオフセット電圧をΔＶとする
と次式で示される。
と次式で示される。
【００３８】
【数１７】
【００３９】
【発明が解決しようとする課題】上述の従来例において
は、電流源を構成する抵抗Ｒ1と抵抗Ｒ2に、拡散工程で
のバラツキが発生した場合には、出力端子１と出力端子
２との間にオフセット電圧が発生してしまい、回路の信
頼性を悪化させる要因となっていた。
は、電流源を構成する抵抗Ｒ1と抵抗Ｒ2に、拡散工程で
のバラツキが発生した場合には、出力端子１と出力端子
２との間にオフセット電圧が発生してしまい、回路の信
頼性を悪化させる要因となっていた。
【００４０】本発明は、このオフセット電圧の発生を減
少させられる半導体集積回路装置の提供を目的とするも
のである。
少させられる半導体集積回路装置の提供を目的とするも
のである。
【００４１】
【課題を解決するための手段】この目的を達成するため
に本発明の半導体集積回路装置は、電流源回路を構成し
ているトランジスタにマルチコレクタのトランジスタを
使用したものである。
に本発明の半導体集積回路装置は、電流源回路を構成し
ているトランジスタにマルチコレクタのトランジスタを
使用したものである。
【００４２】
【作用】この構成によれば、従来の半導体集積回路装置
と比べると、電流値を決定している抵抗に相対バラツキ
が発生しても、出力のオフセットを減少できる。
と比べると、電流値を決定している抵抗に相対バラツキ
が発生しても、出力のオフセットを減少できる。
【００４３】
【実施例】以下本発明の半導体集積回路装置の一実施例
について、図１の回路図、図２の平面構造図、図３の要
部断面図を参照しながら説明する。
について、図１の回路図、図２の平面構造図、図３の要
部断面図を参照しながら説明する。
【００４４】この装置の回路は、図１に示すように入力
端子１と出力端子１が接続されたトランジスタＱ1と、
電圧源Ｖ2と出力端子２が接続されたトランジスタＱ
2と、抵抗Ｒ3とＲ4とＲ5から構成される増幅回路と、電
圧源Ｖ1が接続された、マルチコレクタのトランジスタ
Ｑ1とＱ2と抵抗Ｒ1とＲ2から構成される電流源回路から
構成される。
端子１と出力端子１が接続されたトランジスタＱ1と、
電圧源Ｖ2と出力端子２が接続されたトランジスタＱ
2と、抵抗Ｒ3とＲ4とＲ5から構成される増幅回路と、電
圧源Ｖ1が接続された、マルチコレクタのトランジスタ
Ｑ1とＱ2と抵抗Ｒ1とＲ2から構成される電流源回路から
構成される。
【００４５】以上のように構成された本実施例の半導体
集積回路装置について以下その動作を説明する。
集積回路装置について以下その動作を説明する。
【００４６】まず入力端子１のＤＣバイアス電圧Ｖ
inは、電圧源Ｖ2のＤＣバイアス電圧に等しいとする。
inは、電圧源Ｖ2のＤＣバイアス電圧に等しいとする。
【００４７】
【数１８】
【００４８】Ｖ2；電圧源Ｖ2の電圧 この状態で、出力端子１と出力端子２の電圧差を計算す
る。
る。
【００４９】まず抵抗Ｒ3に流れる電流Ｉ3は次式で示さ
れる。
れる。
【００５０】
【数１９】
【００５１】 Ｒ3；抵抗Ｒ3の抵抗値 ＶBE3；トランジスタＱ3のベース・エミッタ間の電圧 ＶBE4；トランジスタＱ4のベース・エミッタ間の電圧 ここで、トランジスタＱ3とＱ4の特性は等しいとすると
以下が言える。
以下が言える。
【００５２】
【数２０】
【００５３】ＶBE(a)；トランジスタＱ3とＱ4のベース
・エミッタ間電圧 （数１８）と（数２０）よりＩ3は以下になる。
・エミッタ間電圧 （数１８）と（数２０）よりＩ3は以下になる。
【００５４】
【数２１】
【００５５】よって、トランジスタＱ3のコレクタに流
れる電流ＩC3は、トランジスタＱ1のコレクタ電流ＩC11
とトランジスタＱ2のコレクタ電流ＩC21の合計となる。
れる電流ＩC3は、トランジスタＱ1のコレクタ電流ＩC11
とトランジスタＱ2のコレクタ電流ＩC21の合計となる。
【００５６】
【数２２】
【００５７】 ＩC3；トランジスタＱ3のコレクタ電流 ＩC11；トランジスタＱ1の一方のコレクタの電流 ＩC21；トランジスタＱ2の一方のコレクタの電流 また、トランジスタＱ4のコレクタに流れる電流Ｉ
C4は、トランジスタＱ1のコレクタ電流ＩC12とトランジ
スタＱ2のコレクタ電流ＩC22の合計となる。
C4は、トランジスタＱ1のコレクタ電流ＩC12とトランジ
スタＱ2のコレクタ電流ＩC22の合計となる。
【００５８】
【数２３】
【００５９】 ＩC4；トランジスタＱ4のコレクタ電流 ＩC12；トランジスタＱ1の一方のコレクタの電流 ＩC22；トランジスタＱ2の一方のコレクタの電流 ここで、ＩC11とＩC12、ＩC21とＩC22は、以下と言え
る。
る。
【００６０】
【数２４】
【００６１】ＩC1；トランジスタＱ1の１つのコレクタ
の電流
の電流
【００６２】
【数２５】
【００６３】ＩC2；トランジスタＱ2の１つのコレクタ
の電流 （数２４），（数２５）より（数２２），（数２３）は
次式となる。
の電流 （数２４），（数２５）より（数２２），（数２３）は
次式となる。
【００６４】
【数２６】
【００６５】
【数２７】
【００６６】ここで、トランジスタＱ1のエミッタ電流
ＩE1は次式で示される。
ＩE1は次式で示される。
【００６７】
【数２８】
【００６８】 Ｖ1；電圧源Ｖ1の電圧値 Ｒ1；抵抗Ｒ1の抵抗値 ＶBE1；トランジスタＱ1のベース・エミッタ間の電圧 また、トランジスタＱ2のエミッタ電流ＩE2は次式で示
される。
される。
【００６９】
【数２９】
【００７０】 Ｒ2；抵抗Ｒ2の抵抗値 ＶBE2；トランジスタＱ2のベース・エミッタ間の電圧 ここで、トランジスタＱ1とＱ2の特性が等しいとすると
以下が言える。
以下が言える。
【００７１】
【数３０】
【００７２】ＶBE(b)；トランジスタＱ1とＱ2のベース
・エミッタ間の電圧 （数３０）を（数２８）と（数２９）に代入すると以下
になる。
・エミッタ間の電圧 （数３０）を（数２８）と（数２９）に代入すると以下
になる。
【００７３】
【数３１】
【００７４】
【数３２】
【００７５】ここで、抵抗Ｒ1とＲ2の相対バラツキが発
生して、次式が成り立ったとする。
生して、次式が成り立ったとする。
【００７６】
【数３３】
【００７７】Ｋ；正の定数 （数３３）を（数３２）へ代入すると以下になる。
【００７８】
【数３４】
【００７９】また、トランジスタＱ1とＱ2のエミッタ電
流とコレクタ電流には以下が成り立つ。
流とコレクタ電流には以下が成り立つ。
【００８０】
【数３５】
【００８１】
【数３６】
【００８２】従って、トランジスタＱ3とＱ4のコレクタ
を流れる電流は、次式で示される。
を流れる電流は、次式で示される。
【００８３】
【数３７】
【００８４】
【数３８】
【００８５】ここで、抵抗Ｒ4とＲ5に以下が成り立つと
する。
する。
【００８６】
【数３９】
【００８７】 Ｒ4；抵抗Ｒ4の抵抗値 Ｒ5；抵抗Ｒ5の抵抗値 Ｒ；抵抗値 以上より出力端子１の電圧Ｖ01は次式で示される。
【００８８】
【数４０】
【００８９】また、出力端子２の電圧Ｖ02は次式で示さ
れる。
れる。
【００９０】
【数４１】
【００９１】従って、出力のオフセット電圧をΔＶとす
ると次式で示される。
ると次式で示される。
【００９２】
【数４２】
【００９３】従って、本発明により、半導体集積回路装
置で発生していたオフセット電圧を減少させることがで
きる。
置で発生していたオフセット電圧を減少させることがで
きる。
【００９４】
【発明の効果】本発明の半導体集積回路装置によれば、
オフセット電圧を減少できる。この結果、半導体集積回
路装置の精度が向上する。
オフセット電圧を減少できる。この結果、半導体集積回
路装置の精度が向上する。
【図１】本発明の半導体集積回路装置の一実施例の回路
図
図
【図２】本発明の一実施例の平面図
【図３】本発明の一実施例の要部断面図
【図４】従来の半導体集積回路装置の一例の回路図
【図５】従来例の平面図
１ 入力端子 ２ 出力端子 ３ 出力端子 ４ 電源端子 ５ 増幅回路 ６ 電流源回路 Ｑ1，Ｑ2，Ｑ3，Ｑ4 トランジスタ Ｒ1，Ｒ2，Ｒ3，Ｒ4，Ｒ5 抵抗 ７〜１８ 電極配線１ １９ 電極配線２ ２０ Ｐ型半導体基板 ２１ ｎ+埋込層 ２２ａ，ｂ，ｃ Ｐ+分離層 ２３ａ，ｂ，ｃ，ｄ ｎ型エピタキシャル層 ２４ａ，ｂ， ｎ+層 ２５ Ｐ型ベース領域 ２６ａ ｎ型コレクタ領域 ２６ｂ ｎ型エミッタ領域 ２７ａ，ｂ，ｃ，ｄ 保護膜
Claims (1)
- 【請求項１】ベースが入力端子１に、コレクタが出力端
子１と第４の抵抗を介して電源端子に、エミッタが第３
の抵抗の一端と第１のトランジスタの１つのコレクタと
第２のトランジスタの１つのコレクタに接続された第３
のトランジスタと、ベースが第２の電圧源を介して接地
点に、コレクタが出力端子２と第５の抵抗を介して電源
端子に、エミッタが前記第３の抵抗の一端と、前記第１
のトランジスタの１つのコレクタと前記第２のトランジ
スタの１つのコレクタに接続された第４のトランジスタ
で構成された増幅回路と、ベースが前記第２のトランジ
スタのベースと第１の電圧源を介して接地点に、１つの
コレクタが前記第３のトランジスタのエミッタと前記第
３の抵抗の一端と前記第２のトランジスタの１つのコレ
クタに、１つのコレクタが前記第４のトランジスタのエ
ミッタと前記第３の抵抗の一端と前記第２のトランジス
タの一つのコレクタに、エミッタが第１の抵抗を介して
接地点に接続された第１のトランジスタと、ベースが前
記第１のトランジスタのベースと前記第１の電圧源を介
して接地点に、１つのコレクタが前記第３のトランジス
タのエミッタと前記第３の抵抗の一端と前記第１のトラ
ンジスタの１つのコレクタに、１つのコレクタが前記第
４のトランジスタのエミッタと前記第３の抵抗の一端と
前記第１のトランジスタの一つのコレクタに、エミッタ
が第２の抵抗を介して接続された第２のトランジスタで
構成された電流源回路を備えたことを特徴とする半導体
集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12024792A JPH05315869A (ja) | 1992-05-13 | 1992-05-13 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12024792A JPH05315869A (ja) | 1992-05-13 | 1992-05-13 | 半導体集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05315869A true JPH05315869A (ja) | 1993-11-26 |
Family
ID=14781481
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12024792A Pending JPH05315869A (ja) | 1992-05-13 | 1992-05-13 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05315869A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7034616B2 (en) | 2003-02-12 | 2006-04-25 | Denso Corporation | Operational amplification circuit, overheat detecting circuit and comparison circuit |
-
1992
- 1992-05-13 JP JP12024792A patent/JPH05315869A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7034616B2 (en) | 2003-02-12 | 2006-04-25 | Denso Corporation | Operational amplification circuit, overheat detecting circuit and comparison circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4489285A (en) | Signal processing circuit employing an improved composite current mirror circuit/device | |
| EP0072589A2 (en) | Current stabilizing arrangement | |
| US4578633A (en) | Constant current source circuit | |
| JPH05206755A (ja) | 基準電圧発生回路 | |
| JPH0123802B2 (ja) | ||
| US4352057A (en) | Constant current source | |
| JPH0690656B2 (ja) | 基準電圧の形成回路 | |
| JPH065493B2 (ja) | 定電流供給回路 | |
| JPH05315869A (ja) | 半導体集積回路装置 | |
| JPS6154286B2 (ja) | ||
| JPH04290B2 (ja) | ||
| JP3593858B2 (ja) | 基準電圧源回路 | |
| JP2897515B2 (ja) | 電圧電流変換回路 | |
| JPS643371B2 (ja) | ||
| JP3331523B2 (ja) | カレントミラー回路 | |
| JPS647684B2 (ja) | ||
| JPS6322686B2 (ja) | ||
| US6020731A (en) | Constant voltage output circuit which determines a common base electric potential for first and second bipolar transistors whose bases are connected | |
| JP2901441B2 (ja) | 緩衝増幅器 | |
| JPH0682309B2 (ja) | 基準電圧発生回路 | |
| EP0091996B1 (en) | An electric circuit for detecting the maximum value of a plurality of input currents and a signal processing circuit employing it. | |
| JPH079615B2 (ja) | 絶対値電圧電流変換回路 | |
| JPS5855454Y2 (ja) | 定電流回路 | |
| JP3547895B2 (ja) | 定電流発生回路 | |
| JP2596151B2 (ja) | 電圧比較器 |