JP3593858B2 - 基準電圧源回路 - Google Patents
基準電圧源回路 Download PDFInfo
- Publication number
- JP3593858B2 JP3593858B2 JP21864397A JP21864397A JP3593858B2 JP 3593858 B2 JP3593858 B2 JP 3593858B2 JP 21864397 A JP21864397 A JP 21864397A JP 21864397 A JP21864397 A JP 21864397A JP 3593858 B2 JP3593858 B2 JP 3593858B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- circuit
- resistors
- transistors
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Description
【０００１】
【発明の属する技術分野】
本発明は基準電圧源回路に関し、半導体製造プロセスのばらつきに拘らず高精度の基準電圧を出力する基準電圧源回路に関する。
【０００２】
【従来の技術】
図３は従来の基準電圧源回路の一例の回路図を示す。同図中、電流密度（又は接合部の面積比）の異なるｎｐｎトランジスタＱ１，Ｑ２はベースを共通接続されており、トランジスタＱ１のコレクタ・ベース間を共通接続されて抵抗Ｒ１を介してｎｐｎトランジスタＱ４のエミッタ及び出力端子１２に接続され、トランジスタＱ１のエミッタは接地されている。トランジスタＱ２のコレクタはｎｐｎトランジスタＱ３のベースに接続されると共に抵抗Ｒ２を介してトランジスタＱ４のエミッタに接続され、トランジスタＱ２のエミッタは抵抗Ｒ３を介して接地されている。
【０００３】
トランジスタＱ３のコレクタはトランジスタＱ４のベース及び定電流源１０の一端に接続され、トランジスタＱ３のエミッタは接地されている。トランジスタＱ４のコレクタは電源ＶＣＣに接続され、定電流源１０の他端は電源ＶＣＣに接続されている。
【０００４】
【発明が解決しようとする課題】
従来回路の出力電圧Ｖ１は次式で表わされる。
【０００５】
【数１】
【０００６】
但し、ＶＢＥ１ ，ＶＢＥ２ ，ＶＢＥ３ 夫々はトランジスタＱ１，Ｑ２，Ｑ３夫々のベース・エミッタ間電圧降下、ＶＴ はＶＴ ＝ｋＴ／ｑで表わされ、ｋはボルツマン定数、Ｔは温度、ｑは電子電荷である。ＩＳ１，ＩＳ２夫々はトランジスタＱ１，Ｑ２のベース・エミッタ間の逆方向電流、ＩＣ１，ＩＣ２夫々はトランジスタＱ１，Ｑ２のコレクタ電流である。
【０００７】
上記の（１）式で右辺第１項のＶＢＥ３ は温度が高くなるほど値が減少する負の温度特性を持つのに対し、右辺第２項のＶＴ は温度が高くなるほど値が増大する正の温度特性を持ち、これらが相殺して出力電圧Ｖ１は温度に拘らず一定値となる。
しかし、従来回路では半導体製造プロセスのばらつきによって、トランジスタＱ３のベース・エミッタ間電圧ＶＢＥ３ がばらつく。このばらつきは数１０ｍＶ程度で従来は特に問題はなかった。ところが、リチウムイオン電池の充電回路や保護回路等においてはより高精度の基準電圧が求められており、上記の電圧ＶＢＥ３ の数１０ｍＶのばらつきは無視できないという問題があった。なお、ＶＢＥ１ −ＶＢＥ２ については相対値のばらつきのため影響は無視できる。
【０００８】
本発明は上記の点に鑑みなされたもので、半導体製造プロセスのばらつきに拘らず高精度の基準電圧を得ることのできる基準電圧源回路を提供することを目的とする。
【０００９】
【課題を解決するための手段】
請求項１に記載の発明は、電流密度が異なる一対のトランジスタで構成される差動回路と、
前記差動回路の一対のトランジスタ夫々のベースを一部抵抗の両端に接続されており、一端に出力トランジスタ及び出力端子が接続された複数抵抗の直列接続回路と、
前記複数抵抗の直列接続回路の他端に接続され、ダイオード接続されたトランジスタとを有し、
前記直列接続回路の複数抵抗を拡散抵抗で構成し、
前記ダイオード接続されたトランジスタはｐｎｐラテラルトランジスタであり、
前記拡散抵抗は前記ｐｎｐラテラルトランジスタのｐ形領域と同一プロセスで形成されるｐ形領域を用いる。
【００１０】
このように、直列接続回路の複数抵抗を拡散抵抗とすることにより、半導体製造プロセスのばらつきに応じて複数抵抗の抵抗値が増減し、ダイオード接続されたトランジスタのベース・エミッタ間の逆方向電流が半導体製造プロセスのばらつきで増減するのに合わせて上記ダイオード接続されたトランジスタのコレクタ電流を増減させることができ、これによって、ダイオード接続されたトランジスタのベース・エミッタ間電圧降下を半導体製造プロセスのばらつきに拘らず略一定とすることができ、高精度の基準電圧を発生でき、ダイオード接続されたトランジスタをｐｎｐラテラルトランジスタとし、拡散抵抗をｐ形領域に形成することにより、ｐ形領域の製造プロセスで不純物濃度の増減に応じてトランジスタのベース・エミッタ間の逆方向電流が増加（又は減少）したときは複数抵抗の抵抗値が減少（又は増加）して、トランジスタのコレクタ電流を増加（又は減少）させることができる。
【００１３】
【発明の実施の形態】
図１は本発明回路の一実施例の回路図を示す。同図中、ｐｎｐトランジスタＱ１５のベースは定電流源２０の一端に接続され、定電流源２０の他端は接地されている。トランジスタＱ１５のエミッタはトランジスタＱ１４のベースに接続されると共に抵抗Ｒ１０を介して電源ＶＣＣに接続され、トランジスタＱ１５のコレクタは接地されて、トランジスタＱ１５はエミッタフォロアを構成している。ｐｎｐトランジスタＱ１４のエミッタは電源ＶＣＣに接続され、コレクタは出力端子２２に接続されると共に、抵抗Ｒ１１の一端に接続されている。
【００１４】
抵抗Ｒ１１，Ｒ１２，Ｒ１３は拡散抵抗であり、直列接続回路を構成している。抵抗Ｒ１１，Ｒ１２の接続点はｎｐｎトランジスタＱ１１のベースに接続され、抵抗Ｒ１２，Ｒ１３の接続点はｎｐｎトランジスタＱ１２のベースに接続されている。トランジスタＱ１１，Ｑ１２は電流密度（又は接合部の面積比）が異なるもので、夫々のエミッタは共通接続されて抵抗Ｒ１４を介して接地されており、夫々のエミッタはｐｎｐトランジスタＱ１６，Ｑ１７のコレクタに接続されている。トランジスタＱ１６，Ｑ１７は夫々のベースをトランジスタＱ１６のコレクタと共通接続され、夫々のエミッタを電源ＶＣＣに接続されてカレントミラー回路を構成している。なお、トランジスタＱ１２，Ｑ１７夫々のベース・コレクタ間には位相補償用のコンデンサＣ１２，Ｃ１１夫々が接続されている。更に、トランジスタＱ１７のコレクタにはｎｐｎトランジスタＱ１８のベースが接続され、トランジスタＱ１８のコレクタは電源ＶＣＣに接続され、エミッタは定電流源２０の一端に接続されている。このトランジスタＱ１８はエミッタフォロアを構成し、トランジスタＱ１６，Ｑ１７夫々のコレクタの電位を合わせている。
【００１５】
ここで、トランジスタＱ１４は出力トランジスタであり、トランジスタＱ１５はトランジスタＱ１４の駆動能力を上げるためのエミッタフォロア回路である。また、トランジスタＱ１１，Ｑ１２は差動回路であり、トランジスタＱ１６，Ｑ１７は差動回路の電流源である。トランジスタＱ１３は差動回路のトランジスタＱ１１，Ｑ１２と共に出力電圧Ｖｏｕｔ の温度特性を補償するためのトランジスタである。
【００１６】
図２はトランジスタＱ１３と抵抗Ｒ１３の断面構造図を示す。同図中、ｐ形の半導体基板４０の表面にｎ形ウエル４２，４４が形成されている。各ウエルはｎ＋ 形埋め込み層４６及びｐ形アイソレーション領域４８により分離されている。ｎ形ウエル４２内には不純物拡散によるｐ形領域５０，５２とｎ＋ 形領域５４が形成されている。上記のｐ形領域５０，５２にはエミッタ電極５６，コレクタ電極５８が設けられ、ｎ＋ 形領域５４にはベース電極６０が設けられて、ラテラルｐｎｐトランジスタＱ１３が形成されている。
【００１７】
また、ｎ形ウエル４４内には不純物拡散によるｐ形領域６２とｎ＋ 形領域６４が形成されている。ｐ形領域の互いに離間した位置に抵抗電極６６，６８が設けられ、ｎ＋ 形領域６４にはウエル電位を与えるための電極７０が設けられて拡散抵抗Ｒ１３が形成されている。なお、抵抗Ｒ１１，Ｒ１２についても上記の抵抗Ｒ１３と同一構造である。
【００１８】
図１の出力電圧Ｖｏｕｔ は次式で表わされる。
【００１９】
【数２】
【００２０】
但し、ＶＢＥ１１，ＶＢＥ１２，ＶＢＥ１３夫々はトランジスタＱ１１，Ｑ１２，Ｑ１３夫々のベース・エミッタ間電圧降下、ＩＳ１１ ，ＩＳ１２ 夫々はトランジスタＱ１１，Ｑ１２のベース・エミッタ間の逆方向電流、ＩＣ１１ ，ＩＣ１２ 夫々はトランジスタＱ１１，Ｑ１２のコレクタ電流である。上記の（２）式の右辺第２項はトランジスタＱ１１，Ｑ１２のベース・エミッタ間電圧降下の差によって抵抗Ｒ１２に流れる電流が抵抗Ｒ１１，Ｒ１２，Ｒ１３を流れることで生じる電圧降下を表わしている。
【００２１】
上記の（２）式で右辺第１項のＶＢＥ１３は温度が高くなるほど値が減少する負の温度特性を持つのに対し、右辺第２項のＶＴ は温度が高くなるほど値が増大する正の温度特性を持ち、これらが相殺して出力電圧Ｖｏｕｔ は温度に拘らず一定値となる。
また、ＶＢＥ１３は次式で表わされる。
【００２２】
【数３】
【００２３】
但し、ＩＳ１３ ，ＩＣ１３ 夫々はトランジスタＱ１３のベース・エミッタ間の逆方向電流、コレクタ電流である。
ここで、トランジスタＱ１３のｐ形領域５０，５２の不純物拡散濃度が高いとき（３）式の逆方向電流ＩＳ１３ は不純物拡散濃度と比例関係で増加する。また、ｐ形領域５０，５２と同一拡散工程で形成されるｐ形領域６２を用いた抵抗Ｒ１１，Ｒ１２，Ｒ１３夫々は不純物濃度が高くなると低抵抗となるため、コレクタ電流ＩＣ１３ も増加する。従って、（３）式におけるＩＣ１３ ／ＩＳ１３ は半導体製造プロセスのばらつきにより不純物拡散濃度が高くなっても略一定となり、ＶＢＥ１３は略一定となる。
【００２４】
一方、トランジスタＱ１３のｐ形領域５０，５２の不純物拡散濃度が低いとき（３）式の逆方向電流ＩＳ１３ は不純物拡散濃度と比例関係で減少する。また、ｐ形領域５０，５２と同一拡散工程で形成されるｐ形領域６２を用いた抵抗Ｒ１１，Ｒ１２，Ｒ１３夫々は不純物濃度が低くなると高抵抗となるため、コレクタ電流ＩＣ１３ も減少する。従って、（３）式におけるＩＣ１３ ／ＩＳ１３ は半導体製造プロセスのばらつきにより不純物拡散濃度が低くなっても略一定となり、ＶＢＥ１３は略一定となる。
【００２５】
【発明の効果】
上述の如く、請求項１に記載の発明によれば、直列接続回路の複数抵抗を拡散抵抗とすることにより、半導体製造プロセスのばらつきに応じて複数抵抗の抵抗値が増減し、ダイオード接続されたトランジスタのベース・エミッタ間の逆方向電流が半導体製造プロセスのばらつきで増減するのに合わせて上記ダイオード接続されたトランジスタのコレクタ電流を増減させることができ、これによって、ダイオード接続されたトランジスタのベース・エミッタ間電圧降下を半導体製造プロセスのばらつきに拘らず略一定とすることができ、高精度の基準電圧を発生でき、ダイオード接続されたトランジスタをｐｎｐラテラルトランジスタとし、拡散抵抗をｐ形領域に形成することにより、ｐ形領域の製造プロセスで不純物濃度の増減に応じてトランジスタのベース・エミッタ間の逆方向電流が増加（又は減少）したときは複数抵抗の抵抗値が減少（又は増加）して、トランジスタのコレクタ電流を増加（又は減少）させることができる。
【図面の簡単な説明】
【図１】本発明回路の一実施例の回路図である。
【図２】本発明回路の一部の断面構造図である。
【図３】従来回路の一例の回路図である。
【符号の説明】
Ｃ１１，Ｃ１２ コンデンサ
Ｑ１１，Ｑ１２，Ｑ１８ ｎｐｎトランジスタ
Ｑ１３〜Ｑ１７ ｐｎｐトランジスタ
Ｒ１０〜Ｒ１４ 抵抗
２０ 定電流源
【発明の属する技術分野】
本発明は基準電圧源回路に関し、半導体製造プロセスのばらつきに拘らず高精度の基準電圧を出力する基準電圧源回路に関する。
【０００２】
【従来の技術】
図３は従来の基準電圧源回路の一例の回路図を示す。同図中、電流密度（又は接合部の面積比）の異なるｎｐｎトランジスタＱ１，Ｑ２はベースを共通接続されており、トランジスタＱ１のコレクタ・ベース間を共通接続されて抵抗Ｒ１を介してｎｐｎトランジスタＱ４のエミッタ及び出力端子１２に接続され、トランジスタＱ１のエミッタは接地されている。トランジスタＱ２のコレクタはｎｐｎトランジスタＱ３のベースに接続されると共に抵抗Ｒ２を介してトランジスタＱ４のエミッタに接続され、トランジスタＱ２のエミッタは抵抗Ｒ３を介して接地されている。
【０００３】
トランジスタＱ３のコレクタはトランジスタＱ４のベース及び定電流源１０の一端に接続され、トランジスタＱ３のエミッタは接地されている。トランジスタＱ４のコレクタは電源ＶＣＣに接続され、定電流源１０の他端は電源ＶＣＣに接続されている。
【０００４】
【発明が解決しようとする課題】
従来回路の出力電圧Ｖ１は次式で表わされる。
【０００５】
【数１】
但し、ＶＢＥ１ ，ＶＢＥ２ ，ＶＢＥ３ 夫々はトランジスタＱ１，Ｑ２，Ｑ３夫々のベース・エミッタ間電圧降下、ＶＴ はＶＴ ＝ｋＴ／ｑで表わされ、ｋはボルツマン定数、Ｔは温度、ｑは電子電荷である。ＩＳ１，ＩＳ２夫々はトランジスタＱ１，Ｑ２のベース・エミッタ間の逆方向電流、ＩＣ１，ＩＣ２夫々はトランジスタＱ１，Ｑ２のコレクタ電流である。
【０００７】
上記の（１）式で右辺第１項のＶＢＥ３ は温度が高くなるほど値が減少する負の温度特性を持つのに対し、右辺第２項のＶＴ は温度が高くなるほど値が増大する正の温度特性を持ち、これらが相殺して出力電圧Ｖ１は温度に拘らず一定値となる。
しかし、従来回路では半導体製造プロセスのばらつきによって、トランジスタＱ３のベース・エミッタ間電圧ＶＢＥ３ がばらつく。このばらつきは数１０ｍＶ程度で従来は特に問題はなかった。ところが、リチウムイオン電池の充電回路や保護回路等においてはより高精度の基準電圧が求められており、上記の電圧ＶＢＥ３ の数１０ｍＶのばらつきは無視できないという問題があった。なお、ＶＢＥ１ −ＶＢＥ２ については相対値のばらつきのため影響は無視できる。
【０００８】
本発明は上記の点に鑑みなされたもので、半導体製造プロセスのばらつきに拘らず高精度の基準電圧を得ることのできる基準電圧源回路を提供することを目的とする。
【０００９】
【課題を解決するための手段】
請求項１に記載の発明は、電流密度が異なる一対のトランジスタで構成される差動回路と、
前記差動回路の一対のトランジスタ夫々のベースを一部抵抗の両端に接続されており、一端に出力トランジスタ及び出力端子が接続された複数抵抗の直列接続回路と、
前記複数抵抗の直列接続回路の他端に接続され、ダイオード接続されたトランジスタとを有し、
前記直列接続回路の複数抵抗を拡散抵抗で構成し、
前記ダイオード接続されたトランジスタはｐｎｐラテラルトランジスタであり、
前記拡散抵抗は前記ｐｎｐラテラルトランジスタのｐ形領域と同一プロセスで形成されるｐ形領域を用いる。
【００１０】
このように、直列接続回路の複数抵抗を拡散抵抗とすることにより、半導体製造プロセスのばらつきに応じて複数抵抗の抵抗値が増減し、ダイオード接続されたトランジスタのベース・エミッタ間の逆方向電流が半導体製造プロセスのばらつきで増減するのに合わせて上記ダイオード接続されたトランジスタのコレクタ電流を増減させることができ、これによって、ダイオード接続されたトランジスタのベース・エミッタ間電圧降下を半導体製造プロセスのばらつきに拘らず略一定とすることができ、高精度の基準電圧を発生でき、ダイオード接続されたトランジスタをｐｎｐラテラルトランジスタとし、拡散抵抗をｐ形領域に形成することにより、ｐ形領域の製造プロセスで不純物濃度の増減に応じてトランジスタのベース・エミッタ間の逆方向電流が増加（又は減少）したときは複数抵抗の抵抗値が減少（又は増加）して、トランジスタのコレクタ電流を増加（又は減少）させることができる。
【００１３】
【発明の実施の形態】
図１は本発明回路の一実施例の回路図を示す。同図中、ｐｎｐトランジスタＱ１５のベースは定電流源２０の一端に接続され、定電流源２０の他端は接地されている。トランジスタＱ１５のエミッタはトランジスタＱ１４のベースに接続されると共に抵抗Ｒ１０を介して電源ＶＣＣに接続され、トランジスタＱ１５のコレクタは接地されて、トランジスタＱ１５はエミッタフォロアを構成している。ｐｎｐトランジスタＱ１４のエミッタは電源ＶＣＣに接続され、コレクタは出力端子２２に接続されると共に、抵抗Ｒ１１の一端に接続されている。
【００１４】
抵抗Ｒ１１，Ｒ１２，Ｒ１３は拡散抵抗であり、直列接続回路を構成している。抵抗Ｒ１１，Ｒ１２の接続点はｎｐｎトランジスタＱ１１のベースに接続され、抵抗Ｒ１２，Ｒ１３の接続点はｎｐｎトランジスタＱ１２のベースに接続されている。トランジスタＱ１１，Ｑ１２は電流密度（又は接合部の面積比）が異なるもので、夫々のエミッタは共通接続されて抵抗Ｒ１４を介して接地されており、夫々のエミッタはｐｎｐトランジスタＱ１６，Ｑ１７のコレクタに接続されている。トランジスタＱ１６，Ｑ１７は夫々のベースをトランジスタＱ１６のコレクタと共通接続され、夫々のエミッタを電源ＶＣＣに接続されてカレントミラー回路を構成している。なお、トランジスタＱ１２，Ｑ１７夫々のベース・コレクタ間には位相補償用のコンデンサＣ１２，Ｃ１１夫々が接続されている。更に、トランジスタＱ１７のコレクタにはｎｐｎトランジスタＱ１８のベースが接続され、トランジスタＱ１８のコレクタは電源ＶＣＣに接続され、エミッタは定電流源２０の一端に接続されている。このトランジスタＱ１８はエミッタフォロアを構成し、トランジスタＱ１６，Ｑ１７夫々のコレクタの電位を合わせている。
【００１５】
ここで、トランジスタＱ１４は出力トランジスタであり、トランジスタＱ１５はトランジスタＱ１４の駆動能力を上げるためのエミッタフォロア回路である。また、トランジスタＱ１１，Ｑ１２は差動回路であり、トランジスタＱ１６，Ｑ１７は差動回路の電流源である。トランジスタＱ１３は差動回路のトランジスタＱ１１，Ｑ１２と共に出力電圧Ｖｏｕｔ の温度特性を補償するためのトランジスタである。
【００１６】
図２はトランジスタＱ１３と抵抗Ｒ１３の断面構造図を示す。同図中、ｐ形の半導体基板４０の表面にｎ形ウエル４２，４４が形成されている。各ウエルはｎ＋ 形埋め込み層４６及びｐ形アイソレーション領域４８により分離されている。ｎ形ウエル４２内には不純物拡散によるｐ形領域５０，５２とｎ＋ 形領域５４が形成されている。上記のｐ形領域５０，５２にはエミッタ電極５６，コレクタ電極５８が設けられ、ｎ＋ 形領域５４にはベース電極６０が設けられて、ラテラルｐｎｐトランジスタＱ１３が形成されている。
【００１７】
また、ｎ形ウエル４４内には不純物拡散によるｐ形領域６２とｎ＋ 形領域６４が形成されている。ｐ形領域の互いに離間した位置に抵抗電極６６，６８が設けられ、ｎ＋ 形領域６４にはウエル電位を与えるための電極７０が設けられて拡散抵抗Ｒ１３が形成されている。なお、抵抗Ｒ１１，Ｒ１２についても上記の抵抗Ｒ１３と同一構造である。
【００１８】
図１の出力電圧Ｖｏｕｔ は次式で表わされる。
【００１９】
【数２】
但し、ＶＢＥ１１，ＶＢＥ１２，ＶＢＥ１３夫々はトランジスタＱ１１，Ｑ１２，Ｑ１３夫々のベース・エミッタ間電圧降下、ＩＳ１１ ，ＩＳ１２ 夫々はトランジスタＱ１１，Ｑ１２のベース・エミッタ間の逆方向電流、ＩＣ１１ ，ＩＣ１２ 夫々はトランジスタＱ１１，Ｑ１２のコレクタ電流である。上記の（２）式の右辺第２項はトランジスタＱ１１，Ｑ１２のベース・エミッタ間電圧降下の差によって抵抗Ｒ１２に流れる電流が抵抗Ｒ１１，Ｒ１２，Ｒ１３を流れることで生じる電圧降下を表わしている。
【００２１】
上記の（２）式で右辺第１項のＶＢＥ１３は温度が高くなるほど値が減少する負の温度特性を持つのに対し、右辺第２項のＶＴ は温度が高くなるほど値が増大する正の温度特性を持ち、これらが相殺して出力電圧Ｖｏｕｔ は温度に拘らず一定値となる。
また、ＶＢＥ１３は次式で表わされる。
【００２２】
【数３】
但し、ＩＳ１３ ，ＩＣ１３ 夫々はトランジスタＱ１３のベース・エミッタ間の逆方向電流、コレクタ電流である。
ここで、トランジスタＱ１３のｐ形領域５０，５２の不純物拡散濃度が高いとき（３）式の逆方向電流ＩＳ１３ は不純物拡散濃度と比例関係で増加する。また、ｐ形領域５０，５２と同一拡散工程で形成されるｐ形領域６２を用いた抵抗Ｒ１１，Ｒ１２，Ｒ１３夫々は不純物濃度が高くなると低抵抗となるため、コレクタ電流ＩＣ１３ も増加する。従って、（３）式におけるＩＣ１３ ／ＩＳ１３ は半導体製造プロセスのばらつきにより不純物拡散濃度が高くなっても略一定となり、ＶＢＥ１３は略一定となる。
【００２４】
一方、トランジスタＱ１３のｐ形領域５０，５２の不純物拡散濃度が低いとき（３）式の逆方向電流ＩＳ１３ は不純物拡散濃度と比例関係で減少する。また、ｐ形領域５０，５２と同一拡散工程で形成されるｐ形領域６２を用いた抵抗Ｒ１１，Ｒ１２，Ｒ１３夫々は不純物濃度が低くなると高抵抗となるため、コレクタ電流ＩＣ１３ も減少する。従って、（３）式におけるＩＣ１３ ／ＩＳ１３ は半導体製造プロセスのばらつきにより不純物拡散濃度が低くなっても略一定となり、ＶＢＥ１３は略一定となる。
【００２５】
【発明の効果】
上述の如く、請求項１に記載の発明によれば、直列接続回路の複数抵抗を拡散抵抗とすることにより、半導体製造プロセスのばらつきに応じて複数抵抗の抵抗値が増減し、ダイオード接続されたトランジスタのベース・エミッタ間の逆方向電流が半導体製造プロセスのばらつきで増減するのに合わせて上記ダイオード接続されたトランジスタのコレクタ電流を増減させることができ、これによって、ダイオード接続されたトランジスタのベース・エミッタ間電圧降下を半導体製造プロセスのばらつきに拘らず略一定とすることができ、高精度の基準電圧を発生でき、ダイオード接続されたトランジスタをｐｎｐラテラルトランジスタとし、拡散抵抗をｐ形領域に形成することにより、ｐ形領域の製造プロセスで不純物濃度の増減に応じてトランジスタのベース・エミッタ間の逆方向電流が増加（又は減少）したときは複数抵抗の抵抗値が減少（又は増加）して、トランジスタのコレクタ電流を増加（又は減少）させることができる。
【図面の簡単な説明】
【図１】本発明回路の一実施例の回路図である。
【図２】本発明回路の一部の断面構造図である。
【図３】従来回路の一例の回路図である。
【符号の説明】
Ｃ１１，Ｃ１２ コンデンサ
Ｑ１１，Ｑ１２，Ｑ１８ ｎｐｎトランジスタ
Ｑ１３〜Ｑ１７ ｐｎｐトランジスタ
Ｒ１０〜Ｒ１４ 抵抗
２０ 定電流源
Claims (1)
- 電流密度が異なる一対のトランジスタで構成される差動回路と、
前記差動回路の一対のトランジスタ夫々のベースを一部抵抗の両端に接続されており、一端に出力トランジスタ及び出力端子が接続された複数抵抗の直列接続回路と、
前記複数抵抗の直列接続回路の他端に接続され、ダイオード接続されたトランジスタとを有し、
前記直列接続回路の複数抵抗を拡散抵抗で構成し、
前記ダイオード接続されたトランジスタはｐｎｐラテラルトランジスタであり、
前記拡散抵抗は前記ｐｎｐラテラルトランジスタのｐ形領域と同一プロセスで形成されるｐ形領域を用いることを特徴とする基準電圧源回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21864397A JP3593858B2 (ja) | 1997-08-13 | 1997-08-13 | 基準電圧源回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21864397A JP3593858B2 (ja) | 1997-08-13 | 1997-08-13 | 基準電圧源回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1165690A JPH1165690A (ja) | 1999-03-09 |
| JP3593858B2 true JP3593858B2 (ja) | 2004-11-24 |
Family
ID=16723173
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21864397A Expired - Lifetime JP3593858B2 (ja) | 1997-08-13 | 1997-08-13 | 基準電圧源回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3593858B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102005033434A1 (de) * | 2005-07-18 | 2007-01-25 | Infineon Technologies Ag | Referenzspannungserzeugungsschaltung zur Erzeugung kleiner Referenzspannungen |
| DE102006044662B4 (de) * | 2006-09-21 | 2012-12-20 | Infineon Technologies Ag | Referenzspannungserzeugungsschaltung |
| JP2012044108A (ja) | 2010-08-23 | 2012-03-01 | Mitsumi Electric Co Ltd | 半導体集積回路、該回路を備えるスイッチング電源及び該電源を備える制御システム |
| CN108287586A (zh) * | 2018-01-30 | 2018-07-17 | 上海华虹宏力半导体制造有限公司 | 参考电压源电路 |
-
1997
- 1997-08-13 JP JP21864397A patent/JP3593858B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1165690A (ja) | 1999-03-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0429198B1 (en) | Bandgap reference voltage circuit | |
| JPH05206755A (ja) | 基準電圧発生回路 | |
| JPS6326895B2 (ja) | ||
| US6288525B1 (en) | Merged NPN and PNP transistor stack for low noise and low supply voltage bandgap | |
| JPH0123802B2 (ja) | ||
| JP3593858B2 (ja) | 基準電圧源回路 | |
| US4352057A (en) | Constant current source | |
| JP2595545B2 (ja) | 定電圧回路 | |
| JPH0690656B2 (ja) | 基準電圧の形成回路 | |
| JPH04290B2 (ja) | ||
| US7057443B2 (en) | Temperature independent current source and active filter circuit using the same | |
| JPH0784658A (ja) | 電流源 | |
| US6020731A (en) | Constant voltage output circuit which determines a common base electric potential for first and second bipolar transistors whose bases are connected | |
| JPH0755621Y2 (ja) | 基準電圧発生回路 | |
| JP2638771B2 (ja) | 基準電圧発生装置 | |
| JP2526560B2 (ja) | 定電圧発生回路 | |
| JPH0546096Y2 (ja) | ||
| JPH0435775Y2 (ja) | ||
| JPH0682309B2 (ja) | 基準電圧発生回路 | |
| JPS6117621Y2 (ja) | ||
| JP2001124632A (ja) | 温度センサ回路 | |
| JPH09146648A (ja) | 基準電圧発生回路 | |
| JPH036020Y2 (ja) | ||
| JP3437274B2 (ja) | 基準電圧回路 | |
| JP2591817Y2 (ja) | 定電圧生成回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040513 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040518 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040714 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040810 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040823 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100910 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110910 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120910 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130910 Year of fee payment: 9 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |