JPH1165690A - 基準電圧源回路 - Google Patents
基準電圧源回路Info
- Publication number
- JPH1165690A JPH1165690A JP9218643A JP21864397A JPH1165690A JP H1165690 A JPH1165690 A JP H1165690A JP 9218643 A JP9218643 A JP 9218643A JP 21864397 A JP21864397 A JP 21864397A JP H1165690 A JPH1165690 A JP H1165690A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- reference voltage
- emitter
- resistors
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Control Of Electrical Variables (AREA)
Abstract
(57)【要約】
【課題】 半導体製造プロセスのばらつきに拘らず高精
度の基準電圧を得ることのできる基準電圧源回路を提供
することを目的とする。 【解決手段】 電流密度が異なる一対のトランジスタで
構成される差動回路と、前記差動回路の一対のトランジ
スタ夫々のベースを一部抵抗の両端に接続されており、
一端に出力トランジスタ及び出力端子が接続された複数
抵抗の直列接続回路と、複数抵抗の直列接続回路の他端
に接続されダイオード接続されたトランジスタとを有
し、前記直列接続回路の複数抵抗を拡散抵抗で構成す
る。このため、半導体製造プロセスのばらつきに応じて
複数抵抗の抵抗値が増減し、ダイオード接続されたトラ
ンジスタのベース・エミッタ間の逆方向電流がプロセス
のばらつきで増減するのに合わせて上記トランジスタの
コレクタ電流を増減させることができ、トランジスタの
ベース・エミッタ間電圧降下を略一定とすることができ
る。
度の基準電圧を得ることのできる基準電圧源回路を提供
することを目的とする。 【解決手段】 電流密度が異なる一対のトランジスタで
構成される差動回路と、前記差動回路の一対のトランジ
スタ夫々のベースを一部抵抗の両端に接続されており、
一端に出力トランジスタ及び出力端子が接続された複数
抵抗の直列接続回路と、複数抵抗の直列接続回路の他端
に接続されダイオード接続されたトランジスタとを有
し、前記直列接続回路の複数抵抗を拡散抵抗で構成す
る。このため、半導体製造プロセスのばらつきに応じて
複数抵抗の抵抗値が増減し、ダイオード接続されたトラ
ンジスタのベース・エミッタ間の逆方向電流がプロセス
のばらつきで増減するのに合わせて上記トランジスタの
コレクタ電流を増減させることができ、トランジスタの
ベース・エミッタ間電圧降下を略一定とすることができ
る。
Description
【０００１】
【発明の属する技術分野】本発明は基準電圧源回路に関
し、半導体製造プロセスのばらつきに拘らず高精度の基
準電圧を出力する基準電圧源回路に関する。
し、半導体製造プロセスのばらつきに拘らず高精度の基
準電圧を出力する基準電圧源回路に関する。
【０００２】
【従来の技術】図３は従来の基準電圧源回路の一例の回
路図を示す。同図中、電流密度（又は接合部の面積比）
の異なるｎｐｎトランジスタＱ１，Ｑ２はベースを共通
接続されており、トランジスタＱ１のコレクタ・ベース
間を共通接続されて抵抗Ｒ１を介してｎｐｎトランジス
タＱ４のエミッタ及び出力端子１２に接続され、トラン
ジスタＱ１のエミッタは接地されている。トランジスタ
Ｑ２のコレクタはｎｐｎトランジスタＱ３のベースに接
続されると共に抵抗Ｒ２を介してトランジスタＱ４のエ
ミッタに接続され、トランジスタＱ２のエミッタは抵抗
Ｒ３を介して接地されている。
路図を示す。同図中、電流密度（又は接合部の面積比）
の異なるｎｐｎトランジスタＱ１，Ｑ２はベースを共通
接続されており、トランジスタＱ１のコレクタ・ベース
間を共通接続されて抵抗Ｒ１を介してｎｐｎトランジス
タＱ４のエミッタ及び出力端子１２に接続され、トラン
ジスタＱ１のエミッタは接地されている。トランジスタ
Ｑ２のコレクタはｎｐｎトランジスタＱ３のベースに接
続されると共に抵抗Ｒ２を介してトランジスタＱ４のエ
ミッタに接続され、トランジスタＱ２のエミッタは抵抗
Ｒ３を介して接地されている。
【０００３】トランジスタＱ３のコレクタはトランジス
タＱ４のベース及び定電流源１０の一端に接続され、ト
ランジスタＱ３のエミッタは接地されている。トランジ
スタＱ４のコレクタは電源ＶCCに接続され、定電流源１
０の他端は電源ＶCCに接続されている。
タＱ４のベース及び定電流源１０の一端に接続され、ト
ランジスタＱ３のエミッタは接地されている。トランジ
スタＱ４のコレクタは電源ＶCCに接続され、定電流源１
０の他端は電源ＶCCに接続されている。
【０００４】
【発明が解決しようとする課題】従来回路の出力電圧Ｖ
１は次式で表わされる。
１は次式で表わされる。
【０００５】
【数１】
【０００６】但し、ＶBE1 ，ＶBE2 ，ＶBE3 夫々はトラ
ンジスタＱ１，Ｑ２，Ｑ３夫々のベース・エミッタ間電
圧降下、ＶT はＶT ＝ｋＴ／ｑで表わされ、ｋはボルツ
マン定数、Ｔは温度、ｑは電子電荷である。ＩS1，ＩS2
夫々はトランジスタＱ１，Ｑ２のベース・エミッタ間の
逆方向電流、ＩC1，ＩC2夫々はトランジスタＱ１，Ｑ２
のコレクタ電流である。
ンジスタＱ１，Ｑ２，Ｑ３夫々のベース・エミッタ間電
圧降下、ＶT はＶT ＝ｋＴ／ｑで表わされ、ｋはボルツ
マン定数、Ｔは温度、ｑは電子電荷である。ＩS1，ＩS2
夫々はトランジスタＱ１，Ｑ２のベース・エミッタ間の
逆方向電流、ＩC1，ＩC2夫々はトランジスタＱ１，Ｑ２
のコレクタ電流である。
【０００７】上記の（１）式で右辺第１項のＶBE3 は温
度が高くなるほど値が減少する負の温度特性を持つのに
対し、右辺第２項のＶT は温度が高くなるほど値が増大
する正の温度特性を持ち、これらが相殺して出力電圧Ｖ
１は温度に拘らず一定値となる。しかし、従来回路では
半導体製造プロセスのばらつきによって、トランジスタ
Ｑ３のベース・エミッタ間電圧ＶBE3 がばらつく。この
ばらつきは数１０ｍＶ程度で従来は特に問題はなかっ
た。ところが、リチウムイオン電池の充電回路や保護回
路等においてはより高精度の基準電圧が求められてお
り、上記の電圧ＶBE3の数１０ｍＶのばらつきは無視で
きないという問題があった。なお、ＶBE1 −Ｖ BE2 につ
いては相対値のばらつきのため影響は無視できる。
度が高くなるほど値が減少する負の温度特性を持つのに
対し、右辺第２項のＶT は温度が高くなるほど値が増大
する正の温度特性を持ち、これらが相殺して出力電圧Ｖ
１は温度に拘らず一定値となる。しかし、従来回路では
半導体製造プロセスのばらつきによって、トランジスタ
Ｑ３のベース・エミッタ間電圧ＶBE3 がばらつく。この
ばらつきは数１０ｍＶ程度で従来は特に問題はなかっ
た。ところが、リチウムイオン電池の充電回路や保護回
路等においてはより高精度の基準電圧が求められてお
り、上記の電圧ＶBE3の数１０ｍＶのばらつきは無視で
きないという問題があった。なお、ＶBE1 −Ｖ BE2 につ
いては相対値のばらつきのため影響は無視できる。
【０００８】本発明は上記の点に鑑みなされたもので、
半導体製造プロセスのばらつきに拘らず高精度の基準電
圧を得ることのできる基準電圧源回路を提供することを
目的とする。
半導体製造プロセスのばらつきに拘らず高精度の基準電
圧を得ることのできる基準電圧源回路を提供することを
目的とする。
【０００９】
【課題を解決するための手段】請求項１に記載の発明
は、電流密度が異なる一対のトランジスタで構成される
差動回路と、前記差動回路の一対のトランジスタ夫々の
ベースを一部抵抗の両端に接続されており、一端に出力
トランジスタ及び出力端子が接続された複数抵抗の直列
接続回路と、前記複数抵抗の直列接続回路の他端に接続
され、ダイオード接続されたトランジスタとを有し、前
記直列接続回路の複数抵抗を拡散抵抗で構成する。
は、電流密度が異なる一対のトランジスタで構成される
差動回路と、前記差動回路の一対のトランジスタ夫々の
ベースを一部抵抗の両端に接続されており、一端に出力
トランジスタ及び出力端子が接続された複数抵抗の直列
接続回路と、前記複数抵抗の直列接続回路の他端に接続
され、ダイオード接続されたトランジスタとを有し、前
記直列接続回路の複数抵抗を拡散抵抗で構成する。
【００１０】このように、直列接続回路の複数抵抗を拡
散抵抗とすることにより、半導体製造プロセスのばらつ
きに応じて複数抵抗の抵抗値が増減し、ダイオード接続
されたトランジスタのベース・エミッタ間の逆方向電流
が半導体製造プロセスのばらつきで増減するのに合わせ
て上記ダイオード接続されたトランジスタのコレクタ電
流を増減させることができ、これによって、ダイオード
接続されたトランジスタのベース・エミッタ間電圧降下
を半導体製造プロセスのばらつきに拘らず略一定とする
ことができ、高精度の基準電圧を発生できる。
散抵抗とすることにより、半導体製造プロセスのばらつ
きに応じて複数抵抗の抵抗値が増減し、ダイオード接続
されたトランジスタのベース・エミッタ間の逆方向電流
が半導体製造プロセスのばらつきで増減するのに合わせ
て上記ダイオード接続されたトランジスタのコレクタ電
流を増減させることができ、これによって、ダイオード
接続されたトランジスタのベース・エミッタ間電圧降下
を半導体製造プロセスのばらつきに拘らず略一定とする
ことができ、高精度の基準電圧を発生できる。
【００１１】請求項２に記載の発明は、請求項１記載の
基準電圧源回路において、前記ダイオード接続されたト
ランジスタはｐｎｐラテラルトランジスタであり、前記
拡散抵抗は前記ｐｎｐラテラルトランジスタのｐ形領域
と同一プロセスで形成されるｐ形領域を用いる。
基準電圧源回路において、前記ダイオード接続されたト
ランジスタはｐｎｐラテラルトランジスタであり、前記
拡散抵抗は前記ｐｎｐラテラルトランジスタのｐ形領域
と同一プロセスで形成されるｐ形領域を用いる。
【００１２】このように、ダイオード接続されたトラン
ジスタをｐｎｐラテラルトランジスタとし、拡散抵抗を
ｐ形領域に形成することにより、ｐ形領域の製造プロセ
スで不純物濃度の増減に応じてトランジスタのベース・
エミッタ間の逆方向電流が増加（又は減少）したときは
複数抵抗の抵抗値が減少（又は増加）して、トランジス
タのコレクタ電流を増加（又は減少）させることができ
る。
ジスタをｐｎｐラテラルトランジスタとし、拡散抵抗を
ｐ形領域に形成することにより、ｐ形領域の製造プロセ
スで不純物濃度の増減に応じてトランジスタのベース・
エミッタ間の逆方向電流が増加（又は減少）したときは
複数抵抗の抵抗値が減少（又は増加）して、トランジス
タのコレクタ電流を増加（又は減少）させることができ
る。
【００１３】
【発明の実施の形態】図１は本発明回路の一実施例の回
路図を示す。同図中、ｐｎｐトランジスタＱ１５のベー
スは定電流源２０の一端に接続され、定電流源２０の他
端は接地されている。トランジスタＱ１５のエミッタは
トランジスタＱ１４のベースに接続されると共に抵抗Ｒ
１０を介して電源ＶCCに接続され、トランジスタＱ１５
のコレクタは接地されて、トランジスタＱ１５はエミッ
タフォロアを構成している。ｐｎｐトランジスタＱ１４
のエミッタは電源ＶCCに接続され、コレクタは出力端子
２２に接続されると共に、抵抗Ｒ１１の一端に接続され
ている。
路図を示す。同図中、ｐｎｐトランジスタＱ１５のベー
スは定電流源２０の一端に接続され、定電流源２０の他
端は接地されている。トランジスタＱ１５のエミッタは
トランジスタＱ１４のベースに接続されると共に抵抗Ｒ
１０を介して電源ＶCCに接続され、トランジスタＱ１５
のコレクタは接地されて、トランジスタＱ１５はエミッ
タフォロアを構成している。ｐｎｐトランジスタＱ１４
のエミッタは電源ＶCCに接続され、コレクタは出力端子
２２に接続されると共に、抵抗Ｒ１１の一端に接続され
ている。
【００１４】抵抗Ｒ１１，Ｒ１２，Ｒ１３は拡散抵抗で
あり、直列接続回路を構成している。抵抗Ｒ１１，Ｒ１
２の接続点はｎｐｎトランジスタＱ１１のベースに接続
され、抵抗Ｒ１２，Ｒ１３の接続点はｎｐｎトランジス
タＱ１２のベースに接続されている。トランジスタＱ１
１，Ｑ１２は電流密度（又は接合部の面積比）が異なる
もので、夫々のエミッタは共通接続されて抵抗Ｒ１４を
介して接地されており、夫々のエミッタはｐｎｐトラン
ジスタＱ１６，Ｑ１７のコレクタに接続されている。ト
ランジスタＱ１６，Ｑ１７は夫々のベースをトランジス
タＱ１６のコレクタと共通接続され、夫々のエミッタを
電源ＶCCに接続されてカレントミラー回路を構成してい
る。なお、トランジスタＱ１２，Ｑ１７夫々のベース・
コレクタ間には位相補償用のコンデンサＣ１２，Ｃ１１
夫々が接続されている。更に、トランジスタＱ１７のコ
レクタにはｎｐｎトランジスタＱ１８のベースが接続さ
れ、トランジスタＱ１８のコレクタは電源ＶCCに接続さ
れ、エミッタは定電流源２０の一端に接続されている。
このトランジスタＱ１８はエミッタフォロアを構成し、
トランジスタＱ１６，Ｑ１７夫々のコレクタの電位を合
わせている。
あり、直列接続回路を構成している。抵抗Ｒ１１，Ｒ１
２の接続点はｎｐｎトランジスタＱ１１のベースに接続
され、抵抗Ｒ１２，Ｒ１３の接続点はｎｐｎトランジス
タＱ１２のベースに接続されている。トランジスタＱ１
１，Ｑ１２は電流密度（又は接合部の面積比）が異なる
もので、夫々のエミッタは共通接続されて抵抗Ｒ１４を
介して接地されており、夫々のエミッタはｐｎｐトラン
ジスタＱ１６，Ｑ１７のコレクタに接続されている。ト
ランジスタＱ１６，Ｑ１７は夫々のベースをトランジス
タＱ１６のコレクタと共通接続され、夫々のエミッタを
電源ＶCCに接続されてカレントミラー回路を構成してい
る。なお、トランジスタＱ１２，Ｑ１７夫々のベース・
コレクタ間には位相補償用のコンデンサＣ１２，Ｃ１１
夫々が接続されている。更に、トランジスタＱ１７のコ
レクタにはｎｐｎトランジスタＱ１８のベースが接続さ
れ、トランジスタＱ１８のコレクタは電源ＶCCに接続さ
れ、エミッタは定電流源２０の一端に接続されている。
このトランジスタＱ１８はエミッタフォロアを構成し、
トランジスタＱ１６，Ｑ１７夫々のコレクタの電位を合
わせている。
【００１５】ここで、トランジスタＱ１４は出力トラン
ジスタであり、トランジスタＱ１５はトランジスタＱ１
４の駆動能力を上げるためのエミッタフォロア回路であ
る。また、トランジスタＱ１１，Ｑ１２は差動回路であ
り、トランジスタＱ１６，Ｑ１７は差動回路の電流源で
ある。トランジスタＱ１３は差動回路のトランジスタＱ
１１，Ｑ１２と共に出力電圧Ｖout の温度特性を補償す
るためのトランジスタである。
ジスタであり、トランジスタＱ１５はトランジスタＱ１
４の駆動能力を上げるためのエミッタフォロア回路であ
る。また、トランジスタＱ１１，Ｑ１２は差動回路であ
り、トランジスタＱ１６，Ｑ１７は差動回路の電流源で
ある。トランジスタＱ１３は差動回路のトランジスタＱ
１１，Ｑ１２と共に出力電圧Ｖout の温度特性を補償す
るためのトランジスタである。
【００１６】図２はトランジスタＱ１３と抵抗Ｒ１３の
断面構造図を示す。同図中、ｐ形の半導体基板４０の表
面にｎ形ウエル４２，４４が形成されている。各ウエル
はｎ + 形埋め込み層４６及びｐ形アイソレーション領域
４８により分離されている。ｎ形ウエル４２内には不純
物拡散によるｐ形領域５０，５２とｎ+ 形領域５４が形
成されている。上記のｐ形領域５０，５２にはエミッタ
電極５６，コレクタ電極５８が設けられ、ｎ+ 形領域５
４にはベース電極６０が設けられて、ラテラルｐｎｐト
ランジスタＱ１３が形成されている。
断面構造図を示す。同図中、ｐ形の半導体基板４０の表
面にｎ形ウエル４２，４４が形成されている。各ウエル
はｎ + 形埋め込み層４６及びｐ形アイソレーション領域
４８により分離されている。ｎ形ウエル４２内には不純
物拡散によるｐ形領域５０，５２とｎ+ 形領域５４が形
成されている。上記のｐ形領域５０，５２にはエミッタ
電極５６，コレクタ電極５８が設けられ、ｎ+ 形領域５
４にはベース電極６０が設けられて、ラテラルｐｎｐト
ランジスタＱ１３が形成されている。
【００１７】また、ｎ形ウエル４４内には不純物拡散に
よるｐ形領域６２とｎ+ 形領域６４が形成されている。
ｐ形領域の互いに離間した位置に抵抗電極６６，６８が
設けられ、ｎ+ 形領域６４にはウエル電位を与えるため
の電極７０が設けられて拡散抵抗Ｒ１３が形成されてい
る。なお、抵抗Ｒ１１，Ｒ１２についても上記の抵抗Ｒ
１３と同一構造である。
よるｐ形領域６２とｎ+ 形領域６４が形成されている。
ｐ形領域の互いに離間した位置に抵抗電極６６，６８が
設けられ、ｎ+ 形領域６４にはウエル電位を与えるため
の電極７０が設けられて拡散抵抗Ｒ１３が形成されてい
る。なお、抵抗Ｒ１１，Ｒ１２についても上記の抵抗Ｒ
１３と同一構造である。
【００１８】図１の出力電圧Ｖout は次式で表わされ
る。
る。
【００１９】
【数２】
【００２０】但し、ＶBE11，ＶBE12，ＶBE13夫々はトラ
ンジスタＱ１１，Ｑ１２，Ｑ１３夫々のベース・エミッ
タ間電圧降下、ＩS11 ，ＩS12 夫々はトランジスタＱ１
１，Ｑ１２のベース・エミッタ間の逆方向電流、
ＩC11 ，ＩC12 夫々はトランジスタＱ１１，Ｑ１２のコ
レクタ電流である。上記の（２）式の右辺第２項はトラ
ンジスタＱ１１，Ｑ１２のベース・エミッタ間電圧降下
の差によって抵抗Ｒ１２に流れる電流が抵抗Ｒ１１，Ｒ
１２，Ｒ１３を流れることで生じる電圧降下を表わして
いる。
ンジスタＱ１１，Ｑ１２，Ｑ１３夫々のベース・エミッ
タ間電圧降下、ＩS11 ，ＩS12 夫々はトランジスタＱ１
１，Ｑ１２のベース・エミッタ間の逆方向電流、
ＩC11 ，ＩC12 夫々はトランジスタＱ１１，Ｑ１２のコ
レクタ電流である。上記の（２）式の右辺第２項はトラ
ンジスタＱ１１，Ｑ１２のベース・エミッタ間電圧降下
の差によって抵抗Ｒ１２に流れる電流が抵抗Ｒ１１，Ｒ
１２，Ｒ１３を流れることで生じる電圧降下を表わして
いる。
【００２１】上記の（２）式で右辺第１項のＶBE13は温
度が高くなるほど値が減少する負の温度特性を持つのに
対し、右辺第２項のＶT は温度が高くなるほど値が増大
する正の温度特性を持ち、これらが相殺して出力電圧Ｖ
out は温度に拘らず一定値となる。また、ＶBE13は次式
で表わされる。
度が高くなるほど値が減少する負の温度特性を持つのに
対し、右辺第２項のＶT は温度が高くなるほど値が増大
する正の温度特性を持ち、これらが相殺して出力電圧Ｖ
out は温度に拘らず一定値となる。また、ＶBE13は次式
で表わされる。
【００２２】
【数３】
【００２３】但し、ＩS13 ，ＩC13 夫々はトランジスタ
Ｑ１３のベース・エミッタ間の逆方向電流、コレクタ電
流である。ここで、トランジスタＱ１３のｐ形領域５
０，５２の不純物拡散濃度が高いとき（３）式の逆方向
電流ＩS13 は不純物拡散濃度と比例関係で増加する。ま
た、ｐ形領域５０，５２と同一拡散工程で形成されるｐ
形領域６２を用いた抵抗Ｒ１１，Ｒ１２，Ｒ１３夫々は
不純物濃度が高くなると低抵抗となるため、コレクタ電
流ＩC13 も増加する。従って、（３）式におけるＩC13
／ＩS13 は半導体製造プロセスのばらつきにより不純物
拡散濃度が高くなっても略一定となり、ＶBE13は略一定
となる。
Ｑ１３のベース・エミッタ間の逆方向電流、コレクタ電
流である。ここで、トランジスタＱ１３のｐ形領域５
０，５２の不純物拡散濃度が高いとき（３）式の逆方向
電流ＩS13 は不純物拡散濃度と比例関係で増加する。ま
た、ｐ形領域５０，５２と同一拡散工程で形成されるｐ
形領域６２を用いた抵抗Ｒ１１，Ｒ１２，Ｒ１３夫々は
不純物濃度が高くなると低抵抗となるため、コレクタ電
流ＩC13 も増加する。従って、（３）式におけるＩC13
／ＩS13 は半導体製造プロセスのばらつきにより不純物
拡散濃度が高くなっても略一定となり、ＶBE13は略一定
となる。
【００２４】一方、トランジスタＱ１３のｐ形領域５
０，５２の不純物拡散濃度が低いとき（３）式の逆方向
電流ＩS13 は不純物拡散濃度と比例関係で減少する。ま
た、ｐ形領域５０，５２と同一拡散工程で形成されるｐ
形領域６２を用いた抵抗Ｒ１１，Ｒ１２，Ｒ１３夫々は
不純物濃度が低くなると高抵抗となるため、コレクタ電
流ＩC13 も減少する。従って、（３）式におけるＩC13
／ＩS13 は半導体製造プロセスのばらつきにより不純物
拡散濃度が低くなっても略一定となり、ＶBE13は略一定
となる。
０，５２の不純物拡散濃度が低いとき（３）式の逆方向
電流ＩS13 は不純物拡散濃度と比例関係で減少する。ま
た、ｐ形領域５０，５２と同一拡散工程で形成されるｐ
形領域６２を用いた抵抗Ｒ１１，Ｒ１２，Ｒ１３夫々は
不純物濃度が低くなると高抵抗となるため、コレクタ電
流ＩC13 も減少する。従って、（３）式におけるＩC13
／ＩS13 は半導体製造プロセスのばらつきにより不純物
拡散濃度が低くなっても略一定となり、ＶBE13は略一定
となる。
【００２５】
【発明の効果】上述の如く、請求項１に記載の発明は、
電流密度が異なる一対のトランジスタで構成される差動
回路と、前記差動回路の一対のトランジスタ夫々のベー
スを一部抵抗の両端に接続されており、一端に出力トラ
ンジスタ及び出力端子が接続された複数抵抗の直列接続
回路と、前記複数抵抗の直列接続回路の他端に接続さ
れ、ダイオード接続されたトランジスタとを有し、前記
直列接続回路の複数抵抗を拡散抵抗で構成する。
電流密度が異なる一対のトランジスタで構成される差動
回路と、前記差動回路の一対のトランジスタ夫々のベー
スを一部抵抗の両端に接続されており、一端に出力トラ
ンジスタ及び出力端子が接続された複数抵抗の直列接続
回路と、前記複数抵抗の直列接続回路の他端に接続さ
れ、ダイオード接続されたトランジスタとを有し、前記
直列接続回路の複数抵抗を拡散抵抗で構成する。
【００２６】このように、直列接続回路の複数抵抗を拡
散抵抗とすることにより、半導体製造プロセスのばらつ
きに応じて複数抵抗の抵抗値が増減し、ダイオード接続
されたトランジスタのベース・エミッタ間の逆方向電流
が半導体製造プロセスのばらつきで増減するのに合わせ
て上記ダイオード接続されたトランジスタのコレクタ電
流を増減させることができ、これによって、ダイオード
接続されたトランジスタのベース・エミッタ間電圧降下
を半導体製造プロセスのばらつきに拘らず略一定とする
ことができ、高精度の基準電圧を発生できる。
散抵抗とすることにより、半導体製造プロセスのばらつ
きに応じて複数抵抗の抵抗値が増減し、ダイオード接続
されたトランジスタのベース・エミッタ間の逆方向電流
が半導体製造プロセスのばらつきで増減するのに合わせ
て上記ダイオード接続されたトランジスタのコレクタ電
流を増減させることができ、これによって、ダイオード
接続されたトランジスタのベース・エミッタ間電圧降下
を半導体製造プロセスのばらつきに拘らず略一定とする
ことができ、高精度の基準電圧を発生できる。
【００２７】請求項２に記載の発明は、請求項１記載の
基準電圧源回路において、前記ダイオード接続されたト
ランジスタはｐｎｐラテラルトランジスタであり、前記
拡散抵抗は前記ｐｎｐラテラルトランジスタのｐ形領域
と同一プロセスで形成されるｐ形領域を用いる。
基準電圧源回路において、前記ダイオード接続されたト
ランジスタはｐｎｐラテラルトランジスタであり、前記
拡散抵抗は前記ｐｎｐラテラルトランジスタのｐ形領域
と同一プロセスで形成されるｐ形領域を用いる。
【００２８】このように、ダイオード接続されたトラン
ジスタをｐｎｐラテラルトランジスタとし、拡散抵抗を
ｐ形領域に形成することにより、ｐ形領域の製造プロセ
スで不純物濃度の増減に応じてトランジスタのベース・
エミッタ間の逆方向電流が増加（又は減少）したときは
複数抵抗の抵抗値が減少（又は増加）して、トランジス
タのコレクタ電流を増加（又は減少）させることができ
る。
ジスタをｐｎｐラテラルトランジスタとし、拡散抵抗を
ｐ形領域に形成することにより、ｐ形領域の製造プロセ
スで不純物濃度の増減に応じてトランジスタのベース・
エミッタ間の逆方向電流が増加（又は減少）したときは
複数抵抗の抵抗値が減少（又は増加）して、トランジス
タのコレクタ電流を増加（又は減少）させることができ
る。
【図１】本発明回路の一実施例の回路図である。
【図２】本発明回路の一部の断面構造図である。
【図３】従来回路の一例の回路図である。
Ｃ１１，Ｃ１２ コンデンサ Ｑ１１，Ｑ１２，Ｑ１８ ｎｐｎトランジスタ Ｑ１３〜Ｑ１７ ｐｎｐトランジスタ Ｒ１０〜Ｒ１４ 抵抗 ２０ 定電流源
Claims (2)
- 【請求項１】 電流密度が異なる一対のトランジスタで
構成される差動回路と、 前記差動回路の一対のトランジスタ夫々のベースを一部
抵抗の両端に接続されており、一端に出力トランジスタ
及び出力端子が接続された複数抵抗の直列接続回路と、 前記複数抵抗の直列接続回路の他端に接続され、ダイオ
ード接続されたトランジスタとを有し、 前記直列接続回路の複数抵抗を拡散抵抗で構成したこと
を特徴とする基準電圧源回路。 - 【請求項２】 請求項１記載の基準電圧源回路におい
て、 前記ダイオード接続されたトランジスタはｐｎｐラテラ
ルトランジスタであり、 前記拡散抵抗は前記ｐｎｐラテラルトランジスタのｐ形
領域と同一プロセスで形成されるｐ形領域を用いること
を特徴とする基準電圧源回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21864397A JP3593858B2 (ja) | 1997-08-13 | 1997-08-13 | 基準電圧源回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21864397A JP3593858B2 (ja) | 1997-08-13 | 1997-08-13 | 基準電圧源回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1165690A true JPH1165690A (ja) | 1999-03-09 |
| JP3593858B2 JP3593858B2 (ja) | 2004-11-24 |
Family
ID=16723173
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21864397A Expired - Lifetime JP3593858B2 (ja) | 1997-08-13 | 1997-08-13 | 基準電圧源回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3593858B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102005033434A1 (de) * | 2005-07-18 | 2007-01-25 | Infineon Technologies Ag | Referenzspannungserzeugungsschaltung zur Erzeugung kleiner Referenzspannungen |
| DE102006044662A1 (de) * | 2006-09-21 | 2008-04-03 | Infineon Technologies Ag | Referenzspannungserzeugungsschaltung |
| US8674677B2 (en) | 2010-08-23 | 2014-03-18 | Mitsumi Electric Co., Ltd. | Semiconductor integrated circuit, switching power supply, and control system |
| CN108287586A (zh) * | 2018-01-30 | 2018-07-17 | 上海华虹宏力半导体制造有限公司 | 参考电压源电路 |
-
1997
- 1997-08-13 JP JP21864397A patent/JP3593858B2/ja not_active Expired - Lifetime
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102005033434A1 (de) * | 2005-07-18 | 2007-01-25 | Infineon Technologies Ag | Referenzspannungserzeugungsschaltung zur Erzeugung kleiner Referenzspannungen |
| DE102006044662A1 (de) * | 2006-09-21 | 2008-04-03 | Infineon Technologies Ag | Referenzspannungserzeugungsschaltung |
| DE102006044662B4 (de) * | 2006-09-21 | 2012-12-20 | Infineon Technologies Ag | Referenzspannungserzeugungsschaltung |
| US8674677B2 (en) | 2010-08-23 | 2014-03-18 | Mitsumi Electric Co., Ltd. | Semiconductor integrated circuit, switching power supply, and control system |
| CN108287586A (zh) * | 2018-01-30 | 2018-07-17 | 上海华虹宏力半导体制造有限公司 | 参考电压源电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3593858B2 (ja) | 2004-11-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0429198B1 (en) | Bandgap reference voltage circuit | |
| JPH05206755A (ja) | 基準電圧発生回路 | |
| JPS6326895B2 (ja) | ||
| JP3593858B2 (ja) | 基準電圧源回路 | |
| US4352057A (en) | Constant current source | |
| JP2595545B2 (ja) | 定電圧回路 | |
| JPH0690656B2 (ja) | 基準電圧の形成回路 | |
| JP2748414B2 (ja) | 電圧源回路 | |
| JPH04290B2 (ja) | ||
| JPH0784658A (ja) | 電流源 | |
| JPS647684B2 (ja) | ||
| JPS6258009B2 (ja) | ||
| JPH0755621Y2 (ja) | 基準電圧発生回路 | |
| JPH0527139B2 (ja) | ||
| US6020731A (en) | Constant voltage output circuit which determines a common base electric potential for first and second bipolar transistors whose bases are connected | |
| JP2638771B2 (ja) | 基準電圧発生装置 | |
| JP4209072B2 (ja) | 全波整流回路 | |
| JPH0682309B2 (ja) | 基準電圧発生回路 | |
| JPH09146648A (ja) | 基準電圧発生回路 | |
| JPH0546096Y2 (ja) | ||
| JP2526560B2 (ja) | 定電圧発生回路 | |
| JPS6117621Y2 (ja) | ||
| JPH0435775Y2 (ja) | ||
| JPH05315869A (ja) | 半導体集積回路装置 | |
| JP2591817Y2 (ja) | 定電圧生成回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040513 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040518 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040714 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040810 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040823 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100910 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110910 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120910 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130910 Year of fee payment: 9 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |