JP2012044108A - 半導体集積回路、該回路を備えるスイッチング電源及び該電源を備える制御システム - Google Patents

半導体集積回路、該回路を備えるスイッチング電源及び該電源を備える制御システム Download PDF

Info

Publication number
JP2012044108A
JP2012044108A JP2010186389A JP2010186389A JP2012044108A JP 2012044108 A JP2012044108 A JP 2012044108A JP 2010186389 A JP2010186389 A JP 2010186389A JP 2010186389 A JP2010186389 A JP 2010186389A JP 2012044108 A JP2012044108 A JP 2012044108A
Authority
JP
Japan
Prior art keywords
transistor
semiconductor integrated
integrated circuit
output
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010186389A
Other languages
English (en)
Inventor
Taketo Mishima
健人 三島
Tomiyuki Nagai
富幸 永井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsumi Electric Co Ltd
Original Assignee
Mitsumi Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsumi Electric Co Ltd filed Critical Mitsumi Electric Co Ltd
Priority to JP2010186389A priority Critical patent/JP2012044108A/ja
Priority to CN2011102262772A priority patent/CN102377340A/zh
Priority to CN201510155020.0A priority patent/CN104851882B/zh
Priority to US13/188,744 priority patent/US8674677B2/en
Publication of JP2012044108A publication Critical patent/JP2012044108A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0623Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with bipolar transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0635Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with bipolar transistors and diodes, or resistors, or capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/082Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only
    • H01L27/0823Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only including vertical bipolar transistors only
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0921Means for preventing a bipolar, e.g. thyristor, action between the different transistor regions, e.g. Latchup prevention
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00Conversion of dc power input into dc power output
    • H02M3/02Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00Details of apparatus for conversion
    • H02M1/0003Details of control, feedback or regulation circuits
    • H02M1/0009Devices or circuits for detecting current in a converter

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Dc-Dc Converters (AREA)
  • Control Of Electrical Variables (AREA)

Abstract

【課題】寄生素子の動作を起因とする不安定動作を防ぐことができる、半導体集積回路を提供すること。
【解決手段】入出力を異なる電流値にする入出力比特性を有するカレントミラーを構成する一対のトランジスタ(63,65)と、前記カレントミラーの出力電流に応じて基準電圧を生成する出力トランジスタとを備える半導体集積回路であって、一対のトランジスタ(63,65)のうち前記電流値が小さい方のトランジスタ63側のコレクタ領域85Aの総面積と一対のトランジスタ(63,65)のうち前記電流値が大きい方のトランジスタ65側のコレクタ領域82と88とを合わせた総面積とが等しくなるように構成されたことを特徴とする、半導体集積回路。
【選択図】図6

Description

本発明は、入出力を異なる電流値にする入出力比特性を有するカレントミラーを構成する一対のトランジスタと、前記カレントミラーの出力電流に応じて基準電圧を出力する出力トランジスタとを備える半導体集積回路及びそれを備えるスイッチング電源、並びにそれらを備える制御システムに関する。
図1は、スイッチング電源の一例である降圧スイッチングレギュレータ100の構成図である。降圧スイッチングレギュレータ100は、一対の電源入力端子2,3に接続された外部電源1から供給される入力電圧VBを降圧して、出力端子10から出力される出力電圧VOUTを所定の目標電圧にレギュレートするDC−DCコンバータである。降圧スイッチングレギュレータ100は、入力電圧VBを平滑する入力コンデンサ4と、ハイサイドの駆動トランジスタ24とローサイドの駆動トランジスタ25が形成された半導体集積回路20と、駆動トランジスタ24と駆動トランジスタ25との接続点に一端が接続され出力端子10に他端が接続されたインダクタ6と、インダクタ6に蓄積されたエネルギーが供給されて出力電圧VOUTを平滑する出力コンデンサ9とを備える。駆動トランジスタ24等の半導体スイッチング素子の具体例として、MOSFET、バイポーラトランジスタが挙げられる。
半導体集積回路20のPWM駆動回路23は、周知の通り、発振器22から出力される周期信号とエラーアンプ26から出力される誤差増幅信号とに基づいて、インダクタ6を駆動する駆動トランジスタ24,25を同期整流方式でPWM駆動することによって、グランド端子29基準で電源端子27から供給される入力電圧VBを所定の目標電圧に降圧調整された出力電圧VOUTを出力端子10から出力させる。エラーアンプ26は、基準電圧VREFと帰還電圧VFBとの差分を増幅する。基準電圧VREFは、入力電圧VBに基づいて基準電圧生成回路21によって生成され、基準電圧端子28に接続されたコンデンサ5によって平滑される。帰還電圧VFBは、出力電圧VOUTが抵抗7,8によって分圧されて帰還端子31から入力される電圧である。
図2は、駆動トランジスタ25等が形成された半導体集積回路20の構造を示した断面図である。P型半導体基板41の表面にn型ウェル42が形成されている。n型ウェル42内には、n型のソース領域44及びn型のドレイン領域47が形成されている。ソース領域44とドレイン領域47との間には、ゲート酸化膜45が形成されている。つまり、図2に示した半導体集積回路20には、ソース領域44に設けられたソース電極と、ドレイン領域47に設けられたドレイン電極53と、ゲート酸化膜45に設けられたゲート電極52とを有する、NチャネルMOSFETが形成されている。
このNチャネルMOSFETが図1に示したローサイドの駆動トランジスタ25であるとすると、ソース領域44はグランドに接続され、ドレイン電極53は図1に示したスイッチ端子30に接続されている。つまり、ドレイン電極53は、駆動トランジスタ24と駆動トランジスタ25との接続点に相当する。
このような構成の場合、ハイサイドの駆動トランジスタ24がターンオフする際に、ドレイン電極53の電位VDBは、図3に示されるように瞬間的に負電位に低下することになる。これにより、n型のドレイン領域47をエミッタとし、P型半導体基板41をベースとし、駆動トランジスタ24と同一の半導体集積回路20のP型半導体基板41上に形成される他素子のn領域49をコレクタとした、NPN型バイポーラトランジスタとして形成される寄生素子56が、当該他の素子のn領域49からP型半導体基板41側に電流を引っ張る動作をする。
ところが、寄生素子56のこのような動作によって、n領域49に設けられたドレイン電極54の電位VDAも図3に示されるように低下するため、n領域49を使用する他の素子及び当該他の素子を含む他の回路が誤動作するおそれがある。このような誤動作を防止する手段として、寄生素子の動作を抑制するために、ガードリングを設ける技術が知られている(例えば、特許文献1を参照)。
特開2001−77682号公報 特開平11−65690号公報 特開2006−313438号公報
このように、半導体集積回路の内部に形成される寄生素子の動作は、その半導体集積回路に形成される他の回路の動作を不安定にさせる要因になり得る。例えば、動作が不安定になり得る回路として、基準電圧生成回路が挙げられる。
図4は、基準電圧生成回路21Aの回路図である。基準電圧生成回路21Aは、図1に示した基準電圧生成回路21の一例であって、その回路構成は例えば特許文献2,3に開示されたものである。基準電圧生成回路21Aは、入出力を異なる電流値にする入出力比特性を有するカレントミラーを構成する一対のトランジスタ(63,65)と、このカレントミラーの出力電流に応じて基準電圧VREFを生成する出力トランジスタ67とを備えている。このカレントミラーが、トランジスタ63のコレクタ電流に対してN倍のコレクタ電流をトランジスタ65が流すように構成されている場合、トランジスタ63のコレクタ領域をコレクタとする寄生トランジスタ68に流れる電流がIとすると、トランジスタ65のコレクタ領域をコレクタとする寄生トランジスタ69に流れる電流はN×Iとなる。このメカニズムについて、図5に従って説明する。
図5は、入出力を異なる電流値にする入出力比特性を有するカレントミラーを構成する一対のトランジスタ(63,65)が形成された従来の半導体集積回路の構造を示した断面及び上面視図である。図5は、トランジスタ63のコレクタ電流に対して2倍(すなわち、N=2)のコレクタ電流をトランジスタ65が流すように構成されている場合を示している。ドレイン電極53に接続されるトランジスタ(例えば、図1に示したハイサイドの駆動トランジスタ24)の動作によって、ドレイン電極53の電位VDBが負電位に低下すると、NPN型バイポーラトランジスタとして形成される寄生素子94が動作することによって寄生パス電流が流れる。つまり、トランジスタ63のn型のコレクタ領域85、P型半導体基板81、n型のドレイン領域47の経路で、電流値Iの寄生パス電流が流れたとすると、トランジスタ65のコレクタ領域82と88とを合わせた総面積はトランジスタ63のコレクタ領域85の面積の2倍なので、トランジスタ65のコレクタ領域82,88、P型半導体基板81、ドレイン領域47の経路で、電流値(2×I)の寄生パス電流が流れる。
したがって、このような寄生パス電流が流れることによって、トランジスタ63,65によって構成されるカレントミラーの動作電流のバランスが崩れるため、図4に示される出力トランジスタ67によって生成される基準電圧VREFが、所定の目標値(設計値)に対してずれてしまう。
このような基準電圧生成回路の不安定動作は、基準電圧生成回路によって生成される基準電圧VREFを利用するスイッチング電源の不安定動作(例えば、出力電圧VOUTのずれ)を引き起こすおそれがあり、更にはそのスイッチング電源によって生成された出力電圧VOUTを利用する制御システムの不安定動作(例えば、出力電圧VOUTを異常と検出)をも引き起こすおそれがある。
そこで、本発明は、寄生素子の動作を起因とする不安定動作を防ぐことができる、基準電圧を生成する回路を有する半導体集積回路、該回路を備えるスイッチング電源及び該電源を備える制御システムの提供を目的とする。
上記目的を達成するため、本発明に係る半導体集積回路は、
入出力を異なる電流値にする入出力比特性を有するカレントミラーを構成する一対のトランジスタと、
前記カレントミラーの出力電流に応じて基準電圧を生成する出力トランジスタとを備える半導体集積回路であって、
前記一対のトランジスタのうち前記電流値が小さい方の第1のトランジスタ側のコレクタ領域の総面積と前記一対のトランジスタのうち前記電流値が大きい方の第2のトランジスタ側のコレクタ領域の総面積とが等しくなるように構成されたことを特徴とするものである。
また、上記目的を達成するため、本発明に係るスイッチング電源は、
該半導体集積回路と、
前記半導体集積回路の半導体基板に形成された駆動トランジスタによって駆動される誘導素子と、
前記誘導素子に蓄積されたエネルギーが供給される容量素子とを備え、
前記駆動トランジスタが、前記基準電圧と前記容量素子に生ずる出力電圧の帰還電圧とに基づいて、前記誘導素子を駆動することによって、前記出力電圧を一定にするものである。
また、上記目的を達成するため、本発明に係る制御システムは、
該スイッチング電源と、
前記出力電圧の異常を検出する異常検出部を有する制御装置とを備えるものである。
本発明によれば、寄生素子の動作を起因とする不安定動作を防ぐことができる。
スイッチング電源の一例である降圧スイッチングレギュレータ100の構成図である。 駆動トランジスタ25等が形成された半導体集積回路20の構造を示した断面図である。 駆動トランジスタ24のスイッチング時の波形図である。 基準電圧生成回路21Aの回路図である。 従来の半導体集積回路の構造を示した断面及び上面視図である。 本発明の第1の実施形態の半導体集積回路の構造を示した断面及び上面視図である。 基準電圧生成回路21Bの回路図である。 本発明の第2の実施形態の半導体集積回路の構造を示した断面及び上面視図である。 負荷電流ILと基準電圧VREFとの関係を示した図である。 スイッチング電源の一例である昇圧スイッチングレギュレータ200の構成図である。 スイッチングレギュレータ100(又は、200)によって生成された出力電圧VOUTを利用する制御装置300を有する制御システム400の構成図である。
以下、図面を参照して、本発明を実施するための形態の説明を行う。
実施例1の基準電圧生成回路の回路構成は、図4に示した基準電圧生成回路21Aと同じである。トランジスタ63のコレクタとベースは、共通接続されると共に、抵抗62を介して定電流源61の下流側に接続されている。トランジスタ63のエミッタは、接地されている。トランジスタ65のコレクタは、トランジスタ67のベースに接続されると共に、抵抗64を介して定電流源61の下流側に接続されている。トランジスタ65のエミッタは、抵抗66を介して接地されている。トランジスタ67のコレクタは、定電流源61の下流側に接続され、トランジスタ67のエミッタは接地されている。定電流源61の上流側は、入力電圧VBに接続されている。この回路構成によって、トランジスタ67のコレクタに一定の基準電圧VREFが生成される。
一対のトランジスタ(63,65)によって構成されるカレントミラーの入出力比特性は、1:N(Nは、1を除く正数)である。すなわち、入力側のトランジスタ63のコレクタ電流(カレントミラーの入力電流)と出力側のトランジスタ65のコレクタ電流(カレントミラーの出力電流)の電流比は、1:Nである。
図6は、N=2の場合を示している。トランジスタ63,65のそれぞれは、一つのトランジスタ要素から構成されてもよいし、並列に接続された複数のトランジスタ要素から構成されてもよい。図6の場合、トランジスタ63は、一つのトランジスタ要素から構成され、トランジスタ65は、並列に接続された2つのトランジスタ要素から構成されている。トランジスタ65のエミッタ領域84と90とを合わせた総面積は、トランジスタ63のエミッタ領域87の面積のN倍(すなわち、図6の場合、2倍)になるように形成されているため、入力側のトランジスタ63のコレクタ電流(カレントミラーの入力電流)と出力側のトランジスタ65のコレクタ電流(カレントミラーの出力電流)の電流比は、1:2である。
図6の場合、各トランジスタ要素のトランジスタとしての特性が同じになるように形成されている。例えば、図6に示されるように、各トランジスタ要素のn型のエミッタ領域84,87,90の面積は互いに等しくなるように形成されている。また、各トランジスタ要素のP型のベース領域83,86,89の面積は互いに等しくなるように形成されている。
また、一対のトランジスタ(63,65)のうちコレクタ電流が小さい方のトランジスタ63側のコレクタ領域85Aの面積と一対のトランジスタ(63,65)のうちコレクタ電流が大きい方のトランジスタ65側のコレクタ領域82と88とを合わせた総面積とが等しくなるように構成されている。このような構成であれば、ドレイン電極53の電位VDBが負電位に低下することにより、NPN型バイポーラトランジスタとして形成される寄生素子94が動作しても、トランジスタ63,65によって構成されるカレントミラーの動作電流のバランスが崩れないので、寄生素子94の動作を起因とする不安定動作を防ぐことができる。
なぜならば、ドレイン電極53の電位VDBが負電位に低下することにより、トランジスタ65のコレクタ領域82,88、P型半導体基板81、ドレイン領域47の経路で、電流値(2×I)の寄生パス電流が流れるとしても、トランジスタ65のコレクタ領域82と88とを合わせた総面積はトランジスタ63のコレクタ領域85Aの面積と同じなので、トランジスタ63のn型のコレクタ領域85A、P型半導体基板81、n型のドレイン領域47の経路で、(2×I)の同じ電流値の寄生パス電流が流れるからである。
つまり、カレントミラーを構成する一対のトランジスタにおいて、一方のトランジスタ(第1のトランジスタ)のコレクタ電流の電流値と他方のトランジスタ(第2のトランジスタ)のコレクタ電流の電流値との比が1:Nの場合であって、且つ、第2のトランジスタを構成する複数のトランジスタ要素のコレクタ領域の面積が互いに同じである場合、第1のトランジスタ側のコレクタ領域の総面積を、第2のトランジスタを構成する一のトランジスタ要素のコレクタ領域の面積をN倍したものに等しくなるように構成するとよい。これにより、第1のトランジスタ側に流れる寄生パス電流と第2のトランジスタ側に流れる寄生パス電流が同じ電流値(N×I)になるため、第1のトランジスタと第2のトランジスタとによって構成されるカレントミラーに流れる動作電流のバランスが崩れないので、寄生素子94の動作を起因とする不安定動作を防ぐことができる。
図7は、実施例2の基準電圧生成回路21Bの回路構成を示した図である。図4と同様の構成については、その説明を省略する。一対のトランジスタ(63,65)によって構成されるカレントミラーの入出力比特性は、1:N(Nは、1を除く正数)である。図7は、図4の回路構成に対して、(N−1)個のトランジスタ70が追加された回路構成を示している。(N−1)個のトランジスタ70のそれぞれのコレクタがトランジスタ63のコレクタに接続されている。また、各トランジスタ70が動作しないように、ベースとエミッタとコレクタとが互いに短絡されている。
このように構成されていることにより、トランジスタ65のコレクタ領域をコレクタとする寄生トランジスタ72に流れる電流がN×Iとすると、トランジスタ63のコレクタ領域をコレクタとする寄生トランジスタ71に流れる電流もN×Iとなる。なぜならば、トランジスタ70の(N−1)個のコレクタ領域とトランジスタ63の1個のコレクタ領域とを合わせたN個のコレクタ領域の総面積が、トランジスタ65のN個のコレクタ領域の総面積に等しいからである。
図8は、N=2の場合を示している。図6と同様の構成については、その説明を省略する。一対のトランジスタ(63,65)のうちコレクタ電流が小さい方のトランジスタ63側のコレクタ領域85と95とを合わせた総面積と一対のトランジスタ(63,65)のうちコレクタ電流が大きい方のトランジスタ65側のコレクタ領域82と88とを合わせた総面積とが等しくなるように構成されている。
このように構成であれば、実施例1と同様に、トランジスタ65のコレクタ領域82と88とを合わせた総面積はトランジスタ63のコレクタ領域85と95とを合わせた総面積とが同じなので、ドレイン電極53の電位VDBが負電位に低下することにより、NPN型バイポーラトランジスタとして形成される寄生素子94が動作しても、(2×I)の同じ電流値の寄生パス電流がトランジスタ63,65によって構成されるカレントミラーの入力側と出力側の両方に流れるため、当該カレントミラーの動作電流のバランスが崩れず、寄生素子94の動作を起因とする不安定動作を防ぐことができる。
図9は、従来の図5の構成と本発明の実施例である図8の構成の2つの場合について、図1の降圧スイッチングレギュレータ100の出力端子10に流れる負荷電流ILと基準電圧VREFとの関係を示した図である。負荷電流ILが増加するにつれてドレイン電極53の電位VDBの負側への低下分が大きくなるので、基準電圧生成回路が不安定動作を起こしやすい。その結果、図5の構成では、負荷電流ILが大きい領域で基準電圧VREFの持ち上がりが生じていたが、図8の構成では、そのような持ち上がりの発生を抑え、一定の基準電圧VREFが生成されることを維持することができる。
以上、本発明の好ましい実施例について詳説したが、本発明は、上述した実施例に制限されることはなく、本発明の範囲を逸脱することなく、上述した実施例に種々の変形及び置換を加えることができる。
例えば、図1において、駆動トランジスタ25をダイオード11に置き換え、又は駆動トランジスタ24と駆動トランジスタ25との接続点とインダクタ6との間にダイオード11を追加して、ダイオード整流方式(非同期整流方式)で、インダクタ6を駆動する場合もある。また、Nチャネル型又はNPN型の駆動トランジスタ24をPチャネル型又はPNP型の駆動トランジスタに置き換えると共に駆動トランジスタ25を削除して、ダイオード整流方式(非同期整流方式)で、インダクタ6を駆動する場合もある。
また、本発明の実施形態として、降圧スイッチングレギュレータ100を図1に例示したが、昇圧スイッチングレギュレータでもよい。図10は、昇圧スイッチングレギュレータ200の構成図である。昇圧スイッチングレギュレータ200の場合、インダクタ6を駆動する駆動トランジスタ25のソース電極が接続されるグランドの電位が変動しやすいため、グランド電位を基準に生成される基準電圧VREFにずれが生じやすい。本発明は、このずれを効果的に抑えることができる。
また、基準電圧VREFを利用するスイッチング電源によって生成された出力電圧VOUTを利用する制御装置を有する制御システムの不安定動作を防ぐことができる。図11は、スイッチングレギュレータ100(又は、200)によって生成された出力電圧VOUTを利用する制御装置300を有する制御システム400の構成図である。出力端子VOTは、制御装置300の入力端子12に入力される。
制御システム400は、スイッチングレギュレータ100(又は、200)と、制御装置300とを備える。制御装置300は、出力電圧VOUTの異常を検出する異常検出部310と、出力電圧VOUTが電源電圧として入力される制御部320とを備える。制御装置300がマイクロコンピュータの場合、制御部320の具体例として中央演算処理装置が挙げられる。上述の構成であれば、寄生素子の動作により出力電圧VOUTが不安定にならないため、寄生素子の動作が実際に発生してもその動作を起因として異常検出部310が出力電圧VOUTを異常と検出することを防ぐことができる。また、寄生素子の動作により出力電圧VOUTが不安定にならないため、制御部320に不安定な出力電圧VOUTが入力されることを防ぐことができる。
6 インダクタ(誘導素子)
9 出力コンデンサ(容量素子)
20 半導体集積回路
24,25 駆動トランジスタ
41,81 P型半導体基板
56,68,69,71,72,94 寄生NPN型バイポーラトランジスタ
100 降圧スイッチングレギュレータ
200 昇圧スイッチングレギュレータ
300 制御装置
400 制御システム

Claims (6)

  1. 入出力を異なる電流値にする入出力比特性を有するカレントミラーを構成する一対のトランジスタと、
    前記カレントミラーの出力電流に応じて基準電圧を生成する出力トランジスタとを備える半導体集積回路であって、
    前記一対のトランジスタのうち前記電流値が小さい方の第1のトランジスタ側のコレクタ領域の総面積と前記一対のトランジスタのうち前記電流値が大きい方の第2のトランジスタ側のコレクタ領域の総面積とが等しくなるように構成されたことを特徴とする、半導体集積回路。
  2. 前記第1のトランジスタのエミッタ領域の総面積と前記第2のトランジスタのエミッタ領域の総面積とが異なる、請求項1に記載の半導体集積回路。
  3. ベース領域とエミッタ領域とコレクタ領域とが互いに短絡され且つ該コレクタ領域が前記第1のトランジスタのコレクタ領域に短絡された第3のトランジスタを備え、
    前記第1のトランジスタ側のコレクタ領域は、前記第1のトランジスタのコレクタ領域と前記第3のトランジスタのコレクタ領域とを合わせた領域である、請求項1又は2に記載の半導体集積回路。
  4. 請求項1から3のいずれか一項に記載の半導体集積回路と、
    前記半導体集積回路の半導体基板に形成された駆動トランジスタによって駆動される誘導素子と、
    前記誘導素子に蓄積されたエネルギーが供給される容量素子とを備え、
    前記駆動トランジスタが、前記基準電圧と前記容量素子に生ずる出力電圧の帰還電圧とに基づいて、前記誘導素子を駆動することによって、前記出力電圧を一定にする、スイッチング電源。
  5. 請求項4に記載のスイッチング電源と、
    前記出力電圧の異常を検出する異常検出部を有する制御装置とを備える、制御システム。
  6. 前記制御装置が、マイクロコンピュータである、請求項5に記載の制御システム。
JP2010186389A 2010-08-23 2010-08-23 半導体集積回路、該回路を備えるスイッチング電源及び該電源を備える制御システム Pending JP2012044108A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2010186389A JP2012044108A (ja) 2010-08-23 2010-08-23 半導体集積回路、該回路を備えるスイッチング電源及び該電源を備える制御システム
CN2011102262772A CN102377340A (zh) 2010-08-23 2011-07-18 半导体集成电路、包括该电路的开关电源以及包括该电源的控制系统
CN201510155020.0A CN104851882B (zh) 2010-08-23 2011-07-18 半导体集成电路、包括该电路的开关电源以及包括该电源的控制系统
US13/188,744 US8674677B2 (en) 2010-08-23 2011-07-22 Semiconductor integrated circuit, switching power supply, and control system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010186389A JP2012044108A (ja) 2010-08-23 2010-08-23 半導体集積回路、該回路を備えるスイッチング電源及び該電源を備える制御システム

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2015012915A Division JP5962788B2 (ja) 2015-01-27 2015-01-27 半導体集積回路

Publications (1)

Publication Number Publication Date
JP2012044108A true JP2012044108A (ja) 2012-03-01

Family

ID=45593555

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010186389A Pending JP2012044108A (ja) 2010-08-23 2010-08-23 半導体集積回路、該回路を備えるスイッチング電源及び該電源を備える制御システム

Country Status (3)

Country Link
US (1) US8674677B2 (ja)
JP (1) JP2012044108A (ja)
CN (2) CN104851882B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019041333A (ja) * 2017-08-28 2019-03-14 新日本無線株式会社 ノイズ誤動作防止回路

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002191171A (ja) * 2000-12-21 2002-07-05 Kenwood Corp 電源装置及び電力供給方法
JP2002315317A (ja) * 2001-04-18 2002-10-25 Fuji Electric Co Ltd Dc/dcコンバータおよびそのスイッチングノイズ低減方法
JP2007311448A (ja) * 2006-05-17 2007-11-29 Renesas Technology Corp 半導体集積回路装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4857864A (en) * 1987-06-05 1989-08-15 Kabushiki Kaisha Toshiba Current mirror circuit
JP2888898B2 (ja) * 1990-02-23 1999-05-10 株式会社日立製作所 半導体集積回路
JPH07321306A (ja) * 1994-03-31 1995-12-08 Seiko Instr Inc 半導体装置およびその製造方法
JP3591107B2 (ja) * 1996-01-19 2004-11-17 富士通株式会社 電源降圧回路及び半導体装置
WO1999048210A1 (fr) * 1998-03-16 1999-09-23 Hitachi, Ltd. Circuit convertisseur n/a
JP3263334B2 (ja) * 1997-03-25 2002-03-04 株式会社東芝 電流源回路
JP3593858B2 (ja) 1997-08-13 2004-11-24 ミツミ電機株式会社 基準電圧源回路
JP4128700B2 (ja) 1999-09-08 2008-07-30 ローム株式会社 誘導性負荷駆動回路
JP2006313438A (ja) 2005-05-06 2006-11-16 Mitsumi Electric Co Ltd 基準電圧生成回路
US20090121770A1 (en) * 2007-03-29 2009-05-14 Linear Technology Corporation Method for clamping a semiconductor region at or near ground
JP2009004532A (ja) * 2007-06-21 2009-01-08 Toshiba Corp バンドギャップ基準電圧発生回路
JP2009128400A (ja) * 2007-11-20 2009-06-11 Sanyo Electric Co Ltd マルチチップパッケージの半導体装置
US8392779B2 (en) * 2008-04-25 2013-03-05 Qimonda Ag Interface voltage adjustment based on error detection
US7969135B2 (en) * 2008-08-14 2011-06-28 Infineon Technologies Ag Regulation circuit and a method for regulating an input voltage
US20120049829A1 (en) * 2009-05-19 2012-03-01 Rohm Co., Ltd. Power Supply Apparatus and Electronic Device Provided With Same
JP2010279138A (ja) * 2009-05-28 2010-12-09 Hitachi Ltd スイッチング昇圧型dc−dcコンバータおよび半導体集積回路装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002191171A (ja) * 2000-12-21 2002-07-05 Kenwood Corp 電源装置及び電力供給方法
JP2002315317A (ja) * 2001-04-18 2002-10-25 Fuji Electric Co Ltd Dc/dcコンバータおよびそのスイッチングノイズ低減方法
JP2007311448A (ja) * 2006-05-17 2007-11-29 Renesas Technology Corp 半導体集積回路装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019041333A (ja) * 2017-08-28 2019-03-14 新日本無線株式会社 ノイズ誤動作防止回路

Also Published As

Publication number Publication date
CN102377340A (zh) 2012-03-14
US20120043952A1 (en) 2012-02-23
CN104851882B (zh) 2018-05-29
US8674677B2 (en) 2014-03-18
CN104851882A (zh) 2015-08-19

Similar Documents

Publication Publication Date Title
JP4791132B2 (ja) 昇圧回路、昇圧回路を使用した定電圧回路及び昇圧回路を使用した定電流回路
US9966871B2 (en) Rectification device, alternator, and power conversion device
JP4690784B2 (ja) Dc−dcコンバータ
JP2005333691A (ja) 過電流検出回路及びこれを有する電源装置
EP3361615A1 (en) Switching regulator and control device therefor
US9444445B2 (en) Power switch driving circuits and power converters thereof
JP5857680B2 (ja) 位相補償回路および半導体集積回路
US20150270774A1 (en) Power supply circuit
JP3100914B2 (ja) スイッチング電源
JP5703950B2 (ja) 電圧電流変換回路
US20160248329A1 (en) Buck power stage with multiple mosfet types
JP2008154419A (ja) スイッチングレギュレータ及びスイッチングレギュレータを構成する半導体装置
JP5636826B2 (ja) スイッチングレギュレータ
JP6805798B2 (ja) 過電流検出回路、半導体装置、及び、電源装置
US11258441B2 (en) Drive circuit
JP4745711B2 (ja) スイッチングレギュレータ
JP5421683B2 (ja) スイッチング電源装置
JP5962788B2 (ja) 半導体集積回路
JP4311683B2 (ja) 半導体装置、降圧チョッパレギュレータ、電子機器
JP2012044108A (ja) 半導体集積回路、該回路を備えるスイッチング電源及び該電源を備える制御システム
JP2018007307A (ja) 同期整流方式のスイッチングレギュレータ
JP2015220932A (ja) 半導体装置
JP2012027811A (ja) 電圧レギュレータを内蔵した半導体集積回路
JP2006287989A (ja) リップルフィルタ回路
JP2012016124A (ja) 半導体回路及びdc−dcコンバータ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130423

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140213

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140325

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140507

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141202

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20150407