JP5703950B2

JP5703950B2 - 電圧電流変換回路

Info

Publication number: JP5703950B2
Application number: JP2011107745A
Authority: JP
Inventors: 山田　耕平; 耕平山田
Original assignee: Fuji Electric Co Ltd
Current assignee: Fuji Electric Co Ltd
Priority date: 2011-05-13
Filing date: 2011-05-13
Publication date: 2015-04-22
Anticipated expiration: 2031-05-13
Also published as: US20120286827A1; JP2012239086A; US8648624B2

Description

本発明は、温度特性が平坦なトランスコンダクタンス（伝達コンダクタンス）を有する電圧電流変換回路に関し、特に差動増幅型で入力オフセット電圧がある出力端子を有する電圧電流変換回路に関する。

差動増幅型の電流増幅回路は、電力変換装置において誤差増幅器や過電圧を検出するコンパレータに用いられることが多い。図３に、そのような従来の電力変換装置の構成例を示す。

図３は入力電圧ＶＤＤより出力電圧Ｖｏを生成して負荷Ｚに供給するＰＷＭ（パルス幅変調）方式の降圧型ＤＣ／ＤＣコンバータである。このＤＣ／ＤＣコンバータは電源制御ＩＣ（半導体集積回路）１，インダクタＬ，コンデンサＣｏおよび電圧設定用のフィードバック手段となる抵抗Ｒ１０，Ｒ２０を有している。また、電源制御ＩＣ１は、誤差増幅器ＥｒｒＡＭＰ，三角波Ｖｏｓｃを生成する発振器ＯＳＣ１，ＰＷＭコンパレータＰＷＭＣ、スイッチング素子であるＰチャネルＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）ＭＰ１（以下、ＰチャネルＭＯＳＦＥＴをＰチャネルＭＯＳトランジスタＭＰ１と記す），同期整流方式の転流素子としてのＮチャネルＭＯＳＦＥＴ（以下、ＮチャネルＭＯＳトランジスタと記す）・ＭＮ１，ＰＷＭコンパレータＰＷＭＣの出力に従いＰチャネルＭＯＳトランジスタＭＰ１およびＮチャネルＭＯＳトランジスタＭＮ１を駆動するドライブ回路ＤＲＶ，基準電圧Ｖｒｅｆを生成する基準電圧源Ｖｒｅｆ，基準電圧ＶＨｉを生成する基準電圧源ＶＨｉ，コンパレータ（比較器）ＣＭＰＨｉ，過電圧保護回路２，入力端子ＦＢおよび出力端子ＯＵＴを有している。

誤差増幅器ＥｒｒＡＭＰの非反転入力端子には基準電圧Ｖｒｅｆが入力されている。ＰＷＭコンパレータＰＷＭＣの非反転入力端子には誤差増幅器ＥｒｒＡＭＰの出力信号Ｖｅｒｒが入力され、反転入力端子には三角波Ｖｏｓｃが入力される。ＰＷＭコンパレータＰＷＭＣは誤差増幅器ＥｒｒＡＭＰの出力信号Ｖｅｒｒと三角波Ｖｏｓｃを比較し、三角波Ｖｏｓｃの信号レベルの方が小さければＨ（ハイ）レベルの信号を、三角波Ｖｏｓｃの信号レベルの方が大きければＬ（ロー）レベルの信号をＰＷＭ信号としてドライブ回路ＤＲＶに出力するものである。ＰチャネルＭＯＳトランジスタＭＰ１およびＮチャネルＭＯＳトランジスタＭＮ１のドレインは互いに接続されるとともにインダクタＬの一端に接続されている。またＰチャネルＭＯＳトランジスタＭＰ１およびＮチャネルＭＯＳトランジスタＭＮ１のソースはそれぞれ入力電源ＶＤＤおよび接地電位（ＧＮＤ）に接続されている。インダクタＬの他端は出力端子ＯＵＴに接続されている。出力端子ＯＵＴとＧＮＤの間にはコンデンサＣｏおよび抵抗Ｒ１０，Ｒ２０の直列回路が並列に接続されている。抵抗Ｒ１０とＲ２０の接続点の電位はフィードバック信号Ｖｆｂとして、入力端子ＦＢを介して誤差増幅器ＥｒｒＡＭＰの反転入力端子へ入力される。またＤＣ／ＤＣコンバータの負荷として出力端子ＯＵＴには負荷Ｚが接続されている。

以下、簡単にこのＤＣ／ＤＣコンバータの動作を説明する。誤差増幅器ＥｒｒＡＭＰは基準電圧Ｖｒｅｆとフィードバック信号Ｖｆｂの差を増幅した信号ＶｅｒｒをＰＷＭコンパレータＰＷＭＣに入力する。ＰＷＭコンパレータＰＷＭＣはＶｅｒｒと三角波Ｖｏｓｃを比較することにより、周期は一定であるが１周期内のＨとＬの割合が誤差増幅器ＥｒｒＡＭＰの出力により変化する方形波パルス（ＰＷＭ信号）をドライブ回路ＤＲＶを介してＰチャネルＭＯＳトランジスタＭＰ１のゲートに出力する。すなわち、（Ｖｒｅｆ−Ｖｆｂ）が大きい（小さい）ほど１周期内のＰチャネルＭＯＳトランジスタＭＰ１がオン（導通）する期間が長く（短く）なるような方形波パルスを生成し、インダクタＬに蓄積するエネルギを大きく（小さく）することにより出力電圧Ｖ_Ｏを一定に保つ。ＮチャネルＭＯＳトランジスタＭＮ１のゲートにも同様に方形波パルスが出力される。基本的にはＰチャネルＭＯＳトランジスタＭＰ１とＮチャネルＭＯＳトランジスタＭＮ１のゲートに出力される方形波パルスは同相であるが、ＰチャネルＭＯＳトランジスタＭＰ１とＮチャネルＭＯＳトランジスタＭＮ１が同時にオンして貫通電流が流れることがないように、ドライブ回路ＤＲＶで両方オフの期間であるデッドタイムを設ける。ＤＣ／ＤＣコンバータの動作安定時では、誤差増幅器ＥｒｒＡＭＰの反転入力端子と非反転入力端子が仮想短絡することにより、出力電圧ＶｏはＶｒｅｆ×（Ｒ１０＋Ｒ２０）／Ｒ２０となる。

基準電圧源ＶＨｉ，コンパレータＣＭＰＨｉ，過電圧保護回路２はＤＣ／ＤＣコンバータの出力ラインに異常が発生して出力電圧Ｖｏが異常に高くなったときに、ＤＣ／ＤＣコンバータのスイッチング動作を停止させるためのものである。基準電圧ＶＨｉの値は基準電圧Ｖｒｅｆより高く、通常動作ではフィードバック信号Ｖｆｂがここまで上昇することのない値となっている。フィードバック信号Ｖｆｂが基準電圧Ｖｒｅｆより大きくなると、コンパレータＣＭＰＨｉが出力をＬ（ロー）からＨ（ハイ）に反転させる。過電圧保護回路２はコンパレータＣＭＰＨｉの出力がＨとなると直ちに、もしくは出力Ｈが所定期間継続すると、スイッチング動作を停止させる信号Ｓｔｏｐを出力する。ドライブ回路ＤＲＶは過電圧保護回路２から信号Ｓｔｏｐが入力されると、ＰチャネルＭＯＳトランジスタＭＰ１とＮチャネルＭＯＳトランジスタＭＮ１のゲートにＨレベルの信号を与えて、ＰチャネルＭＯＳトランジスタＭＰ１をオフするとともにＮチャネルＭＯＳトランジスタＭＮ１をオンさせて、ＤＣ／ＤＣコンバータの主要動作であるスイッチング動作を安全サイドで停止させる。

特許文献１には、図３に示すＤＣ／ＤＣコンバータの誤差増幅器ＥｒｒＡＭＰやコンパレータＣＭＰＨｉに適用用することができる電圧電流変換回路の具体的構成例が示されている。また、電圧電流変換回路は電源制御ＩＣ（半導体集積回路）１内において、比較的大きな面積を必要とするので、電力変換装置における制御回路（電源制御ＩＣ１）のコストを下げるためには電圧電流変換回路の数を減らすことが望ましい。図４に、特許文献１に示される電圧電流変換回路を基に構成した２出力の電圧電流変換回路を示す。

図４に示す電圧電流変換回路は、高電位側電源電位ＶＤＤと低電位側電源電位ＧＮＤとの間に、バイアス電流源Ｉｂ０と，ＰチャネルＭＯＳトランジスタＭＰ０１，ＭＰ０２からなるカレントミラー回路と、ＰチャネルＭＯＳトランジスタＭＰ１０，ＭＰ１１からなる差動入力部と、ＮチャネルＭＯＳトランジスタＭＮ１０，ＭＮ１１からなるカレントミラー回路と、ＰチャネルＭＯＳトランジスタＭＰ１２，ＭＰ１３，ＭＰ１４からなるカレントミラー回路と、ＮチャネルＭＯＳトランジスタＭＮ１２，ＭＮ１３，ＭＮ１４からなるカレントミラー回路を備えた構成を有している。また、カレントミラー回路を構成する各ＭＯＳトランジスタに付した符号の下に記した１，ａ，ｂ，ｃ，ｄはカレントミラー回路における入力電流もしくは出力電流の比を表わすものである。これにより、例えばＮチャネルＭＯＳトランジスタＭＮ１０，ＭＮ１１からなるカレントミラー回路のミラー比（出力電流／入力電流）は１であり、ＰチャネルＭＯＳトランジスタＭＰ１２，ＭＰ１３からなるカレントミラー回路のミラー比がａ（＝ａ／１）であることを示している。また、差動入力部を構成するＰチャネルＭＯＳトランジスタＭＰ１０とＭＰ１１は、サイズ，製造条件を同じにして特性を揃えるようにしている。

バイアス電流源Ｉｂ０とＰチャネルＭＯＳトランジスタＭＰ０１，ＭＰ０２からなるカレントミラー回路は、ＰチャネルＭＯＳトランジスタＭＰ１０，ＭＰ１１からなる差動入力部に一定のバイアス電流を供給する回路であり、バイアス電流は差動入力部に入力される２つの入力ＩＮ＋とＩＮ−の差に応じてＮチャネルＭＯＳトランジスタＭＮ１１，ＭＮ１２とに分流される。入力ＩＮ＋とＩＮ−の電位もＩＮ＋とＩＮ−とすると、ここではＰチャネルＭＯＳトランジスタＭＰ０１，ＭＰ０２のサイズと製造条件を等しいとするので、ＩＮ＋＞ＩＮ−であればＭＮ１１に流れる電流＞ＭＮ１２に流れる電流となり、ＩＮ＋＜ＩＮ−であればＭＮ１１に流れる電流＜ＭＮ１２に流れる電流となる。ＮチャネルＭＯＳトランジスタＭＮ１１に流れる電流はＮチャネルＭＯＳトランジスタＭＮ１０，ＭＮ１１からなるカレントミラー回路と、ＰチャネルＭＯＳトランジスタＭＰ１２，ＭＰ１３，ＭＰ１４からなるカレントミラー回路とでコピー・折り返され、さらにそれぞれａ倍，ｂ倍されてＰチャネルＭＯＳトランジスタＭＰ１３，ＭＰ１４のドレインから吐き出すよう設定されている。すなわち、ＰチャネルＭＯＳトランジスタＭＰ１２，ＭＰ１３，ＭＰ１４からなるカレントミラー回路は電流吐き出し型のカレントミラー回路である。また、ＮチャネルＭＯＳトランジスタＭＮ１２に流れる電流はＮチャネルＭＯＳトランジスタＭＮ１２，ＭＮ１３，ＭＮ１４からなるカレントミラー回路によりコピー・折り返され、さらにそれぞれｃ倍，ｄ倍された電流をＮチャネルＭＯＳトランジスタＭＮ１３，ＭＮ１４のドレインから吸い込むよう設定されている。すなわち、ＮチャネルＭＯＳトランジスタＭＮ１２，ＭＮ１３，ＭＮ１４からなるカレントミラー回路は電流吸い込み型のカレントミラー回路である。

ＰチャネルＭＯＳトランジスタＭＰ１３のドレインとＮチャネルＭＯＳトランジスタＭＮ１３のドレインは電圧電流変換回路の第１の出力端子Ｏｕｔ１に接続され、ＰチャネルＭＯＳトランジスタＭＰ１４のドレインとＮチャネルＭＯＳトランジスタＭＮ１４のドレインは電圧電流変換回路の第２の出力端子Ｏｕｔ２に接続されている。出力端子Ｏｕｔ１からはＰチャネルＭＯＳトランジスタＭＰ１３のドレイン電流とＮチャネルＭＯＳトランジスタＭＮ１３のドレイン電流の差の電流が出力され、出力端子Ｏｕｔ２からはＰチャネルＭＯＳトランジスタＭＰ１４のドレイン電流とＮチャネルＭＯＳトランジスタＭＮ１４のドレイン電流の差の電流が出力される。出力端子Ｏｕｔ１，Ｏｕｔ２にＭＯＳトランジスタのゲート以外に何も接続しなければ、出力端子Ｏｕｔ１，Ｏｕｔ２の電圧は、出力電流がゼロとなる点を境に、高電位側電源電位ＶＤＤまたは低電位側電源電位ＧＮＤのいずれかに振り切れるので、この電圧電流変換回路を比較回路（コンパレータ）もしくは演算増幅器として利用することができる。

ここで、ａ＝ｃとすると、出力端子Ｏｕｔ１からの出力に関する入力オフセット電圧はゼロとなる（出力端子Ｏｕｔ１からの出力電流がゼロとなるのは、ＩＮ＋＝ＩＮ−となるとき）。一方、出力端子Ｏｕｔ２に関しては、ｂ≠ｄとすれば、出力端子Ｏｕｔ２の出力に関する入力オフセット電圧はゼロとはならない。すなわち、ｂ＞ｄであれば正の入力オフセット電圧を有し（オフセット電圧の絶対値をｏｆｓｖ（＞０と）すると、出力端子Ｏｕｔ１からの出力電流がゼロとなるのは、（ＩＮ−）＝（ＩＮ＋）＋ｏｆｓｖのとき）、ｂ＜ｄであれば負の入力オフセット電圧を有する（出力端子Ｏｕｔ１からの出力電流がゼロとなるのは、（ＩＮ−）＝（ＩＮ＋）−ｏｆｓｖのとき）ようになる。これを利用して、ｂ＞ｄとし、ＩＮ＋に図３のフィードバック信号Ｖｆｂを入力し、ＩＮ−に基準電圧Ｖｒｅｆを入力すれば、図３に示す２つの電圧電流変換回路を１つにまとめることができ、制御回路のコストを下げることができる。なお、この場合、図３の基準電圧ＶＨｉはＶＨｉ＝Ｖｒｅｆ＋ｏｆｓｖで与えられる。

特開２００６−１７４０３５号公報（図７、段落〔０００２〕〜〔０００７〕など）特開昭６２−２５１８１６号公報

図４の電圧電流変換回路の温度特性を考えると、まず、差動入力部のトランスコンダクタンス（＝（差動入力部を構成する２つトランジスタのドレイン電流の電流差）／（２つの入力電圧の電圧差））は差動入力部を構成するＰチャネルＭＯＳトランジスタＭＰ１０，ＭＰ１１のトランスコンダクタンスにより決まり、ＭＯＳトランジスタのトランスコンダクタンスはバイアス電流とＭＯＳトランジスタのサイズに依存するとともに、負の温度特性を有する。なお、温度特性の正負は、温度特性を示す特性値の絶対値が温度共に上昇する場合を正、温度が上がると特性値の絶対値が小さくなる場合を負としている。したがい、差動入力部のトランスコンダクタンスも負の温度特性を有する。また、出力端子Ｏｕｔ２のように、カレントミラー回路のミラー比を調整して入力オフセット電圧をもたせている場合、この入力オフセット電圧も温度特性を有している。差動入力部のトランスコンダクタンスや入力オフセット電圧に温度特性がある電圧電流変換回路を図３に示すようなＤＣ／ＤＣコンバータに適用すると、ＤＣ／ＤＣコンバータにおける帰還ループの安定性や過電圧保護のしきい値電圧が温度依存性を有することになってしまい、ＤＣ／ＤＣコンバータの安定性から好ましくない。

出力端子Ｏｕｔ２の場合に関し、類似の回路として、吐き出し型のカレントミラー回路と吸い込み型のカレントミラー回路を組み合わせて定電流を出力する定電流回路の温度特性をゼロにする手法は知られているが（例えば、特許文献２を参照。）、出力電流値を可変にして、かつ差動入力部とともに温度特性をゼロにする手法は知られていなかった。

この発明は、差動入力部を有するとともに、カレントミラー回路のミラー比を調整して入力オフセット電圧をもたせた電圧電流変換回路であって、差動入力部のトランスコンダクタンスの温度特性がない（温度特性がゼロである、もしくは平坦である）電圧電流変換回路を提供することを目的とする。さらに、温度特性のない入力オフセット電圧も実現することができる電圧電流変換回路を提供することを目的とする。

そこで、上記課題を解決するために、請求項１に係る発明は、トランスコンダクタンスが負の温度特性を有する差動入力部に対し、平坦な温度特性を有する第１の定電流に正の温度特性を有する第２の定電流を加えた電流をバイアス電流として供給する電圧電流変換回路であることを特徴とする。

請求項２に係る発明は、請求項１に係る発明において、前記差動入力部が２つの入力端子と第１の出力端子および第２の出力端子を有し、前記電圧電流変換回路は、前記第１の出力端子から出力される電流を入力とする電流吐き出し型の第１のカレントミラー回路と、前記第２の出力端子から出力される電流を入力とする電流吸い込み型の第２のカレントミラー回路を有し、前記第１及び第２のカレントミラー回路はそれぞれ第１及び第２の出力端子を有し、前記第１のカレントミラー回路の第１の出力端子と前記第２のカレントミラー回路の第１の出力端子との接続点を前記電圧電流変換回路の第１の出力端子とし、前記第１のカレントミラー回路の第２の出力端子と前記第２のカレントミラー回路の第２の出力端子との接続点を前記電圧電流変換回路の第２の出力端子とし、前記第２の接続点に前記第１の定電流に比例した電流を出力する第３のカレントミラー回路の出力を接続することを特徴とする。

請求項３に係る発明は、請求項２に係る発明において、前記第１のカレントミラー回路における前記第１及び第２の出力端子の入力端子に対するミラー比をそれぞれａ，ｂとし、前記第２のカレントミラー回路における前記第１及び第２の出力端子の入力端子に対するミラー比をそれぞれｃ，ｄとするとき、ａ＝ｃとするとともに、ｂ＝ｄとすることを特徴とする。

請求項４に係る発明は、請求項１ないし３のいずれか１項に係る発明において、前記差動入力部、前記第１のカレントミラー回路、前記第２のカレントミラー回路および前記第３のカレントミラー回路がＭＯＳＦＥＴにより構成されることを特徴とする。

この発明の電圧電流変換回路は、平坦な温度特性を有する第１の定電流に正の温度特性を有する第２の定電流を加えた電流をバイアス電流として差動入力部に供給することにより、差動入力部の温度特性とバイアス電流の温度特性とを相殺させて差動入力部のトランスコンダクタンスの温度特性をゼロ（平坦なもの）にすることができる。また、電流吐き出し型の第１のカレントミラー回路の出力と、電流吸い込み型の第２のカレントミラー回路の出力との接続点を電圧電流変換回路の出力端子とし、この接続点に第１の定電流に比例した電流を加えることにより、温度特性のない入力オフセット電圧も実現することができる。

本発明に係る電圧電流変換回路の構成例を示す図である。図１の電圧電流変換回路に用いられる電流源回路の構成例を示す図である。降圧型ＤＣ／ＤＣコンバータの構成例を示す図である。従来の電圧電流変換回路の構成を説明するための図である。

以下、本発明を実施するための形態について、図面を参照して詳細に説明する。
図１に、本発明に係る電圧電流変換回路の構成例を示す。図４と同じ部位には同じ符号を付して、詳細な説明は省略する。図１に示す電圧電流変換回路はＩｂ１とＩｂ２の２つのバイアス電流源を用意する。Ｉｂ１は平坦な温度特性を有するバイアス電流源であり、Ｉｂ２は正の温度特性を有するバイアス電流源である。ここで、バイアス電流源ＩｂＩに関する「平坦な」とは、温度特性が完全にゼロのものだけを意味せず、電圧電流変換回路の変化が使用される温度範囲で無視できる程度のものも含む。また、バイアス電流源回路の構成例については後述する。

バイアス電流源ＩｂＩからの電流Ｉｂ１はＰチャネルＭＯＳトランジスタＭＰ０３，ＭＰ０４，ＭＰ０５からなるカレントミラー回路によりコピーされて、差動入力部と出力端子Ｏｕｔ２に供給される。また、バイアス電流源Ｉｂ２からの電流Ｉｂ２はＰチャネルＭＯＳトランジスタＭＰ０６，ＭＰ０７からなるカレントミラー回路によりコピーされて、差動入力部に供給される。負の温度特性をもつ差動入力部に対し、正の温度特性をもつバイアス電流を供給することにより、差動入力部のトランスコンダクタンスの温度特性を平坦なものにすることができる。これは、差動入力部を構成するＰチャネルＭＯＳトランジスタＭＰ１０，ＭＰ１１のサイズと、カレントミラー回路ＭＰ０６，ＭＰ０７のミラー比、およびカレントミラー回路ＭＰ０３，ＭＰ０５のミラー比を適切に調整することで実現できる。

具体的には、所望のトランスコンダクタンスに対して、常温付近でのバイアス電流値と、差動入力部を構成するＰチャネルＭＯＳトランジスタＭＰ１０，ＭＰ１１のサイズを選定した後、トランスコンダクタンスが負の温度特性を有していれば、ＭＰ０３に対するＭＰ０５の比を減少させ、ＭＰ０６に対するＭＰ０７の比を増加させることで、トランスコンダクタンスの温度係数が０になるように調整することで実現できる。トランスコンダクタンスが正の温度特性を有していれば、逆の調整を行えばよい。ある製造プロセスでの一例を挙げると、ＭＰ１０とＭＰ１１：Ｗ／Ｌ＝４８μｍ／３μｍ, Ｉｂ１：２μＡ（温度係数０），Ｉｂ２：２μＡ(２５℃における値：Ｉｂ２の電流値は絶対温度に比例する。）,ＭＰ０３：ＭＰ０５＝２：１，ＭＰ０６：ＭＰ０７＝２：５である。

差動入力段の第１の出力端子であるＰチャネルＭＯＳトランジスタＭＰ１０のドレインから出力される電流はＮチャネルＭＯＳトランジスタＭＮ１０，ＭＮ１１からなるカレントミラー回路でコピーされた後、さらにＰチャネルＭＯＳトランジスタＭＰ１２，ＭＰ１３，ＭＰ１４からなる第１のカレントミラー回路によってコピーされて、第１の出力端子Ｏｕｔ１および第２の出力端子Ｏｕｔ２に供給される。ここで第１のカレントミラー回路は、差動入力段の第１の出力端子から出力される電流に比例した電流を吐き出す、電流吐き出し型のカレントミラー回路である。

差動入力段の第２の出力端子であるＰチャネルＭＯＳトランジスタＭＰ１１のドレインから出力される電流はＮチャネルＭＯＳトランジスタＭＮ１２，ＭＮ１３，ＭＮ１４からなる第２のカレントミラー回路によってコピーされて、第１の出力端子Ｏｕｔ１および第２の出力端子Ｏｕｔ２に供給される。ここで第２のカレントミラー回路は、差動入力段の第２の出力端子から出力される電流に比例した電流を吸い込む、電流吸い込み型のカレントミラー回路である。

本実施の形態においては、ａ＝ｃ，ｂ＝ｄとする。こうすることにより、出力端子Ｏｕｔ１に関する入力オフセット電圧はゼロとなる。出力端子Ｏｕｔ２に関しても、このままでは入力オフセット電圧はゼロとなってしまうが、さらにＰチャネルＭＯＳトランジスタＭＰ０３，ＭＰ０４からなる第３のカレントミラー回路により電流Ｉｂ１に比例した電流を出力端子Ｏｕｔ２に加えることにより、正の入力オフセット電圧を実現することができる。上述のように差動入力部のトランスコンダクタンスの温度特性が平坦になるよう構成し、温度特性が（ほぼ）平坦な電流Ｉｂ１に比例した電流に基づき入力オフセット電圧を生成させているので、入力オフセット電圧も（ほぼ）平坦とすることができる。

また、ＰチャネルＭＯＳトランジスタＭＰ０４からの電流を、さらにＮチャネルＭＯＳトランジスタからなるカレントミラー回路でコピーして、電流Ｉｂ１に比例した電流を出力端子Ｏｕｔ２から吸い込むよう構成すれば、負の入力オフセット電圧を実現することができる。

図２に（ほぼ）平坦な温度特性を有する電流Ｉｂ１と正の温度特性を有する電流Ｉｂ２を生成する電流源回路の構成例を示す。図１に示す電流源回路はバンドギャップ回路を応用したものであって、ＰチャネルＭＯＳトランジスタＭＰ２０〜ＭＰ２４，ＮチャネルＭＯＳトランジスタＭＮ２０〜ＭＮ２５、演算増幅器ＡＭＰ１，ＡＭＰ２、抵抗Ｒ１〜Ｒ４、ダイオードＤ１，Ｄ２を有している。説明を簡単にするために、抵抗Ｒ１〜Ｒ４には温度特性が平坦なものが適用されているとする。ダイオードＤ２はダイオードＤ１と同じサイズのダイオードを複数並列に接続された構成となっていて、ダイオードＤ１，Ｄ２に同じ電流を流すときには、ダイオードＤ２に印加される電圧がダイオードＤ１に印加される電圧より低くなるようになっている。抵抗Ｒ１，Ｒ２の一端は結線されていて互いに同電位（Ｖｒ）となっている。また、抵抗Ｒ１，Ｒ２の他端同士も演算増幅器ＡＭＰ１により仮想短絡されることにより同電位になっている（Ｖｘ＝Ｖｙ）。したがい、抵抗Ｒ１，Ｒ２には等しい電圧が印加されて、抵抗Ｒ１の抵抗値Ｒ１と抵抗Ｒ２の抵抗値Ｒ２を等しくしておけば、２つの抵抗Ｒ１，Ｒ２には等しい電流が流れる。しかし、上述のようにダイオードＤ１，Ｄ２とでは印加電圧が異なるため、この電圧差が抵抗Ｒ３（抵抗値もＲ３とする）に印加される。この電圧差は概ね絶対温度に比例するので、抵抗Ｒ１，Ｒ２，Ｒ３には絶対温度に比例した電流が流れる。抵抗Ｒ１に流れる電流がＰチャネルＭＯＳトランジスタＭＰ２０，２１からなるカレントミラー回路およびＮチャネルＭＯＳトランジスタＭＮ２１，ＭＮ２２からなるカレントミラー回路によりコピーされて、正の温度特性を有する電流Ｉｂ２としてＮチャネルＭＯＳトランジスタＭＮ２２から供給される。

一方、ダイオードＤ１，Ｄ２に印加される電圧の絶対値は負の温度特性を有していて、抵抗値Ｒ３とＲ２（＝Ｒ１）の比を適切に設定することにより、電位Ｖｒの温度特性を平坦にすることができる。演算増幅器ＡＭＰ２により仮想短絡されて電位Ｖｔは電位Ｖｒに等しくなり、この電位Ｖｔが抵抗Ｒ４に印加されるので、抵抗Ｒ４には平坦な温度特性を有する電流が流れる。この電流は、ＰチャネルＭＯＳトランジスタＭＰ２３，ＭＰ２４からなるカレントミラー回路およびＮチャネルＭＯＳトランジスタＭＮ２４，ＭＮ２５によりコピーされて、平坦な温度特性を有する電流Ｉｂ１としてＮチャネルＭＯＳトランジスタＭＮ２５から供給される。

１電源制御ＩＣ（半導体集積回路）
２過電圧保護回路
ＡＭＰ１，ＡＭＰ２演算増幅器
ＣＭＰＨｉコンパレータ
Ｃｏコンデンサ
Ｄ１，Ｄ２ダイオード
ＤＲＶドライブ回路
ＥｒｒＡＭＰ誤差増幅器
Ｉｂ０，Ｉｂ１，Ｉｂ２バイアス電流源（定電流源）もしくはその電流もしくはその電流値
Ｌインダクタ
ＭＰ１，ＭＰ０１〜ＭＰ０７，ＭＰ１０〜ＭＰ１４，ＭＰ２０〜ＭＰ２４ＰチャネルＭＯＳトランジスタ
ＭＮ１，ＭＮ１０〜ＭＮ１４，ＭＮ２０〜ＭＮ２５ＮチャネルＭＯＳトランジスタ
ＯＳＣ１発振器
ＰＷＭＣＰＷＭコンパレータ
Ｒ１〜Ｒ４，Ｒ１０，Ｒ２０抵抗もしくはその抵抗値
Ｖｒｅｆ，ＶＨｉ基準電圧源もしくはその基準電圧値
Ｚ負荷

Claims

トランスコンダクタンスが負の温度特性を有する差動入力部に対し、平坦な温度特性を有する第１の定電流に正の温度特性を有する第２の定電流を加えた電流をバイアス電流として供給することを特徴とする電圧電流変換回路。
前記差動入力部が２つの入力端子と第１の出力端子および第２の出力端子を有し、
前記電圧電流変換回路は、前記第１の出力端子から出力される電流を入力とする電流吐き出し型の第１のカレントミラー回路と、前記第２の出力端子から出される電流を入力とする電流吸い込み型の第２のカレントミラー回路を有し、
前記第１及び第２のカレントミラー回路はそれぞれ第１及び第２の出力端子を有し、前記第１のカレントミラー回路の第１の出力端子と前記第２のカレントミラー回路の第１の出力端子との接続点を前記電圧電流変換回路の第１の出力端子とし、前記第１のカレントミラー回路の第２の出力端子と前記第２のカレントミラー回路の第２の出力端子との接続点を前記電圧電流変換回路の第２の出力端子とし、
前記第２の接続点に前記第１の定電流に比例した電流を出力する第３のカレントミラー回路の出力を接続することを特徴とする請求項１に記載の電圧電流変換回路。
前記第１のカレントミラー回路における前記第１及び第２の出力端子の入力端子に対するミラー比をそれぞれａ，ｂとし、前記第２のカレントミラー回路における前記第１及び第２の出力端子の入力端子に対するミラー比をそれぞれｃ，ｄとするとき、ａ＝ｃとするとともに、ｂ＝ｄとすることを特徴とする請求項２に記載の電圧電流変換回路。
前記差動入力部、前記第１のカレントミラー回路、前記第２のカレントミラー回路および前記第３のカレントミラー回路がＭＯＳＦＥＴにより構成されることを特徴とする請求項１ないし３のいずれか１項に記載の電圧電流変換回路。