JP4745711B2 - スイッチングレギュレータ - Google Patents

Description

本発明は、スイッチング素子のスイッチングを制御することにより、入力電圧を所定の電圧に変換して出力するスイッチングレギュレータに関する。

例えば携帯電話等に代表される携帯型デジタル機器においては、昇圧回路として、インダクタを用いた昇圧型スイッチングレギュレータがよく用いられる。この昇圧型スイッチングレギュレータは、スイッチング素子を高い周波数でスイッチングすることにより出力電圧を制御する。

図４は、従来のスイッチングレギュレータの構成例を示した回路図である。図４に示されるように、スイッチングレギュレータ１０１は、同一の半導体基板上にインダクタＬ１００、スイッチング素子ＴＲ１００、ダイオードＤ１００、平滑用コンデンサＣ１００、スイッチング制御用ＩＣ１１０（以下、単に「制御用ＩＣ１１０」という。）、及び複数の抵抗Ｒ１０１〜Ｒ１０４を備える。スイッチングレギュレータ１０１は、制御用ＩＣ１１０を用いてスイッチング素子ＴＲ１００をＰＷＭ（Ｐｕｌｓｅ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎ）制御を用いて駆動することにより、入力された電圧Ｖｉｎ０を、その入力電圧Ｖｉｎ０よりも高い所定の電圧Ｖｏｕｔ０に変換して出力する。なお、以下では、スイッチング素子ＴＲ１００を、ＮチャネルＭＯＳ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタとして説明する。

制御用ＩＣ１１０は、ＵＶＬＯ（Ｕｎｄｅｒ Ｖｏｌｔａｇｅ Ｌｏｃｋ Ｏｕｔ）回路１１１、基準電圧発生回路１１２、デューティ制限回路１１３、発振回路１１４、ＰＷＭ比較回路１１５、誤差増幅回路１１６、基準電圧発生回路１１７、出力回路１１８、及び短絡保護回路１１９を備える。また、制御用ＩＣ１１０は、電源端子１３１、接地端子１３２、基準電圧出力端子１３３、ＤＴＣ（Ｄｅａｄ Ｔｉｍｅ Ｃｏｎｔｒｏｌ）端子１３４、ＦＢ端子１３５、及びＥＸＴ端子１３６を備える。電源端子１３１には、直流電源から電圧Ｖｉｎ０が供給され、ＦＢ端子１３５には、抵抗Ｒ１０１，Ｒ１０２によって出力電圧Ｖｏｕｔ０が分圧された電圧Ｖｆｂ０が入力される。基準電圧出力端子１３３には、基準電圧発生回路１１２で発生した基準電圧Ｖｒ０が出力され、ＤＴＣ端子１３４には、抵抗Ｒ１０３，Ｒ１０４によってその基準電圧Ｖｒ０が分圧された電圧Ｖｄｔｃ０が入力される。ＥＸＴ端子１３６には、出力回路１１８からスイッチング素子ＴＲ１００を駆動するための駆動信号Ｓｇ０が出力される。

このようにスイッチング素子ＴＲ１００のスイッチングを制御する制御用ＩＣ１１０には、異常時の誤動作を防止するために種々の保護回路が設けられている。ＵＶＬＯ回路１１１は、入力電圧Ｖｉｎ０が低下した場合にスイッチング素子ＴＲ１００のスイッチングをオフ状態で固定するための回路である。具体的に、ＵＶＬＯ回路１１１は、入力電圧Ｖｉｎ０が予め決められた電圧以下になった場合に、出力回路１１８に所定の制御信号Ｓ１０１を出力する。出力回路１１８は、その制御信号Ｓ１０１が入力されると、ＥＸＴ端子１３６を電圧Ｖｇｎｄ０にして、スイッチング素子ＴＲ１００をオフさせる。また、デューティ制限回路１１３は、スイッチング素子ＴＲ１００のＰＷＭ制御におけるデューティサイクルを制限して、スイッチング素子ＴＲ１００がオン状態で保持されることを防止する。さらに、短絡保護回路１１９は、そのオン状態が所定の時間以上継続した場合に、スイッチング素子ＴＲ１００をオフ状態で固定するために用いられる。保護回路としては、これら以外にも、例えば、スイッチング素子ＴＲ１００に流れる電流を検出して、検出された電流値が所定値以上である場合にそのスイッチング素子ＴＲ１００をオフさせる回路などが挙げられる。

なお、従来のスイッチングレギュレータには、所定の端子に発生する過電圧を検出してスイッチング素子をオフさせることにより、熱破壊を防止するものがあった（例えば、特許文献１参照。）。

また、従来のスイッチングレギュレータには、その出力電流として短絡に至る過電流が流れている場合と、短絡には至らない過電流が流れている場合とを区別し、それぞれの場合に最適な保護を行う過電流保護機能を有するものがあった（例えば、特許文献２参照。）。
特開２００４−１６６３９１号公報 特開２００２−１７１７４９号公報

しかしながら、従来の制御用ＩＣ１１０には、接地端子１３２がオープンになった場合の保護機能が存在しなかった。接地端子１３２がオープンになると、電源端子１３１から接地端子１３２に電流が流れ、接地端子１３２の電圧が時間の経過とともに上昇する。図５は、従来の制御用ＩＣ１１０において接地端子１３２がオープンになった場合の接地端子１３２の電圧Ｖｇｎｄ０の変化を示したグラフである。図５に示されるように、接地端子１３２の電圧Ｖｇｎｄ０が上昇すると、制御用ＩＣ１１０の内部における回路は正常に動作しなくなり、スイッチング素子ＴＲ１００を駆動する駆動信号Ｓｇ０の電圧が接地端子１３２の電圧Ｖｇｎｄ０から電源端子１３１の電圧Ｖｉｎ０の間で変動する。よって、スイッチング素子ＴＲ１００を駆動する駆動信号Ｓｇ０の電圧が電源端子１３１の電圧Ｖｉｎ０で長時間保持された場合には、スイッチング素子ＴＲ１００に過電流が流れてしまうという課題があった。さらに、制御用ＩＣ１１０が、スイッチング素子ＴＲ１００をオフさせるために、スイッチング素子ＴＲ１００に対して接地端子１３２の電圧Ｖｇｎｄ０を出力したとしても、接地端子１３２の電圧Ｖｇｎｄ０が上昇しているためにスイッチング素子ＴＲ１００は完全にオフ状態とならず、過電流が流れてしまうという課題があった。

本発明は、以上の課題を解決するためになされたものであり、スイッチング素子のスイッチングを制御する制御回路部を備えたスイッチングレギュレータにおいて、その制御回路部と負側電源電圧との間の接続が遮断された場合でも、スイッチング素子に過電流が流れることを防止することができるスイッチングレギュレータを提供することを目的とする。

本発明に係る第１のスイッチングレギュレータは、スイッチング素子のスイッチングを制御することにより、入力電圧を所定の電圧に変換し出力電圧として出力するスイッチングレギュレータにおいて、
所定の正側電源電圧と負側電源電圧が供給されて動作し、前記出力電圧が所定値で一定になるように前記スイッチング素子のスイッチングを制御する制御回路部と、
前記制御回路部が負側電源電圧に接続されているか否かを検出する検出回路部と、
前記検出回路部によって前記制御回路部と負側電源電圧との間の接続が遮断されていることが検出されると、他の経路を使用して前記制御回路部を負側電源電圧に接続する接続切換回路部と、
を備え、
前記制御回路部は、
前記出力電圧に比例する比例電圧を生成して出力する比例電圧生成部と、
前記負側電源電圧が入力される負側電源入力端と、
を備え、
前記検出回路部は、前記比例電圧と前記負側電源入力端の電圧とを比較して、前記負側電源入力端の電圧が前記比例電圧以上である場合に、前記制御回路部と負側電源電圧との間の接続が遮断されていることを検出するものである。
以下、このスイッチングレギュレータを「第３のスイッチングレギュレータ」という。

好ましくは、第１のスイッチングレギュレータにおいて、前記の接続切換回路部は、前記の制御回路部を、抵抗を介して前記の負側電源電圧に接続する。以下、このスイッチングレギュレータを「第２のスイッチングレギュレータ」という。

好ましくは、第３のスイッチングレギュレータにおいて、前記の検出回路部は、前記の負側電源入力端の電圧が前記の比例電圧に所定の電圧を加えた電圧以上である場合に、前記の制御回路部と負側電源電圧との間の接続が遮断されていることを検出する。以下、このスイッチングレギュレータを「第４のスイッチングレギュレータ」という。

好ましくは、第３又は第４のスイッチングレギュレータにおいて、前記の接続切換回路部は、前記の負側電源電圧に前記の抵抗を介して接続される抵抗接続端と、前記の負側電源入力端と前記の抵抗接続端との間に接続されたトランジスタと、前記の検出回路部によって前記の制御回路部と負側電源電圧との間の接続が遮断されていることが検出されると、前記のトランジスタをオンさせるトランジスタ制御回路部とを備える。以下、このスイッチングレギュレータを「第５のスイッチングレギュレータ」という。

好ましくは、第３から第５のいずれかのスイッチングレギュレータにおいて、前記の制御回路部は、前記の検出回路部によって前記の制御回路部と負側電源電圧との間の接続が遮断されていることが検出されると、前記のスイッチング素子の制御電極に前記の負側電源入力端の電圧を出力する。以下、このスイッチングレギュレータを「第６のスイッチングレギュレータ」という。

好ましくは、第３から第６のいずれかのスイッチングレギュレータにおいて、前記の比例電圧生成部を除く制御回路部、検出回路部及び接続切換回路部は、１つのＩＣに集積されている。

本発明によるスイッチングレギュレータによれば、所定の正側電源電圧と負側電源電圧が供給されて動作し、スイッチングレギュレータの出力電圧が所定値で一定になるようにスイッチング素子のスイッチングを制御する制御回路部と、制御回路部が負側電源電圧に接続されているか否かを検出する検出回路部と、検出回路部によって制御回路部と負側電源電圧との間の接続が遮断されていることが検出されると、他の経路を使用して制御回路部を負側電源電圧に接続する接続切換回路部とを備えるので、制御回路部と負側電源電圧との間の接続が遮断された場合でも、スイッチング素子に過電流が流れることを防止することができる。

以下に、添付の図面を参照して、本発明の実施の形態について説明する。
（実施の形態１）
図１は、本発明の実施の形態１によるスイッチングレギュレータの構成例を示している。このスイッチングレギュレータ１は、昇圧型スイッチングレギュレータである。図１に示されるように、スイッチングレギュレータ１は、インダクタＬ１、スイッチング素子ＴＲ１、ダイオードＤ１、平滑用コンデンサＣ１、スイッチング制御用集積回路１０（以下、単に「制御用ＩＣ１０」という。）、及び複数の抵抗Ｒ１〜Ｒ４を備える。これらのインダクタＬ１、スイッチング素子ＴＲ１、ダイオードＤ１、平滑用コンデンサＣ１、制御用ＩＣ１０、及び各抵抗Ｒ１〜Ｒ４は、同一の半導体基板上に実装されている。

インダクタＬ１の一端は直流電源に接続され、他端はダイオードＤ１のアノードに接続されている。ダイオードＤ１のアノードと接地電圧との間には、スイッチング素子ＴＲ１が接続されている。ダイオードＤ１のカソードと接地電圧との間には、直列に接続された２つの抵抗Ｒ１，Ｒ２が接続され、また、それらの抵抗Ｒ１，Ｒ２に並列に、コンデンサＣ１が接続されている。スイッチングレギュレータ１は、制御用ＩＣ１０を用いて、スイッチング素子ＴＲ１をＰＷＭ制御を用いて駆動することにより、入力された電圧Ｖｉｎをそれよりも高い所定の電圧Ｖｏｕｔに変換して出力する。スイッチングレギュレータ１では、スイッチング素子ＴＲ１がオンすると、直流電源からインダクタＬ１を介してスイッチング素子ＴＲ１に電流が流れ、スイッチング素子ＴＲ１がオフすると、インダクタＬ１に逆起電力が生じることにより、ダイオードＤ１及びコンデンサＣ１に電流が流れる。スイッチングレギュレータ１は、コンデンサＣ１の電圧を出力電圧Ｖｏｕｔとして出力する。

制御用ＩＣ１０は、ＵＬＶＯ回路１１、基準電圧発生回路１２、デューティ制限回路１３、発振回路１４、ＰＷＭ比較回路１５、誤差増幅回路１６、基準電圧発生回路１７、出力回路１８、短絡保護回路１９、接地端子オープン検出回路２０、トランジスタＴＲ２、及び内部制御回路２１を備える。また、制御用ＩＣ１０は、電源端子３１、接地端子３２、基準電圧出力端子３３、ＤＴＣ端子３４、ＦＢ端子３５、及びＥＸＴ端子３６を備える。電源端子３１には、直流電源から電圧Ｖｉｎが供給され、ＦＢ端子３５には、抵抗Ｒ１，Ｒ２によって出力電圧Ｖｏｕｔを分圧した電圧Ｖｆｂが入力される。基準電圧出力端子３３には、基準電圧発生回路１２で発生した基準電圧Ｖｒが出力され、ＤＴＣ端子３４には、抵抗Ｒ３，Ｒ４によってその基準電圧Ｖｒが分圧された電圧Ｖｄｔｃが入力される。ＥＸＴ端子３６には、出力回路１８からスイッチング素子ＴＲ１を駆動するための駆動信号Ｓｇが出力される。なお、発振回路１４、ＰＷＭ比較回路１５、誤差増幅回路１６、基準電圧発生回路１７及び出力回路１８は、スイッチング素子ＴＲ１のスイッチングを制御する制御回路部をなす。また、接地端子オープン検出回路２０は、検出回路部をなし、トランジスタＴＲ２及び内部制御回路２１は、接続切換回路部をなす。さらに、接地端子３２及びＤＴＣ端子３４は、負側電源入力端及び抵抗接続端をそれぞれなす。

抵抗Ｒ１，Ｒ２は、出力電圧Ｖｏｕｔを検出するために設けられる。具体的には、抵抗Ｒ１，Ｒ２によって出力電圧Ｖｏｕｔが所定の比率で分圧され、その分圧ＶｆｂがＦＢ端子３５に入力される。抵抗Ｒ２の一端は接地され、他端は抵抗Ｒ１及びＦＢ端子３５に接続される。これにより、スイッチングレギュレータ１の出力電圧Ｖｏｕｔが、制御用ＩＣ１０にフィードバックされる。また、抵抗Ｒ３，Ｒ４は、基準電圧出力端子３３に出力された基準電圧Ｖｒを所定の比率で分圧するために設けられる。ここでは、抵抗Ｒ３の一端は基準電圧出力端子３３に接続され、他端は抵抗Ｒ４の一端に接続される。その抵抗Ｒ４の一端は、抵抗Ｒ３に接続されるとともにＤＴＣ端子３４に接続され、他端は接地されている。これにより、基準電圧Ｖｒを抵抗Ｒ３，Ｒ４で分圧した電圧Ｖｄｔｃが、ＤＴＣ端子３４に入力される。なお、ＤＴＣ端子３４に入力される電圧Ｖｄｔｃは、スイッチング素子ＴＲ１のＰＷＭ制御において許容されるデューティサイクルの最大値を設定するために用いられる。ここで、デューティサイクルとは、出力回路１８から出力されるパルス信号Ｓｇのアクティブ状態のパルス幅時間、すなわち、スイッチング素子ＴＲ１がオン状態になる時間をそのパルス信号Ｓｇの周期で割った値である。

以下に、制御用ＩＣ１０の構成及び動作について詳細に説明する。発振回路１４、ＰＷＭ比較回路１５、誤差増幅回路１６、基準電圧発生回路１７及び出力回路１８は、スイッチング素子ＴＲ１をＰＷＭ制御を用いて駆動する駆動部を構成する。誤差増幅回路１６は、ＦＢ端子３５の電圧Ｖｆｂと基準電圧発生回路１７が生成する基準電圧Ｖｒｅｆとの誤差を増幅して出力する。ＰＷＭ比較回路１５は、発振回路１４から出力された三角波信号の電圧と、誤差増幅回路１６の出力電圧とを比較し、その大小関係によってパルス幅の異なるパルス信号を生成して出力する。出力回路１８は、ＰＷＭ比較回路１５から出力されたパルス信号に基づいてトランジスタＴＲ１を駆動する駆動信号Ｓｇを生成し、ＥＸＴ端子３６に出力する。

上述の駆動部は、誤差増幅回路１６を用いて、スイッチングレギュレータ１の出力電圧Ｖｏｕｔをフィードバック制御しているので、スイッチング素子ＴＲ１を安定して駆動することができ、これにより、出力電圧Ｖｏｕｔを所定の電圧に保持することができる。ここで、駆動部は、出力電圧Ｖｏｕｔが低下した場合には、スイッチング素子ＴＲ１のＰＷＭ制御におけるデューティサイクルを大きくし、出力電圧Ｖｏｕｔが上昇した場合には、デューティサイクルを小さくする。

ＵＬＶＯ回路１１は、入力電圧Ｖｉｎが低下した場合にスイッチング素子ＴＲ１のスイッチングをオフ状態で固定するための回路である。具体的に、ＵＶＬＯ回路１１は、入力電圧Ｖｉｎが予め決められた電圧以下になった場合に、出力回路１８に対して所定の制御信号Ｓ１を出力する。出力回路１８は、その制御信号Ｓ１が入力されると、ＥＸＴ端子３６の電圧を電圧Ｖｇｎｄにして、スイッチング素子ＴＲ１をオフさせる。

基準電圧発生回路１２は、所定の基準電圧Ｖｒを生成して基準電圧出力端子３３に出力する。デューティ制限回路１３には、ＤＴＣ端子３４に入力された電圧Ｖｄｔｃ、発振回路１４から出力された三角波信号、及びＰＷＭ比較回路１５の出力電圧が入力される。デューティ制限回路１３は、発振回路１４から出力された三角波信号と、ＤＴＣ端子３４に入力された電圧Ｖｄｔｃとから、パルス信号を生成する。その生成方法は、ＰＷＭ比較回路１５が三角波信号の電圧と誤差増幅回路１６の出力電圧とを用いてパルス信号を生成する方法と同一である。さらに、デューティ制限回路１３は、生成したパルス信号と、ＰＷＭ比較回路１５の出力信号とを比較し、ＰＷＭ比較回路１５の出力信号のデューティサイクルが、生成したパルス信号のデューティサイクルよりも大きい場合は、スイッチング素子ＴＲ１をＰＷＭ制御する際のデューティサイクルが最大値を超えたと判断して、制御信号Ｓ２を出力回路１８に出力する。出力回路１８は、その制御信号Ｓ２が入力されると、ＥＸＴ端子３６を電圧Ｖｇｎｄにして、スイッチング素子ＴＲ１をオフさせる。

短絡保護回路１９には、誤差増幅回路１６の出力電圧が入力される。短絡保護回路１９は、誤差増幅回路１６の出力電圧が予め決められた電圧を超えた状態で一定の時間が経過すると、出力回路１８に制御信号Ｓ３を出力する。出力回路１８は、その制御信号Ｓ３が入力されると、ＥＸＴ端子３６を電圧Ｖｇｎｄにして、スイッチング素子ＴＲ１をオフさせる。ここで、短絡保護回路１９は、スイッチング素子ＴＲ１のオン状態が所定の時間以上継続した場合にスイッチング素子ＴＲ１００をオフ状態で固定するために用いられる。スイッチング素子ＴＲ１のオン状態が続くと、ＦＢ端子３５に入力される電圧Ｖｆｂが小さくなり、誤差増幅回路１６の出力電圧は大きくなるので、誤差増幅回路１６の出力電圧を検出することにより、スイッチング素子ＴＲ１がオン状態であるか否かを検出することができる。

次に、接地端子オープン検出回路２０、トランジスタＴＲ２、及び内部制御回路２１について詳細に説明する。接地端子オープン検出回路２０は、ＦＢ端子３５に入力される電圧Ｖｆｂと電圧Ｖｇｎｄとを比較することにより、接地端子３２がオープンであるか否かを検出する。接地端子３２がオープンであることを検出すると、内部制御回路２１に制御信号Ｓ４を出力する。内部制御回路２１は、制御信号Ｓ４が入力されると、トランジスタＴＲ２のゲート及び出力回路１８に制御信号Ｓ５をそれぞれ出力する。トランジスタＴＲ２は、制御信号Ｓ５の電圧がゲートに印加されることによりオンする。また、出力回路１８は、制御信号Ｓ５が入力されると、ＥＸＴ端子３６を電圧Ｖｇｎｄにして、スイッチング素子ＴＲ１をオフさせる。

以下に、接地端子オープン検出回路２０の動作について詳細に説明する。接地端子３２がオープンになると、電源端子３１から接地端子３２に電流が流れ、接地端子３２の電圧Ｖｇｎｄが上昇する。接地端子３２の電圧Ｖｇｎｄが上昇するとスイッチング素子ＴＲ１の正常なスイッチング制御が不可能となり、出力電圧Ｖｏｕｔを維持できなくなるので、出力電圧Ｖｏｕｔは低下する。従って、もしフィードバック電圧Ｖｆｂが１Ｖになるように各抵抗Ｒ１、Ｒ２の抵抗値が設定されているなら、ＦＢ端子２４の電圧Ｖｆｂは１Ｖよりも低下する。接地端子オープン検出回路２０は、上昇した接地端子３２の電圧ＶｇｎｄとＦＢ端子２４の電圧Ｖｆｂとを比較して、接地端子３２の電圧Ｖｇｎｄが電圧Ｖｆｂ以上になると、接地端子３２がオープンになったことを検出して制御信号Ｓ４を出力する。

内部制御回路２１は、接地端子オープン検出回路２０から制御信号Ｓ４が入力されると、出力回路１８に制御信号Ｓ５を出力するとともに、接地端子３２とＤＴＣ端子３４との間に接続されているトランジスタＴＲ２にも制御信号Ｓ５を出力してそのトランジスタＴＲ２をオンさせる。これにより、電源端子３１から接地端子３２に流れていた電流は、トランジスタＴＲ２を介してＤＴＣ端子３４に流れ、そのＤＴＣ端子３４から、抵抗Ｒ４を介して、制御用ＩＣ１０の外部に流れる。よって、制御用ＩＣ１０の接地端子３２の電圧Ｖｇｎｄの上昇は抑えられる。出力回路１８は、制御信号Ｓ５が入力されると、スイッチング素子ＴＲ１のゲートに接地端子の電圧Ｖｇｎｄを出力して、スイッチング素子ＴＲ１のスイッチングを停止させる。

ここで、接地端子３２がオープンになったときの電圧Ｖｇｎｄの変化は、抵抗Ｒ４の抵抗値によって異なる。図２は、抵抗Ｒ４の抵抗値が大きい場合に、接地端子３２がオープンになった場合の接地端子３２の電圧Ｖｇｎｄの変化を示すグラフであり、図３は、抵抗Ｒ４の抵抗値が十分小さい場合に、接地端子３２がオープンになった場合の接地端子３２の電圧Ｖｇｎｄの変化を示すグラフである。抵抗Ｒ４の抵抗値が大きい場合、図２に示されるように、接地端子３２の電圧Ｖｇｎｄは、最終的に、接地端子３２に流れる電流と抵抗Ｒ４の抵抗値により定まる電圧、すなわちその電流の電流値と抵抗Ｒ４の抵抗値との積で表される電圧で安定する。一方、抵抗Ｒ４の抵抗値が十分小さい場合、図３に示されるように、接地端子３２の電圧ＶｇｎｄはＦＢ端子３５の電圧Ｖｆｂより低い電圧まで低下する。接地端子オープン検出回路２０は、接地端子３２の電圧がＦＢ端子３５の電圧Ｖｆｂよりも低くなると、制御信号Ｓ４の出力を停止し、接地端子オープン検出状態を解除する。接地端子オープン検出回路２０が接地端子オープン検出状態を解除すると、接地端子３２とＤＴＣ端子３４との間に接続されたトランジスタＴＲ２がオフするので、接地端子３２の電圧Ｖｇｎｄは、電源端子３１からの電流により再び上昇する。そして、接地端子３２の電圧ＶｇｎｄがＦＢ端子３５の電圧Ｖｆｂ以上になると、接地端子オープン検出回路２０は再び接地端子３２がオープンであることを検知して、制御信号Ｓ４を出力するので、接地端子オープン検出状態となり接地端子３２の電圧は再び低下する。抵抗Ｒ４の抵抗値が十分小さい場合、この動作が繰り返される。よって、抵抗Ｒ４の抵抗値が十分小さい場合には、接地端子３２の電圧Ｖｇｎｄは、常にＦＢ端子２４の電圧付近に抑えられる。

上述のように、抵抗Ｒ４の抵抗値が十分小さい場合には、接地端子３２の電圧Ｖｇｎｄが常にＦＢ端子２４の電圧付近に抑えられるため、抵抗Ｒ４の抵抗値が大きい場合よりも電圧Ｖｇｎｄの上昇を抑制するという点で効果が大きいといえる。しかし、回路設計上の制限等により抵抗Ｒ４の抵抗値を十分小さくすることができない場合には、接地端子３２に流れる電流の電流値と抵抗Ｒ４の抵抗値との積で表される電圧Ｖｇｎｄと電圧Ｖｆｂとの差が許容範囲内となるように、ある程度大きい抵抗値を定めることができる。

本実施の形態１によるスイッチングレギュレータは、接地端子３２がオープンになった場合、その状態を検出して、接地端子３２とＤＴＣ端子３４との間のトランジスタＴＲ２をオンさせる。よって、電源端子３１から接地端子３２へ流れようとする電流が、トランジスタＴＲ２を介して制御用ＩＣ１０の外部へ流れ、制御用ＩＣ１０の接地端子３２の電圧Ｖｇｎｄの上昇を抑えることができる。また、この接地端子３２の電圧Ｖｇｎｄがスイッチング素子ＴＲ１のゲートに印加されるので、スイッチング素子ＴＲ１がオフ状態となり、スイッチング素子ＴＲ１に過電流が流れることを防止することができる。

また、本実施の形態１によるスイッチングレギュレータにおいて、接地端子オープン検出回路２０は、接地端子３２の電圧Ｖｇｎｄを基準として動作せず、接地端子３２の電圧ＶｇｎｄとＦＢ端子２４の電圧Ｖｆｂとを比較して接地端子３２がオープンであるか否かを検出するので、接地端子３２の電圧Ｖｇｎｄが上昇しても正常に検出動作を行うことができる。また、接地端子オープン検出回路２０から制御信号Ｓ４が出力されれば、内部制御回路２１、トランジスタＴＲ２、及び出力回路１８が上述の動作を行うので、接地端子３２がオープンになっても、接地端子オープン検出回路２０、内部制御回路２１、トランジスタＴＲ２、及び出力回路１８は安定して動作し、接地端子３２の電圧の上昇を抑えることができる。

また、接地端子３２がオープンとなった場合は、接地端子３２の電圧Ｖｇｎｄが上昇して制御ＩＣ１０が正常な動作を行えず出力電圧を保持できないため、ＦＢ端子２４の電圧Ｖｆｂは、正常動作時よりも低下する。本実施の形態１によるスイッチングレギュレータでは、接地端子オープン検出回路２０が、その低下したＦＢ端子２４の電圧Ｖｆｂと接地端子３２の電圧Ｖｇｎｄとを比較して接地端子３２の電圧の上昇を検出するため、接地端子３２の上昇が小さい時点で接地端子３２がオープンであることを検出し、スイッチング素子ＴＲ１の過電流を防止することができる。

なお、本実施の形態１によるスイッチングレギュレータでは、接地端子３２の電圧Ｖｇｎｄをスイッチング素子ＴＲ１のゲートに印加することにより、スイッチング素子ＴＲ１に過電流が流れることを防止するが、接地端子３２の電圧Ｖｇｎｄの上昇が抑えられると、制御用ＩＣ１１０の内部の回路が正常に動作し、出力回路１８から出力される駆動信号Ｓｇがアクティブ状態で長時間固定されることがなくなるので、必ずしも電圧Ｖｇｎｄをスイッチング素子ＴＲ１のゲートに印加させなくともスイッチング素子ＴＲ１に過電流が流れることを防止することができる。

また、本実施の形態１によるスイッチングレギュレータにおいて、接地端子オープン検出回路２０は、接地端子３２の電圧ＶｇｎｄとＦＢ端子２４の電圧Ｖｆｂとを比較するが、接地端子３２の電圧Ｖｇｎｄと電圧Ｖｆｂに所定の電圧を加えた電圧Ｖｆｂ１とを比較してもよい。この場合、接地端子オープン検出回路２０は、接地端子３２の電圧Ｖｇｎｄがその電圧Ｖｆｂ１以上になると、接地端子３２がオープンになったことを検出して制御信号Ｓ４を出力する。

また、本実施の形態１によるスイッチングレギュレータにおいて、制御用ＩＣ１０は、外部のスイッチング素子ＴＲ１のスイッチングを制御するが、内部に備えたスイッチング素子ＴＲ１のスイッチングを制御する場合であっても、接地端子３２の電圧Ｖｇｎｄの上昇を抑制することができ、スイッチング素子ＴＲ１に過電流が流れることを防止することができる。

本発明の実施の形態１によるスイッチングレギュレータの構成例を示した回路図である。 抵抗Ｒ４の抵抗値が大きい場合に、接地端子３２がオープンになった場合の接地端子３２の電圧Ｖｇｎｄの変化を示すグラフである。 抵抗Ｒ４の抵抗値が十分小さい場合に、接地端子３２がオープンになった場合の接地端子３２の電圧Ｖｇｎｄの変化を示すグラフである。 従来のスイッチングレギュレータの構成例を示した回路図である。 従来のスイッチングレギュレータにおいて、接地端子１３２がオープンになった場合の接地端子１３２の電圧Ｖｇｎｄ０の変化を示すグラフである。

符号の説明

１ スイッチングレギュレータ
１０ 制御用ＩＣ
１１ ＵＶＬＯ回路
１２ 基準電圧発生回路
１３ デューティ制限回路
１４ 発振回路
１５ ＰＷＭ比較回路
１６ 誤差増幅回路
１７ 基準電圧発生回路
１８ 出力回路
１９ 短絡保護回路
２０ 接地端子オープン検出回路
２１ 内部制御回路
３１ 電源端子
３２ 接地端子
３３ 基準電圧出力端子
３４ ＤＴＣ端子
３５ ＦＢ端子
３６ ＥＸＴ端子
ＴＲ１ スイッチング素子（トランジスタ）
ＴＲ２ トランジスタ
Ｌ１ インダクタ
Ｄ１ ダイオード
Ｃ１ 平滑用コンデンサ
Ｒ１〜Ｒ４ 抵抗

Claims (6)

1. スイッチング素子のスイッチングを制御することにより、入力電圧を所定の電圧に変換し出力電圧として出力するスイッチングレギュレータにおいて、
   所定の正側電源電圧と負側電源電圧が供給されて動作し、前記出力電圧が所定値で一定になるように前記スイッチング素子のスイッチングを制御する制御回路部と、
   前記制御回路部が負側電源電圧に接続されているか否かを検出する検出回路部と、
   前記検出回路部によって前記制御回路部と負側電源電圧との間の接続が遮断されていることが検出されると、他の経路を使用して前記制御回路部を負側電源電圧に接続する接続切換回路部と、
   を備え、
   前記制御回路部は、
   前記出力電圧に比例する比例電圧を生成して出力する比例電圧生成部と、
   前記負側電源電圧が入力される負側電源入力端と、
   を備え、
   前記検出回路部は、前記比例電圧と前記負側電源入力端の電圧とを比較して、前記負側電源入力端の電圧が前記比例電圧以上である場合に、前記制御回路部と負側電源電圧との間の接続が遮断されていることを検出することを特徴とするスイッチングレギュレータ。
2. 前記接続切換回路部は、前記制御回路部を、抵抗を介して前記負側電源電圧に接続することを特徴とする請求項１に記載のスイッチングレギュレータ。
3. 前記検出回路部は、前記負側電源入力端の電圧が前記比例電圧に所定の電圧を加えた電圧以上である場合に、前記制御回路部と負側電源電圧との間の接続が遮断されていることを検出することを特徴とする請求項１又は２に記載のスイッチングレギュレータ。
4. 前記接続切換回路部は、
   前記負側電源電圧に前記抵抗を介して接続される抵抗接続端と、
   前記負側電源入力端と前記抵抗接続端との間に接続されたトランジスタと、
   前記検出回路部によって前記制御回路部と負側電源電圧との間の接続が遮断されていることが検出されると、前記トランジスタをオンさせるトランジスタ制御回路部と、
   を備えることを特徴とする請求項１、２又は３に記載のスイッチングレギュレータ。
5. 前記制御回路部は、前記検出回路部によって前記制御回路部と負側電源電圧との間の接続が遮断されていることが検出されると、前記スイッチング素子の制御電極に前記負側電源入力端の電圧を出力することを特徴とする請求項１、２又は３に記載のスイッチングレギュレータ。
6. 前記比例電圧生成部を除く制御回路部、検出回路部及び接続切換回路部は、１つのＩＣに集積されていることを特徴とする請求項１、２、３、４又は５に記載のスイッチングレギュレータ。

Images