JP2012016124A - 半導体回路及びｄｃ−ｄｃコンバータ - Google Patents

Abstract

【課題】ノイズを抑制し、かつ電力効率の良い半導体回路及びＤＣ−ＤＣコンバータを提供する。
【解決手段】実施形態によれば、ハイサイドスイッチと、前記ハイサイドスイッチと直列に接続された整流素子と、前記ハイサイドスイッチをオンまたはオフに制御する制御回路と、ローサイド回路と、を備えた半導体回路が提供される。前記ローサイド回路は、前記整流素子の両端に接続され、前記ハイサイドスイッチがオンのとき導通を遮断し、前記ハイサイドスイッチがオフのとき前記整流素子と逆方向に電流を流すことを特徴とする。
【選択図】図１

Description

本発明の実施形態は、半導体回路及びＤＣ−ＤＣコンバータに関する。

降圧型ＤＣ−ＤＣコンバータにおいては、ハイサイド及びローサイドスイッチを交互にオン／オフしてインダクタを駆動する同期整流方式と、ハイサイドスイッチのみをオン／オフするチョッパ方式とが用いられている。チョッパ方式においては、ハイサイドスイッチがオフのときのインダクタの回生電流は整流素子を流れ、同期整流方式のようにローサイドスイッチのドライブ電流による電力損失がない。そのため、軽負荷時の効率を重視する用途において採用されることが多い。

特開２００７−２２１９２２号公報

しかし、チョッパ方式においては、回生電流が０になる不連続モードの場合、インダクタを駆動するスイッチングラインがハイインピーダンスの状態になり、スイッチングラインにノイズが誘起される。また、そのノイズの周波数成分は、ＤＣ−ＤＣコンバータの動作周波数と異なるため、フィルタで除去するのが困難である。

本発明の実施形態は、ノイズを抑制し、かつ電力効率の良い半導体回路及びＤＣ−ＤＣコンバータを提供する。

実施形態によれば、ハイサイドスイッチと、前記ハイサイドスイッチと直列に接続された整流素子と、前記ハイサイドスイッチをオンまたはオフに制御する制御回路と、ローサイド回路と、を備えた半導体回路が提供される。前記ローサイド回路は、前記整流素子の両端に接続され、前記ハイサイドスイッチがオンのとき導通を遮断し、前記ハイサイドスイッチがオフのとき前記整流素子と逆方向に電流を流すことを特徴とする。

第１の実施形態に係る半導体回路及び第２の実施形態に係るＤＣ−ＤＣコンバータの構成を例示する回路図である。 ＤＣ−ＤＣコンバータの主要な信号のタイミングチャートであり、（ａ）は、ローサイド回路の制御電圧Ｖ２、（ｂ）はスイッチングラインの電圧Ｖｓｗ、（ｃ）はインダクタの電流ＩＬｌ、（ｄ）はハイサイドスイッチの電流ＩＭ１、（ｅ）は整流素子の電流ＩＤ１、（ｆ）はローサイド回路の電流ＩＱ１である。 ローサイド回路の他の構成を例示する回路図である。 半導体回路及びＤＣ−ＤＣコンバータの他の構成を例示する回路図である。 ローサイド回路の他の構成を例示する回路図である。 ローサイド回路の他の構成を例示する回路図である。

以下、本発明の実施形態について図面を参照して詳細に説明する。なお、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。

（第１の実施形態）
図１は、第１の実施形態に係るＤＣ−ＤＣコンバータ及び第２の実施形態に係る半導体回路の構成を例示する回路図である。
ＤＣ−ＤＣコンバータ１は、電源電圧Ｖｉｎを半導体回路２に入力して、半導体回路２のハイサイドスイッチＭ１に接続されたインダクタＬ１に出力電圧Ｖｏｕｔを出力するスイッチング電源回路である。

インダクタＬ１の一端は、半導体回路２のスイッチングラインＳＷを介してハイサイドスイッチＭ１に接続される。インダクタＬ１の他端は、出力ラインＯｕｔに接続される。出力ラインＯｕｔと接地との間に、帰還回路３、平滑コンデンサＣ１、負荷回路４がそれぞれ接続される。

インダクタＬ１は、半導体回路２により駆動され、出力ラインＯｕｔに出力電圧Ｖｏｕｔを生成する。出力電圧Ｖｏｕｔは、平滑コンデンサＣ１で平滑化される。また、帰還回路３により出力電圧Ｖｏｕｔから電圧Ｖｆｂが生成され、電圧Ｖｆｂは、半導体回路２の制御回路５に帰還される。

なお、図１においては、帰還回路３は、抵抗Ｒ１、Ｒ２で構成され、半導体回路２には、抵抗Ｒ２の両端の間の電圧Ｖｆｂを帰還している。しかし、出力電圧Ｖｏｕｔを電圧Ｖｆｂとして、半導体回路２に帰還してもよい。

（第２の実施形態）
半導体回路２においては、電源ラインＩｎとスイッチングラインＳＷとの間にハイサイドスイッチＭ１が接続される。ハイサイドスイッチＭ１と直列に整流素子Ｄ１が接続される。整流素子Ｄ１は、ハイサイドスイッチＭ１と接地との間に接続される。
ハイサイドスイッチＭ１は制御回路５によりオンまたはオフに制御される。なお、図１においては、ハイサイドスイッチＭ１はＰチャンネル形ＭＯＳＦＥＴ（以下、ＰＭＯＳ）で構成されている。そのため、制御回路５から出力されるハイサイドスイッチＭ１の制御電圧Ｖ１は、負論理である。

整流素子Ｄ１の両端に、ローサイド回路６が接続される。ローサイド回路６は、ハイサイドスイッチＭ１と接地との間に、整流素子Ｄ１と並列に接続される。ローサイド回路６は、ハイサイドスイッチＭ１がオンのとき両端の導通を遮断し、ハイサイドスイッチＭ１がオフのとき整流素子Ｄ１と逆方向に電流を流す回路である。

図１においては、ローサイド回路６は、第１のバイポーラトランジスタＱ１と、第１のバイポーラトランジスタＱ１のベースとコレクタとの間に接続された第１のスイッチ素子Ｍ４、第１のバイポーラトランジスタＱ１のベースとエミッタとの間に接続された第２のスイッチ素子Ｍ５により構成している。なお、ローサイド回路６の第１のバイポーラトランジスタＱ１は、ｎｐｎトランジスタで構成されている。

第１のスイッチ素子Ｍ４は、ハイサイドスイッチＭ１がオンのときオフし、ハイサイドスイッチＭ１がオフのときオンする。また、第２のスイッチ素子Ｍ５は、ハイサイドスイッチＭ１がオンのときオンし、ハイサイドスイッチＭ１がオフのときオフする。

従って、第１のバイポーラトランジスタＱ１は、ハイサイドスイッチＭ１がオンのときは、ベースとエミッタとが接地に接続され、整流素子Ｄ１と同一方向に電流を流すｐｎダイオードと等価になる。また、第１のバイポーラトランジスタＱ１は、ハイサイドスイッチＭ１がオフのときは、ベースとコレクタとがスイッチングラインＳＷに接続され、整流素子Ｄ１と逆方向に電流を流すｐｎダイオードと等価になる。従って、ハイサイドスイッチＭ１がオフのときは、整流素子Ｄ１と第１のバイポーラトランジスタＱ１とに同時に電流が流れることはない。

第１及び第２のスイッチ素子Ｍ４、Ｍ５は、制御回路５から出力される制御電圧Ｖ２で制御される。
制御電圧Ｖ２は、ハイサイドスイッチＭ１と第１のバイポーラトランジスタＱ１とが同時にオフするデッドタイムの期間だけパルス幅が短い点を除けば、ハイサイドスイッチＭ１の制御電圧Ｖ１と同相である。

制御電圧Ｖ２は、ハイサイドスイッチＭ１がオンのときローレベルであり、ハイサイドスイッチＭ１がオフのときハイレベルである。制御電圧Ｖ２は、インバータＩＮＶ１により反転されて第２のスイッチ素子Ｍ５の制御端子に入力される。また、インバータＩＮＶ１の出力は、インバータＩＮＶ２により反転されて第１のスイッチ素子Ｍ４の制御端子に入力される。なお、第１のスイッチ素子Ｍ４の制御端子には、制御回路５の制御電圧Ｖ２を入力してもよい。

図１においては、制御回路５として、電流モード制御の構成を例示しているが、電圧モード制御でもよい。
出力ラインＯｕｔから帰還回路３を介して帰還された電圧Ｖｆｂと基準電圧Ｖｒｅｆとの誤差を誤差増幅回路９で増幅して、駆動回路８に入力する。また、電流検出回路７は、検出トランジスタＭ２によりハイサイドスイッチＭ１の電流ＩＭ１を検出して、駆動回路８に入力する。なお、電流検出回路７は、ハイサイドスイッチＭ１の電流ＩＭ１を検出することにより、インダクタＬ１の電流ＩＬ１を検出している。

駆動回路８は、誤差の正負に応じて、ハイサイドスイッチＭ１のオンの期間が短くまたは長くなるように、インダクタＬ１の電流ＩＬ１を規定値に制限しつつハイサイドスイッチＭ１のオンの期間のデューティ比を制御する。
従って、インダクタＬ１の電流ＩＬ１が制御され、出力電圧Ｖｏｕｔが所定の一定値に制御される。

図２は、ＤＣ−ＤＣコンバータの主要な信号のタイミングチャートであり、（ａ）は、ローサイド回路の制御電圧Ｖ２、（ｂ）はスイッチングラインの電圧Ｖｓｗ、（ｃ）はインダクタの電流ＩＬｌ、（ｄ）はハイサイドスイッチの電流ＩＭ１、（ｅ）は整流素子の電流ＩＤ１、（ｆ）はローサイド回路の電流ＩＱ１である。
図２においては、インダクタＬ１の電流ＩＬ１が０になる期間がある電流不連続モードの場合のＤＣ−ＤＣコンバータ１の主要な信号の波形図を模式的に表している。

次に、図１、図２（ａ）〜（ｆ）を参照しつつ、ＤＣ−ＤＣコンバータ１及び半導体回路２の動作について説明する。
制御電圧Ｖ２がローレベルのとき（図２（ａ））、ハイサイドスイッチＭ１はオンであり、スイッチングラインＳＷの電圧Ｖｓｗは、電源電圧Ｖｉｎになる（図２（ｂ））。ハイサイドスイッチＭ１の電流ＩＭ１は増加し（図２（ｃ））、インダクタＬ１の電流ＩＬ１は増加する（図２（ｄ））。

このとき、整流素子Ｄ１には逆電圧がかかり、整流素子Ｄ１の電流ＩＤ１は、流れない（図２（ｅ））。また、上記のとおり、ローサイド回路６の第１のバイポーラトランジスタＱ１は、第２のスイッチ素子Ｍ５によりベースとエミッタとが接続され、整流素子Ｄ１と同一方向に電流が流れるｐｎダイオードと等価な状態になっている。従って、第１のバイポーラトランジスタＱ１の電流ＩＱ１は、流れない（図２（ｆ））。

制御電圧Ｖ２がハイレベルに変化すると（図２（ａ））、ハイサイドスイッチＭ１はオフになり、ハイサイドスイッチＭ１の電流ＩＭ１は、流れない（図２（ｄ））。このとき、インダクタＬ１の誘起電圧により、スイッチングラインＳＷの電圧Ｖｓｗは、負になり（図２（ｂ））、インダクタＬ１には電流ＩＬ１が回生電流として流れ続ける（図２（ｃ））。

ローサイド回路６の第１のバイポーラトランジスタＱ１は、ハイサイドスイッチＭ１がオフのとき、第１のスイッチ素子Ｍ４によりベースとコレクタとが接続され、整流素子Ｄ１と逆方向に電流が流れるｐｎダイオードと等価になっている。そのため、このインダクタＬ１の電流ＩＬ１（図２（ｃ））は、整流素子Ｄ１の電流ＩＤ１から供給され、第１のバイポーラトランジスタＱ１の電流ＩＱ１は流れない（図２（ｅ）、（ｆ）の破線Ｐで囲んだ部分）。回生電流は、接地、整流素子Ｄ１、インダクタＬ１の経路を流れる。

また、第１のバイポーラトランジスタＱ１のコレクタ・エミッタ間には、ほぼｐｎダイオードの順方向電圧がかかるため、第１のバイポーラトランジスタＱ１は飽和領域に入らない。
インダクタＬ１に蓄積されたエネルギーは回生電流を流すことにより減少し、誘起電圧の絶対値は減少して０になる（図２（ｂ））。そのため、インダクタＬ１の電流ＩＬ１は減少して０になり（図２（ｃ））、整流素子Ｄ１の電流ＩＤ１も減少して０になる（図２ｅ））。

誘起電圧が０になった後も、負荷回路４には、出力電圧Ｖｏｕｔが供給されており、負荷回路４には出力電流Ｉｏｕｔが流れ続ける。この出力電流Ｉｏｕｔは、平滑コンデンサＣ１から供給される。インダクタＬ１には、整流素子Ｄ１の電流ＩＤ１による回生電流と逆方に、出力ラインＯｕｔからスイッチングラインＳＷの方向に電流ＩＬ１が流れる（図２（ｃ））。

スイッチングラインＳＷの電圧Ｖｓｗは正になり（図２（ｂ））、整流素子Ｄ１の電流ＩＤ１は、流れず（図２（ｅ））、ローサイド回路６の第１のバイポーラトランジスタＱ１の電流ＩＱ１が流れる（図２（ｆ））。
このとき、回生電流は、平滑コンデンサＣ１、インダクタＬ１、ローサイド回路６の第１のバイポーラトランジスタＱ１、接地の経路を流れる。

制御電圧Ｖ２はローレベルに変化し（図２（ａ））、上記の動作が繰り返される。
ローサイド回路６においては、第１のバイポーラトランジスタＱ１が、飽和領域で動作することを回避しているため、蓄積時間を極力抑えることができる。デッドタイムを短縮でき、高速動作が可能である。

上記のとおり、半導体回路２及びＤＣ−ＤＣコンバータ１においては、制御電圧Ｖ２がローレベルのときは、ハイサイドスイッチＭ１がオンして、スイッチングラインＳＷは電源ラインＩｎに接続される。また、制御電圧Ｖ２がハイレベルのときは、整流素子Ｄ１またはローサイド回路６の第１のバイポーラトランジスタＱ１が導通して、スイッチングラインＳＷは接地に接続される。スイッチングラインＳＷは、ハイインピーダンスの状態にならない。

従って、半導体回路２及びＤＣ−ＤＣコンバータ１によれば、スイッチングラインＳＷのノイズを抑制することができる。

さらに、ハイサイドスイッチＭ１がオフのときにインダクタＬ１を回生電流が流れる場合は、整流素子Ｄ１またはローサイド回路６の第１のバイポーラトランジスタＱ１のいずれかのみに流れる。整流素子Ｄ１の電流ＩＱ１が流れているときは、ローサイド回路６の第１のバイポーラトランジスタＱ１の電流ＩＱ１は流れず、第１のバイポーラトランジスタＱ１の電流ＩＱ１が流れることによる電力損失が減少する。

また、ローサイド回路６は、第１及び第２のスイッチ素子Ｍ４、Ｍ５により、第１のバイポーラトランジスタＱ１のベースに電流を流している。ローサイド回路６の駆動電流は、第１のバイポーラトランジスタＱ１の電流ＩＱ１の１／ｈｆｅに減少する。ここで、ｈｆｅは、第１のバイポーラトランジスタＱ１の電流増幅率である。

なお、電流不連続モードの場合の動作について説明したが、電流連続モードの場合は、ローサイド回路６の第１のバイポーラトランジスタＱ１の電流ＩＱ１は流れず、チョッパ方式の動作になる。

また、図１においては、ローサイド回路６の第１のバイポーラトランジスタＱ１としてｎｐｎトランジスタを用いた構成を例示した。しかし、内部制御回路及びロジック回路を電源電圧Ｖｉｎで直接駆動する低電圧回路などにおいては、ｐｎｐトランジスタを用いることもできる。
図３は、ローサイド回路の他の構成を例示する回路図である。
図３に表したように、ローサイド回路６ａにおいては、第１のバイポーラトランジスタＱ１ａをｐｎｐトランジスタで構成している。

ローサイド回路６ａは、第１のバイポーラトランジスタＱ１ａと、第１のバイポーラトランジスタＱ１ａのベースとコレクタとの間に接続された第１のスイッチ素子Ｍ４、第１のバイポーラトランジスタＱ１ａのベースとエミッタとの間に接続された第２のスイッチ素子Ｍ５により構成している。

第１のスイッチ素子Ｍ４は、ハイサイドスイッチＭ１がオンのときオフし、ハイサイドスイッチＭ１がオフのときオンする。また、第２のスイッチ素子Ｍ５は、ハイサイドスイッチＭ１がオンのときオンし、ハイサイドスイッチＭ１がオフのときオフする。

従って、第１のバイポーラトランジスタＱ１ａは、ハイサイドスイッチＭ１がオンのときは、ベースとエミッタとがスイッチングラインＳＷに接続され、整流素子Ｄ１と同一方向に電流を流すｐｎダイオードと等価になる。また、第１のバイポーラトランジスタＱ１ａは、ハイサイドスイッチＭ１がオフのときは、ベースとコレクタとが接地に接続され、整流素子Ｄ１と逆方向に電流を流すｐｎダイオードと等価になる。従って、ハイサイドスイッチＭ１がオフのときは、整流素子Ｄ１と第１のバイポーラトランジスタＱ１ａとに同時に電流が流れることはない。

ローサイド回路６ａにおいても、図１に表したローサイド回路６と同様に、第１及び第２のスイッチ素子Ｍ４、Ｍ５は、インバータＩＮＶ１、ＩＮＶ２を介して、制御回路５から出力される制御電圧Ｖ２で制御される。
従って、半導体回路２のローサイド回路６の代わりにローサイド回路６ａを用いても、半導体回路２及びＤＣ−ＤＣコンバータ１と同様の効果を得ることができる。

図４は、半導体回路及びＤＣ−ＤＣコンバータの他の構成を例示する回路図である。なお、図１と同一の要素には同一の符号を付して説明を省略する。
図４に表したように、半導体回路２ａ及びＤＣ−ＤＣコンバータ１ａにおいては、ハイサイドスイッチＭ１ａをＮチャンネル形ＭＯＳＦＥＴ（以下、ＮＭＯＳ）で構成している。
また、ハイサイドスイッチＭ１ａを駆動するために、電圧生成回路１０を備えている点が、図１に表した半導体回路２及びＤＣ−ＤＣコンバータ１と異なる。

電圧生成回路１０においては、電源ラインＩｎに接続された内部レギュレータ１１の出力は、ダイオードＤ２を介して第１のコンデンサＣ２の一端及び駆動回路８に接続される。第１のコンデンサＣ２の他端は、スイッチングラインＳＷに接続されている。なお、ダイオードＤ２は、逆流防止のために挿入されている。

半導体回路２ａにおいては、ハイサイドスイッチＭ１ａがオフのときは、整流素子Ｄ１またはローサイド回路６のいずれかが導通状態になる。そのため、スイッチングラインＳＷはハイインピーダンスの状態にならない。スイッチングラインＳＷの電圧Ｖｓｗは、ハイサイドスイッチＭ１ａがオンのとき、ほぼ電源電圧Ｖｉｎになり、ハイサイドスイッチＭ１ａがオフのとき、整流素子Ｄ１またはローサイド回路６の低電圧になる。

ハイサイドスイッチＭ１ａがオフのとき、第１のコンデンサＣ２は内部レギュレータ１１の出力で充電される。また、ハイサイドスイッチＭ１ａがオンのとき、第１のコンデンサＣ２に充電された電荷で駆動回路８に電圧Ｖｂｏｏｔを供給する。電圧生成回路１０は、電源電圧Ｖｉｎを入力して、ブートストラップ方式で電源電圧Ｖｉｎを昇圧した電圧Ｖｂｏｏｔを生成する。

無負荷時の場合や入出力電圧差が大きい場合などには、ハイサイドスイッチＭ１ａがオンする期間が短くなりデューティ比が小さくなり、さらに数周期の間、ハイサイドスイッチＭ１ａのオンを休止する場合（パルススキップモード）がある。
しかし、この場合も、スイッチングラインＳＷの電圧Ｖｓｗは、ローサイド回路６の定電圧になり、スイッチングラインＳＷがハイインピーダンスの状態にならない。そのため、第１のコンデンサＣ２への充電は確実に行われる。

また、電流連続モードの場合、ローサイド回路６の第１のバイポーラトランジスタＱ１の電流ＩＱ１は流れない。そのため、第１のバイポーラトランジスタＱ１は整流素子Ｄ１と無関係に、第１のコンデンサＣ２を充電するのに必要な最小限のサイズに設定することができる。

図５は、ローサイド回路の他の構成を例示する回路図である。なお、図１と同一の要素には同一の符号を付して説明を省略する。
図５に表したように、ローサイド回路６ｂは、図１に表したローサイド回路６に第１のバイポーラトランジスタＱ１の過電流検出回路１３を追加した構成である。

過電流検出回路１３は、ハイサイドスイッチＭ１がオフのときの、第１のバイポーラトランジスタＱ１のコレクタとエミッタとの間の電圧と規定値Ｖｒｅｆ２との差を検出してローサイド回路６ｂの過電流を検出する。なお、第１のバイポーラトランジスタＱ１の電流ＩＱ１が流れている場合、第１のバイポーラトランジスタＱ１はベースとコレクタとが接続された状態であり、コレクタとエミッタとの間の電圧は、ベース・エミッタ間電圧Ｖｂｅにほぼ等しい。

図５においては、過電流検出回路１３は、第１のバイポーラトランジスタＱ１のコレクタとエミッタとの間に、スイッチ素子Ｍ８を介して抵抗Ｒ３が接続される。スイッチ素子Ｍ８は、ＮＭＯＳで構成され、そのゲートは、第１のスイッチ素子Ｍ４の制御端子に接続される。
ハイサイドスイッチＭ１がオフのとき、制御電圧Ｖ２はハイレベルであり、第１のスイッチ素子Ｍ４とともにスイッチ素子Ｍ８もオンになる。

第１のバイポーラトランジスタＱ１のコレクタとエミッタとの間の電圧は、スイッチ素子Ｍ８を介して比較回路１４の反転端子に入力される。比較回路１４の非反転端子には、規定値としてＶｒｅｆ２が入力される。なお、比較回路１４の反転端子は、抵抗Ｒ３を介して接地に接続され、スイッチ素子Ｍ８がオフのときの電位を固定している。

スイッチングラインＳＷが電源ラインに短絡した場合などに、第１のバイポーラトランジスタＱ１に過電流が流れると、第１のバイポーラトランジスタＱ１のコレクタとエミッタとの間の電圧は上昇する。コレクタとエミッタとの間の電圧が規定値Ｖｒｅｆ２よりも上昇したとき、比較回路１４の出力信号Ｖ３が反転してハイレベルになり、過電流を検出することができる。出力信号Ｖ３がハイレベルのとき、ローサイド回路６を遮断することにより、過電流から保護することができる。

なお、コレクタとエミッタとの間の電圧は、ほぼベース・エミッタ間電圧Ｖｂｅに等しいため、比較回路１４の反転端子に入力される抵抗Ｒ３の両端の電圧ＶＲ３は、ＶＲ３≒Ｖｂｅ（通常動作時）となる。
第１のバイポーラトランジスタＱ１の電流ＩＱ１は、素子特性、温度依存性、及びこれらの特性のばらつきに依存するため、通常動作で過電流検出回路が誤動作しないよう、十分マージンを持った規定値Ｖｒｅｆ２の設定が必要になる。

なお、比較回路１４としては、コンパレータを用いることができる。また、インバータなどの論理回路、ＣＭＯＳなどのトランジスタのゲート・ソース間電圧のしきい値電圧との比較なども、規定値の値によっては可能である。
この規定値Ｖｒｅｆ２は、第１のスイッチ素子Ｍ４のドレインに抵抗を挿入することで高電圧の方向に緩和することができる。

図６は、ローサイド回路の他の構成を例示する回路図である。なお、図５と同一の要素には同一の符号を付して説明を省略する。
図６に表したように、ローサイド回路６ｃは、図５に表したローサイド回路６ｂの第１のスイッチ素子Ｍ４のドレインに抵抗Ｒ４を追加した構成である。

再度図２（ｂ）に戻ると、破線で表したように、第１のバイポーラトランジスタＱ１の電流ＩＱ１が流れると、そのベース電流は抵抗Ｒ４を流れる。そのため、抵抗Ｒ４の電圧降下により、スイッチングラインＳＷの電圧Ｖｓｗは上昇する。
従って、比較回路１４の反転端子に入力される抵抗Ｒ３の両端の電圧ＶＲ３は、第１のバイポーラトランジスタＱ１のベース電流をＩｂとして、ＶＲ３≒Ｖｂｅ＋Ｒ４×Ｉｂになる。

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

１、１ａ ＤＣ−ＤＣコンバータ
２、２ａ 半導体回路
３ 帰還回路
４ 負荷回路
５ 制御回路
６、６ａ〜６ｃ ローサイド回路
７ 電流検出回路
８ 駆動回路
９ 誤差増幅回路
１０ 電圧生成回路
１１ 内部レギュレータ
１３ 過電流検出回路
１４ 比較回路
Ｃ１ 平滑コンデンサ
Ｃ２ 第１のコンデンサ
Ｄ１ 整流素子
Ｄ２ ダイオード
Ｉｎ 電源ライン
ＩＮＶ１、ＩＮＶ２ インバータ
Ｌ１ インダクタ
Ｍ１、Ｍ１ａ ハイサイドスイッチ
Ｍ２ 検出トランジスタ
Ｍ４ 第１のスイッチ素子
Ｍ５ 第２のスイッチ素子
Ｍ８ スイッチ素子
Ｏｕｔ 出力ライン
Ｑ１、Ｑ１ａ 第１のバイポーラトランジスタ
Ｒ１〜Ｒ４ 抵抗
ＳＷ スイッチングライン

Claims (5)

1. ハイサイドスイッチと、
   前記ハイサイドスイッチと直列に接続された整流素子と、
   前記ハイサイドスイッチをオンまたはオフに制御する制御回路と、
   前記整流素子の両端に接続され、前記ハイサイドスイッチがオンのとき導通を遮断し、前記ハイサイドスイッチがオフのとき前記整流素子と逆方向に電流を流すローサイド回路と、
   を備えたことを特徴とする半導体回路。
2. 前記ハイサイドスイッチに接続され、前記ハイサイドスイッチの駆動電源を供給する第１のコンデンサを有する内部電源回路をさらに備えたことを特徴とする請求項１記載の半導体回路。
3. 前記ローサイド回路は、
   第１のバイポーラトランジスタと、
   前記第１のバイポーラトランジスタのベースとコレクタとの間に接続され、前記ハイサイドスイッチがオンのときオフし、前記ハイサイドスイッチがオフのときオンする第１のスイッチ素子と、
   前記第１のバイポーラトランジスタのベースとエミッタとの間に接続され、前記ハイサイドスイッチがオンのときオンし、前記ハイサイドスイッチがオフのときオフする第２のスイッチ素子と、
   を有することを特徴とする請求項１または２に記載の半導体回路。
4. 前記ローサイド回路は、
   前記ハイサイドスイッチがオフのときの前記第１のバイポーラトランジスタのコレクタとエミッタとの間の電圧と規定値との差を検出してローサイド回路の過電流を検出する過電流検出回路をさらに有することを特徴とする請求項３記載の半導体回路。
5. 請求項１〜４のいずれか１つに記載の半導体回路と、
   前記ハイサイドスイッチに接続されたインダクタと、
   前記インダクタの出力電圧を前記制御回路に帰還する帰還回路と、
   を備えたことを特徴とするＤＣ−ＤＣコンバータ。

Images