KR100770416B1 - 신호출력회로 - Google Patents

신호출력회로 Download PDF

Info

Publication number
KR100770416B1
KR100770416B1 KR1020060037675A KR20060037675A KR100770416B1 KR 100770416 B1 KR100770416 B1 KR 100770416B1 KR 1020060037675 A KR1020060037675 A KR 1020060037675A KR 20060037675 A KR20060037675 A KR 20060037675A KR 100770416 B1 KR100770416 B1 KR 100770416B1
Authority
KR
South Korea
Prior art keywords
transistor
emitter
collector
base
comparator
Prior art date
Application number
KR1020060037675A
Other languages
English (en)
Other versions
KR20060114634A (ko
Inventor
히사오 오구리
Original Assignee
엔이씨 일렉트로닉스 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엔이씨 일렉트로닉스 가부시키가이샤 filed Critical 엔이씨 일렉트로닉스 가부시키가이샤
Publication of KR20060114634A publication Critical patent/KR20060114634A/ko
Application granted granted Critical
Publication of KR100770416B1 publication Critical patent/KR100770416B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/50—Amplifiers in which input is applied to, or output is derived from, an impedance common to input and output circuits of the amplifying element, e.g. cathode follower
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H03K5/2409—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using bipolar transistors
    • H03K5/2418—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using bipolar transistors with at least one differential stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/04—Modifications for accelerating switching
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/01—Modifications for accelerating switching
    • H03K19/013—Modifications for accelerating switching in bipolar transistor circuits
    • H03K19/0136—Modifications for accelerating switching in bipolar transistor circuits by means of a pull-up or down element

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)
  • Electronic Switches (AREA)
  • Logic Circuits (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

신호출력회로(1)는 제1 및 제2이미터폴로어회로, 및 비교기(20)을 구비한다. 비교기(20)는 제1 및 제2이미터폴로어회로로부터 출력신호들을 수신하고, 크기에 있어서 그 신호들 사이의 비교결과를 출력한다. 비교기(20)는 트랜지스터(T5)(제5트랜지스터), 트랜지스터(T6)(제6트랜지스터), 저항소자(R3) 및 전류미러회로(30)를 구비한다. 저항소자(R3)는 트랜지스터(T5) 및 트랜지스터(T6)의 이미터들을 접속한다. 트랜지스터(T5) 및 트랜지스터(T6)의 콜렉터들에, 전류미러회로(30)가 접속된다.
신호출력회로, 이미터폴로어회로, 비교기, 트랜지스터, 전류미러회로

Description

신호출력회로{SIGNAL OUTPUT CIRCUIT}
도 1은 본 발명의 일실시예에 따른 신호출력회로의 회로도;
도 2는 도 1에 도시한 신호출력회로의 작동을 설명하는 타이밍차트;
도 3은 도 1에 도시한 신호출력회로의 작동을 설명하는 그래프;
도 4는 본 발명의 일실시예에 대한 비교 신호출력회로의 회로도;
도 5는 도 4에 도시한 신호출력회로의 작동을 설명하는 타이밍차트; 및
도 6은 일본공개실용신안 평05-70020호에 따른 신호출력회로의 회로도이다.
※도면의 주요부분에 대한 부호의 설명
1 : 신호출력회로 101, 102 : 트랜지스터
20, 22, 103 : 비교기 30 : 전류미러회로
52, 104 : 입력신호단자 56 : 전원공급단자
58 : 접지단자 60 : 바이어스공급회로
90 : 출력부하용량 106 : 부하용량
12, 42, 44, 45, 46, 48, 105 및 109 : 정전류원 107, 108 : 부하
T1 내지 T10 : 트랜지스터 R1 내지 R6 : 저항소자
VO, V2 : 전위 I1 내지 I5 : 전류
본 발명은 이미터폴로어가 마련된 신호출력회로에 관한 것이다.
대부분의 반도체기반형회로들(semiconductor-based circuits)은 버퍼 또는 그와 유사한 기능을 하는 이미터폴로어회로를 구비한다. 이미터폴로어는, 신호의 입력에 관계없이 정전류를 제공하기 위해, 일반적으로 트랜지스터 및 트랜지스터의 이미터측에 마련된 정전류원을 구비한다.
이미터폴로어가 신호출력회로에 사용되는 경우, 부하저항 또는 부하용량과 같은 부하가 출력에 접속된다. 이런 부하는 이미터폴로어의 작동속도를 감소시킨다.
따라서, 예를 들면, 일본공개실용신안공보 평05-70020호에서는 이미터폴로어의 작동속도의 감소를 억제시키기 위해 비교기를 사용하는 것에 관하여 개시하고 있다. 인용공보에 따른 회로는, 비교기의 출력이 이미터폴로어의 정전류원에 접속되도록, 이미터폴로어의 출력전압 및 기준전압이 입력되는 비교기를 구비한다. 이미터폴로어의 출력전압의 변동(variation)을 나타내는 비교기에 의해 발생된 신호는 이미터폴로어의 정전류원의 전류를 증가시킨다. 이것은 이미터폴로어의 작동속도를 증가시키도록 한다.
인용공보에 따른 신호출력회로는, 도 6에 도시한 바와 같이, NPN-형 트랜지 스터들(101, 102) 및 비교기(103)를 구비한다. 트랜지스터(101)의 베이스는 입력신호단자(104)에, 그것의 이미터는 정전류원(105) 및 부하용량(106)에, 그리고 그것의 콜렉터는 부하(107)의 단자에 접속된다. 부하(107)의 다른 단자는 고전압측전원(미도시)에 접속된다.
베이스가 비교기(103)의 출력단자에 접속되는 트랜지스터(102)는 정전류원(105)과 병렬로 접속된다. 트랜지스터(102)는, 비교기(103)의 출력신호에 따라 턴 온 및 턴 오프된다. 비교기(103)는 트랜지스터(101)의 콜렉터전위와, 부하(108) 및 부하(108)의 단자에 접속된 정전류원 사이의 노드에서의 전위를 비교하고, 비교결과를 출력한다. 특히, 트랜지스터(101)의 콜렉터전위는 비교기(103)의 비반전(non-inverted) 입력단자로 제공되고, 상기 노드에서의 전위는 반전 입력단자로 제공된다. 부하(108)의 다른 단자는 고전압측전원에 접속된다. 이런 신호출력회로의 출력은 트랜지스터(101)의 이미터와 부하용량(106) 사이에 마련된 출력단자(110)에 나타난다.
도 6에 도시한 신호출력회로는 이하와 같이 작동한다. 트랜지스터(101)의 베이스가 입력을 수신할 경우, 즉, 고신호(H)가 입력되는 경우, 트랜지스터(101)의 이미터전위는 그에 따라 변동한다. 이렇게 이미터전위가 변동하는 동안, 트랜지스터(101)의 콜렉터전위가 부하(107)의 저항값에 의해 증가된 전류를 증폭시킴과 동시에 얻어진 전압에 의해 감소되도록, 트랜지스터(101)의 콜렉터전류는 증가한다. 또한, 증가한 전류는 부하용량(106)으로 흐르므로, 충전되게 된다. 한편, 부하(108) 및 정전류원(109) 사이의 노드에서의 전위는 신호의 입력에 관계없이 일정 하게 유지된다. 이 단계에서, 앞서 언급한 전류 변동에 의해 발생된 전압에 대응하는 전위차가 비교기(103)의 입력단자들 사이에 발생되지만, 아직 비교기(103)를 작동시키지 않는다.
그런 다음, 입력신호는, 일정기간 동안 고수준으로 유지된 후 저수준으로 떨어진다. 이것은 트랜지스터(101)의 이미터전위를 고수준에서 저수준으로의 강하를 유발한다. 이렇게 변동하는 동안, 트랜지스터(101)는 일시적으로 턴 오프된다. 이 때에, 부하(107)에서 그때까지 발생한 전압강하는 중지되고, 이것에 의해 트랜지스터(101)의 콜렉터전압의 증가가 야기된다. 트랜지스터(101)의 콜렉터전압이 비교기(103)의 입력단자들 중 하나에 입력되므로, 비교기(103)의 다른 입력단자가 앞서 언급한 바와 같은 정전류를 수신하는 동안에, 비교기(103)의 입력단자들 사이에 전위차가 발생된다.
이 단계에서, 비교기(103)의 비반전 입력단자로 제공된 전위는 반전 입력단자로 제공된 전위보다 더 높아진다. 따라서, 비교기(103)는 턴 온되고 고수준을 출력한다. 이것은, 부하용량(106)이 전류를 방전하도록 하기 위하여 비교기(103)의 출력에 접속된 트랜지스터(102)를 턴 온시킨다. 따라서, 도 6에 도시한 회로는, 입력신호의 에지를 떨어뜨리는 동안에, 부하용량의 전류를 방전하는 것에 의해 야기된 작동속도의 감소를 막을 수 있다.
그러나, 도 6에 도시한 신호출력회로에 있어서, 비교기(103)는, 심지어 입력신호단자(104)로 어떠한 신호도 입력되지 않은 경우라도, 비교기(103)의 회로구성 또는 접속배열에 따라 트랜지스터(102)의 베이스에 전류를 공급할 수 있다. 이 경우에, 트랜지스터(102)의 이미터 및 베이스 사이의 전압은 과도하게 증가하고, 그로 인해 신호출력회로의 출력 오프셋전압의 이동(shift)을 야기한다. 출력 오프셋전압의 이러한 이동은 신호출력회로의 성능저하를 가져온다.
본 발명에 따르면, 입력신호단자에 접속된 베이스를 가진 제1도전형의 제1트랜지스터; 제1트랜지스터의 이미터에 접속된 콜렉터를 가진 제1도전형의 제2트랜지스터를 구비하여, 제1트랜지스터와 함께 제1이미터폴로어회로를 구성하는 제1정전류원; 입력신호단자에 접속된 베이스를 가진 제1도전형의 제3트랜지스터; 제3트랜지스터의 이미터에 접속된 콜렉터를 가진 제1도전형의 제4트랜지스터를 구비하여, 제3트랜지스터와 함께 제2이미터폴로어회로를 구성하는 제2정전류원; 및 제1 및 제2이미터폴로어회로로부터 출력신호를 수신하는 비교기를 포함하고; 비교기는 제4트랜지스터의 베이스에 접속된 콜렉터를 가지고, 제1이미터폴로어회로로부터의 출력신호에 의해 작동되는 제2도전형의 제5트랜지스터, 제5트랜지스터와 함께 차동쌍을 구성하고, 상기 제2이미터폴로어회로의 출력신호에 의해 작동되는 제2도전형의 제6트랜지스터, 제5 및 제6트랜지스터 각각의 이미터들을 접속하는 저항소자, 및 제5 및 상기 제6트랜지스터 각각의 콜렉터들에 접속된 전류미러회로를 구비하는 신호출력회로가 제안된다.
이렇게 형성된 신호출력회로에 있어서, 입력신호단자로 어떠한 신호도 입력되지 않을 경우, 비교기에서 차동쌍을 구성하는 제5 및 제6트랜지스터의 콜렉터전류들은 서로 동일하다. 여기서, 전류미러회로는 제5 및 제6트랜지스터의 콜렉터들 에 접속된다. 따라서, 제5트랜지스터의 콜렉터로부터 전류미러회로로 흐르는 전류는 제6트랜지스터의 콜렉터로부터 전류미러회로로 흐르는 전류, 즉 제6트랜지스터의 콜렉터전류와 동일해진다. 따라서, 제5트랜지스터의 콜렉터전류, 및 제5트랜지스터의 콜렉터로부터 전류미러회로로 흐르는 전류는 서로 동일해진다.
이런 구성은 전류가, 비교기의 출력인 제5트랜지스터의 콜렉터로부터, 제2이미터폴로어회로를 구성하는 제2정전류원에 포함된 제4트랜지스터의 베이스부로 흐르는 것을 억제시킬 수 있다. 그 결과, 출력 오프셋전압의 이동이 억제될 수 있다.
따라서, 본 발명은 출력 오프셋전압에 있어서의 이동뿐만 아니라 작동속도의 감소를 억제할 수 있는 신호출력회로를 제공한다.
본 발명은 예시된 실시예들을 참조하여 이하에서 설명된다. 당해 기술분야의 숙련된 자라면, 본 발명의 요지를 이용하여 수많은 변형례를 실현할 수 있고, 본 발명의 설명을 위해 예시된 이하의 실시예들로 본 발명이 한정되는 것이 아님은 명백하다.
이하에서, 본 발명에 따른 신호출력회로의 예시적 실시예는 첨부된 도면을 참조하여 상세하게 설명될 것이다. 도면들에 있어서, 동일한 구성요소는 동일한 숫자로 표기하고 적절한 경우에 중복되는 설명을 생략한다.
도 1은 본 발명의 일실시예에 따른 신호출력회로의 회로도이다. 신호출력회로(1)는 제1 및 제2이미터폴로어회로, 및 비교기(20)를 구비한다. 제2이미터폴로어회로에 출력부하용량(90)이 접속되고, 제2이미터폴로어회로의 출력은 신호출력회로(1)의 출력으로서 작동한다. 대조적으로, 제1이미터폴로어회로는 더미이미터폴로 어회로(dummy emitter follower circuit)이다.
제1이미터폴로어회로는 트랜지스터(T1)(제1트랜지스터) 및 정전류원(12)(제1정전류원)을 구비한다. 트랜지스터(T1)는, 입력신호단자(52)에 접속된 베이스를 가진 NPN-형 양극성 트랜지스터이다. 트랜지스터(T1)의 콜렉터는 전원공급단자(56)에 접속된다.
정전류원(12)은 트랜지스터(T2)(제2트랜지스터) 및 저항소자(R1)를 구비한다. 트랜지스터(T2)는, 트랜지스터(T1)의 이미터에 접속된 콜렉터를 가진 NPN-형 양극성 트랜지스터이다. 트랜지스터(T2)의 베이스는 바이어스 신호단자(54)에 접속된다. 저항소자(R1)는 트랜지스터(T2)의 이미터에 접속된 단자, 및 접지단자(58)에 접속된 다른 단자를 가진다. 정전류원(12)은, 트랜지스터(T1)와 함께 제1이미터폴로어회로를 구성한다.
제2이미터폴로어회로는 트랜지스터(T3)(제3트랜지스터) 및 정전류원(14)(제2정전류원)을 구비한다. 트랜지스터(T3)는, 입력신호단자(52)에 접속된 베이스를 가진 NPN-형 양극성 트랜지스터이다. 트랜지스터(T3)의 콜렉터는 전원공급단자(56)에 접속된다.
정전류원(14)은 트랜지스터(T4)(제4트랜지스터) 및 저항소자(R2)를 구비한다. 트랜지스터(T4)는, 트랜지스터(T3)의 이미터에 접속된 콜렉터를 가진, NPN-형 양극성 트랜지스터이다. 트랜지스터(T4)의 베이스는 저항소자(R6)를 거쳐서 바이어스공급회로(60)에 접속된다. 저항소자(R2)는 트랜지스터(T4)의 이미터에 접속된 단자, 및 접지단자(58)에 접속된 다른 단자를 가진다. 정전류원(14)은 트랜지스 터(T3)와 함께 제2이미터폴로어회로를 구성한다.
비교기(20)는 제1 및 제2이미터폴로어회로들로부터 출력신호들을 수신하고, 크기에 있어서 그 신호들 사이의 비교결과를 출력한다. 이 출력신호는 트랜지스터(T4)의 베이스에 입력된다. 비교기(20)는 트랜지스터(T5)(제5트랜지스터), 트랜지스터(T6)(제6트랜지스터), 저항소자(R3) 및 전류미러회로(30)를 구비한다.
트랜지스터(T5)는, 트랜지스터(T4)의 베이스에 접속된 콜렉터를 가진 PNP-형 양극성 트랜지스터이다. 트랜지스터(T5)의 콜렉터전위는 비교기(20)의 출력이 된다. 트랜지스터(T5)는 제1이미터폴로어회로의 출력신호에 의해 작동된다. 트랜지스터(T6)는 PNP-형 양극성 트랜지스터이고, 트랜지스터(T5)와 함께 차동쌍을 구성한다. 트랜지스터(T6)는 제2이미터폴로어회로의 출력신호에 의해 작동된다.
저항소자(R3)는 트랜지스터(T5) 및 트랜지스터(T6)의 이미터들을 접속한다. 즉, 저항소자(R3)의 단자는 트랜지스터(T5)의 이미터에 접속되고, 다른 단자는 트랜지스터(T6)의 이미터에 접속된다.
트랜지스터(T5) 및 트랜지스터(T6)의 콜렉터들에, 전류미러회로(30)가 접속된다. 전류미러회로(30)는 트랜지스터(T7)(제7트랜지스터), 트랜지스터(T8)(제8트랜지스터), 저항소자(R4) 및 저항소자(R5)를 구비한다.
트랜지스터(T7)는, 트랜지스터(T6)의 콜렉터에 접속된 콜렉터를 가진 NPN-형 양극성 트랜지스터이다. 트랜지스터(T7)의 베이스 및 콜렉터는 서로 접속된다. 마찬가지로, 트랜지스터(T8)는, 트랜지스터(T5)의 콜렉터에 접속된 콜렉터를 가진 NPN-형 양극성 트랜지스터이다. 트랜지스터(T8)의 베이스는 트랜지스터(T7)의 베이 스에 접속된다.
저항소자(R4)는 트랜지스터(T8)의 이미터에 접속된 단자, 및 접지단자(58)에 접속된 다른 단자를 가진다. 마찬가지로, 저항소자(R5)는 트랜지스터(T7)의 이미터에 접속된 단자, 및 접지단자(58)에 접속된 다른 단자를 가진다.
또한, 비교기(20)는 트랜지스터(T9)(제9트랜지스터), 트랜지스터(T10)(제10트랜지스터) 및 정전류원(42, 44, 46 및 48)을 구비한다.
트랜지스터(T9)는 PNP-형 트랜지스터이고, 달링턴접속(Darlington connection)에 의해 트랜지스터(T5)에 접속된다. 즉, 트랜지스터(T9)의 이미터는 트랜지스터(T5)의 베이스에 접속된다. 트랜지스터(T9)의 베이스는 제1이미터폴로어회로의 출력, 즉 트랜지스터(T1)의 이미터에 접속된다. 트랜지스터(T9)의 콜렉터는 접지단자(58)에 접속된다.
트랜지스터(T10)는 PNP-형 트랜지스터이고, 달링턴접속에 의해 트랜지스터(T6)에 접속된다. 즉, 트랜지스터(T10)의 이미터는 트랜지스터(T6)의 베이스에 접속된다. 트랜지스터(T10)의 베이스는 제2이미터폴로어회로의 출력, 즉 트랜지스터(T3)의 이미터에 접속된다. 트랜지스터(T10)의 콜렉터는 접지단자(58)에 접속된다.
정전류원(42)은 트랜지스터(T9)의 이미터<트랜지스터(T5)의 베이스>에 접속된 단자, 및 전원공급단자(56)에 접속된 다른 단자를 가진다. 정전류원(44)은 트랜지스터(T5)의 이미터에 접속된 단자, 및 전원공급단자(56)에 접속된 다른 단자를 가진다. 정전류원(46)은 트랜지스터(T6)의 이미터에 접속된 단자, 및 전원공급단 자(56)에 접속된 다른 단자를 가진다. 정전류원(48)은 트랜지스터(T10)의 이미터<트랜지스터(T6)의 베이스>에 접속된 단자, 및 전원공급단자(56)에 접속된 다른 단자를 가진다.
도 2를 참조하여, 신호출력회로(1)의 작동을 설명한다. 먼저, 도 2의 기간(t1)에서, 각각 제1 및 제2이미터폴로어에 구비된 트랜지스터들(T1 및 T3)의 베이스들에 제공된 신호(Vin)는 하강에지(falling edge) 상태이다. 그런 다음, 트랜지스터(T1)의 이미터전위(V2) 및 트랜지스터(T3)의 이미터전위(V0)는 각 베이스전위들의 변동을 따르므로, 하강한다. 이런 과정의 하강시간은 이미터폴로어회로들 사이에서 다르다.
좀더 상세하게는, 부하용량(90)은, 전술한 바와 같이, 제2이미터폴로어회로의 출력에 접속된다. 따라서, 트랜지스터(T3)의 이미터전위의 하강시간은, 부하용량(90)으로부터 방전전류를 받는 시간을 포함하므로 트랜지스터(T1)의 이미터전위의 하강시간보다 길다. 한편, 제1이미터폴로어회로의 출력이 부하용량에 접속되지 않으므로, 트랜지스터(T1)의 이미터전위의 하강시간은 트랜지스터(T3)의 이미터전위의 하강시간보다 짧다.
도 3을 참조하여, 입력신호(Vin)가 변하기 시작하는 순간부터 일정시간(t) 후에 제1 및 제2이미터폴로어회로의 출력전위들(V2 및 V0)을 비교하면, 출력전위(V2)는 더 짧은 하강시간으로 인해 더 낮아짐을 알 수 있다.
트랜지스터(T1)의 이미터전위(V2)는 방전전류의 영향을 받지 않으므로 입력 신호(Vin)의 변동을 따른다. 이것은 트랜지스터(T1)의 이미터로부터 전기적으로 보여지는 것들 중에서 출력부하용량(90)<대략 수 피코패럿(pF)>과 비교되는 용량이 없기 때문이다. 한편, 트랜지스터(T3)의 이미터전위(V0)는 출력부하용량(90)으로부터 방전전류를 얻고자 한다. 그러나, 제2이미터폴로어회로의 전류값이 정전류원(14)에 의해 결정되므로, 트랜지스터(T3)가, 이미터전위(V0)의 변동을 저지하는 방전전류를 얻는데 일정 시간이 걸린다. 따라서, 일정시간(t) 후에 전위(V2) 및 전위(V0) 사이에서, 입력이 떨어지기 시작하므로, 전위(V0)는 전위(V2)보다 높아진다.
이런 상황에서, 저신호(L)는, 비교기(20)의 입력단자로서 기능하는 트랜지스터(T9)의 베이스에 입력되고, 고신호(H)는, 다른 입력단자로서 기능하는 트랜지스터(T10)의 베이스에 입력된다. 이것은, 트랜지스터들(T5 및 T6)에 그때까지 공급된 콜렉터전류가 총량에 있어서 변동없이 트랜지스터(T5)에 집중시키도록, 비교기(20)의 트랜지스터들(T9 및 T5)의 베이스-이미터 전압들 사이에 차이를 발생시킨다. 트랜지스터(T5)의 콜렉터전류의 증가량은, 저항소자(R3)를 거쳐서 정전류원(46)으로부터 트랜지스터(T5)로 흐른다. 따라서, 트랜지스터(T6)의 콜렉터전류는 트랜지스터(T5)에 공급된 동일한 양만큼 감소된다.
트랜지스터(T6)의 감소된 콜렉터전류는 트랜지스터(T7)의 콜렉터로 흐른다. 앞서 언급한 바와 같이 트랜지스터(T8)와 함께 전류미러회로(30)를 구성하는 트랜지스터(T7)는, 트랜지스터(T8)의 콜렉터로, 트랜지스터(T7)의 콜렉터전류와 동일한 전류량을 공급하고자 한다.
따라서, 트랜지스터(T4)의 베이스로, 트랜지스터(T5)의 콜렉터전류로부터 트랜지스터(T8)의 콜렉터전류를 뺀 나머지인 전류(I1)가 공급된다. 이것은 트랜지스터(T4)의 베이스전류(I5)를 증가시키고, 또한, 이로 인해 제2이미터폴로어회로를 거쳐서 흐르는 전류(I4)를 증가시킨다. 그 결과, 이것은 부하용량(90)이 방전전류(I3)를 공급할 수 있도록 한다.
그런 다음, 도 2의 기간(t2) 동안 입력신호(Vin)는 낮게 유지된다. 따라서, 트랜지스터(T3)의 이미터전위(V0) 뿐만 아니라 트랜지스터(T1)의 이미터전위(V2)는 저수준으로 일정하게 유지된다. 입력단자들을 통해 받은 전위들(V2 및 V0)이 동일하므로 비교기(20)는 작동되지 않는다. 따라서, 비교기(20)로부터의 전류(I1)는 0이고, 또한 제2이미터폴로어회로를 거쳐서 흐르는 전류(I4)는 그때까지와 동일한 값으로 유지된다.
입력신호(Vin)가 상승에지로 접어드는 도 2의 기간(t3)이 상기한 내용 다음에 온다. 그런 다음, 트랜지스터들(T1 및 T3)의 이미터전위들(V2 및 V0)은 이러한 변동을 따르므로, 고수준으로 상승한다. 이 순간에, 트랜지스터(T3)의 콜렉터전류(I2)는, 트랜지스터(T3)의 이미터에 접속된 부하용량(90)을 충전시키도록 증가된다. 이런 과정 동안, 일반적으로 전위들(V2 및 V0)은 서로 동일하고, 따라서 비교기(20)는 작동되지 않는다.
신호출력회로(1)는 다음의 효과를 제공한다. 신호출력회로(1)에서, 입력신 호(Vin)가 입력신호단자(52)에 제공되지 않는 경우, 비교기(20)로의 입력에 대응하는 트랜지스터들(T9 및 T10)의 베이스전위들은 서로 동일하다. 이런 상태에서, 트랜지스터들(T9 및 T10)의 베이스-이미터 전압들은 서로 동일해지고, 또한, 이로 인해 트랜지스터들(T6 및 T6)의 베이스-이미터 전압을 서로 동일하게 만든다. 따라서, 트랜지스터(T5 및 T6)의 콜렉터전류들은, 정전류원들(44 및 46)에 의해 결정된 전류값에서 서로 동일해진다. 트랜지스터(T6)의 이런 콜렉터전류는 트랜지스터(T7)의 콜렉터로 흐른다. 이것은, 트랜지스터(T8)에 트랜지스터(T7)와 동일한 콜렉터전류를 공급하도록 전류미러회로(30)를 작동시킨다.
따라서, 트랜지스터(T5)의 콜렉터전류, 및 트랜지스터(T8)의 콜렉터전류에 공급하려는 전류는 동일해지고, 그 결과, 트랜지스터(T5)의 콜렉터로부터 어떠한 전류도 트랜지스터(T4)의 베이스와 바이어스공급회로(60) 사이의 노드(N)에 공급되지 않는다. 그 결과로서, 제2이미터폴로어회로를 거쳐서 흐르는 전류에 어떠한 충격도 가해지지 않으므로, 출력 오프셋전압의 이동을 방지할 수 있다.
도 4는 신호출력회로(1)에 대한 비교 신호출력회로의 회로도이다. 도 4에 도시한 신호출력회로는 제1 및 제2이미터폴로어회로, 및 비교기(22)를 구비한다. 이들 중에서, 이미터폴로어회로들은 신호출력회로(1)에 구비된 것들로 유사하게 구성된다. 비교기(22)는 트랜지스터들(T5, T6, T9 및 T10) 및 정전류원들(42 및 48)을 구비하는 신호출력회로(1)의 비교기(20)와 유사하지만, 저항소자(R3) 및 전류미러회로(30)을 구비하지 않는 비교기(20)와는 다르다.
비교기(22)에 있어서, 트랜지스터들(T5 및 T6)의 각 이미터들은 서로 직접 접속된다. 이들 이미터들에, 정전류원(45)의 단자가 접속된다. 정전류원(45)의 다른 단자는 전원공급단자(56)에 접속된다. 트랜지스터(T6)의 콜렉터는 접지단자(58)에 접속된다.
도 5를 참조하여, 도 4의 신호출력회로의 작동이 설명된다. 먼저, 도 5의 기간(t1)에서, 각각 제1 및 제2이미터폴로어에 구비된 트랜지스터들(T1 및 T3)의 베이스에 제공된 신호(Vin)는 하강에지 상태이다. 그런 다음, 트랜지스터(T1)의 이미터전위(V2) 및 트랜지스터(T3)의 이미터전위(V0)는 각 베이스전위들의 변동을 따르므로, 하강한다. 이런 과정의 하강시간은, 도 3과 관련하여 언급된 바와 같이 이미터폴로어회로들 사이에서 다르다.
다른 출력전위들(V2 및 V0)이 비교기(22)에 입력된다. 출력전위들의 차이로 인해, 트랜지스터(T5 및 T6)에 그때까지 공급된 콜렉터전류는 트랜지스터(T5)에 집중된다. 이런 콜렉터전류(I1)는 제2이미터폴로어회로를 구성하는 정전류원(14)에 구비된 트랜지스터(T4)의 베이스에 공급된다. 여기서, 트랜지스터(T4)가 전류증폭률(hfe)의 감소를 초래하여 베이스전류의 많은 양의 필요를 떨어뜨리도록, 출력전위(V0)의 감소는 트랜지스터(T4)의 콜렉터-이미터 전압의 감소를 초래하고, 그로 인해 트랜지스터(T4)를 포화시킨다. 따라서, 도 4의 신호출력회로는 이런 상황에서 트랜지스터(T4)에 충분한 베이스전류(I5)를 공급하므로, 부하용량(90)이 방전전류를 공급하도록 할 수 있다.
도 5의 기간(t2) 동안 입력신호(Vin)는 낮게 유지된다. 따라서, 각 이미터폴로어회로들의 이미터전위들(V2 및 V0)은 모두 낮게 유지되므로, 비교기(22)는 작동되지 않고 전류(I1)는 오직 정상상태의 전류를 포함한다.
그런 다음, 도 5의 기간(t3) 동안 입력신호(Vin)는 상승에지로 접어든다. 이런 변동을 따라, 각 이미터폴로어회로들의 이미터전위들(V2 및 V0)이 변한다. 제2이미터폴로어회로에서 트랜지스터(T3)의 콜렉터전류(I2)는, 부하용량(90)을 충전시키도록 증가한다. 이 과정 동안, 전위들(V2 및 V0)은 일반적으로 서로 동일하므로, 비교기(22)는 작동되지 않고, 비교기(22)로부터, 제2이미터폴로어회로에서 정전류원(14)을 구성하는 트랜지스터(T4)의 베이스까지 어떠한 전류도 공급되지 않는다.
도 4에 도시한 신호출력회로에 있어서, 어떠한 신호도 제공되지 않을 경우, 정전류원(45)의 전류값의 절반이 트랜지스터(T4)의 베이스 및 바이어스공급회로(60) 사이의 노드(N)로 항상 공급되도록, 비교기(22)의 전류설정값은 정전류원(45)의 설정에 의해 결정된다. 따라서, 트랜지스터(T4)로 콜렉터전류(I4)를 공급하는 바이어스공급회로(60)로부터의 전류, 및 비교기(22)의 출력<트랜지스터(T5)의 콜렉터)으로부터의 전류 일부는 트랜지스터(T4)의 베이스로 공급된다. 또한, 비교기(22)의 출력으로부터의 전류의 잔여부분은 바이어스공급회로(60)로 공급된다.
상기 과정은 트랜지스터(T4)의 베이스전위를 증가시키고, 이로 인해 베이스전류를 증가시킨다. 이것은 트랜지스터(T3)의 콜렉터전류에서 뿐만 아니라 트랜지스터(T4)의 콜렉터전류에서도 증가를 유발한다. 따라서, 제2이미터폴로어회로에서 의 전류는 증가된다. 결과적으로, 트랜지스터(T3)의 베이스-이미터전압이 증가되고, 출력 오프셋전압에서의 이동을 유발한다.
상기와는 다르게, 도 1에 도시한 신호출력회로(1)에 있어서, 비교기(20)는 상기된 바와 같은 전류미러회로(30) 및 저항소자(R3)를 구비한다. 이런 구성은 출력 오프셋전압에 있어서의 이동을 방지할 수 있다.
또한, 전류미러회로(30)는 트랜지스터(T6)의 콜렉터에 접속된 콜렉터와, 서로 접속된 콜렉터 및 베이스를 가진 트랜지스터(T7), 및 트랜지스터(T5)의 콜렉터에 접속된 콜렉터와 트랜지스터(T7)의 베이스에 접속된 베이스를 가진 트랜지스터(T8)를 구비한다. 따라서, 전류미러회로는 이런 단순화된 구성으로 실현된다.
또한, 비교기(20)는, 달링턴접속에 의해 트랜지스터들(T5 및 T6)에 각각 접속된 트랜지스터들(T9 및 T10)을 구비한다. 이것은 트랜지스터들(T5 및 T6)의 겉보기 전류증폭률을 증가시키도록 한다. 그러나, 신호출력회로(1)에서 트랜지스터들(T9 및 T10)이 필수적이 아니라면, 대신에 제1 및 제2이미터폴로어회로의 각 출력들은 트랜지스터들(T5 및 T6)의 베이스로 직접 입력될 수 있다.
본 발명은 상기 실시예로 제한되지 않고, 본 발명의 범위와 요지를 벗어나지 않는한 다양한 개량과 변경이 가능하다.
본 발명에 따른 신호출력회로은 형상은 전류가, 비교기의 출력인 제5트랜지스터의 콜렉터로부터, 제2이미터폴로어회로를 구성하는 제2정전류원에 포함된 제4트랜지스터의 베이스부로 흐르는 것을 억제시킬 수 있다. 그 결과, 출력 오프셋전 압의 이동이 억제될 수 있다.
따라서, 본 발명은 출력 오프셋전압뿐만 아니라 작동속도의 감소를 억제할 수 있는 신호출력회로를 제공한다.

Claims (3)

  1. 입력신호단자에 접속된 베이스를 가진 제1도전형의 제1트랜지스터;
    상기 제1트랜지스터의 이미터에 접속된 콜렉터를 가진 상기 제1도전형의 제2트랜지스터를 구비하여, 상기 제1트랜지스터와 함께 제1이미터폴로어회로를 구성하는 제1정전류원;
    상기 입력신호단자에 접속된 베이스를 가진 상기 제1도전형의 제3트랜지스터;
    상기 제3트랜지스터의 이미터에 접속된 콜렉터를 가진 상기 제1도전형의 제4트랜지스터를 구비하여, 상기 제3트랜지스터와 함께 제2이미터폴로어회로를 구성하는 제2정전류원; 및
    상기 제1 및 제2이미터폴로어회로로부터 출력신호를 수신하는 비교기를 포함하고;
    상기 비교기는 상기 제4트랜지스터의 베이스에 접속된 콜렉터를 가지고, 상기 제1이미터폴로어회로로부터의 출력신호에 의해 작동되는 제2도전형의 제5트랜지스터,
    상기 제5트랜지스터와 함께 차동쌍을 구성하고, 상기 제2이미터폴로어회로의 출력신호에 의해 작동되는 상기 제2도전형의 제6트랜지스터,
    상기 제5 및 상기 제6트랜지스터 각각의 이미터들을 접속하는 저항소자, 및
    상기 제5 및 상기 제6트랜지스터 각각의 콜렉터들에 접속된 전류미러회로를 구비하는 신호출력회로.
  2. 제1항에 있어서,
    상기 전류미러회로는 베이스와 이에 접속된 콜렉터를 가진 제1도전형의 제7트랜지스터로서, 상기 제7트랜지스터의 콜렉터가 상기 제6트랜지스터의 콜렉터와 접속되는 제7트랜지스터, 및
    상기 제5트랜지스터의 상기 콜렉터에 접속된 콜렉터를 가지고, 상기 제7트랜지스터의 상기 베이스에 접속된 베이스를 가진 제1도전형의 제8트랜지스터를 구비하는 신호출력회로.
  3. 제1항에 있어서,
    상기 비교기는 상기 제1트랜지스터의 상기 이미터에 접속된 베이스를 가지고, 상기 제5트랜지스터의 베이스에 접속된 이미터를 가진 제9트랜지스터, 및
    상기 제3트랜지스터의 상기 이미터에 접속된 베이스를 가지고, 상기 제6트랜지스터의 베이스에 접속된 이미터를 가진 제10트랜지스터를 구비하는 신호출력회로.
KR1020060037675A 2005-05-02 2006-04-26 신호출력회로 KR100770416B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2005-00134031 2005-05-02
JP2005134031A JP2006311419A (ja) 2005-05-02 2005-05-02 信号出力回路

Publications (2)

Publication Number Publication Date
KR20060114634A KR20060114634A (ko) 2006-11-07
KR100770416B1 true KR100770416B1 (ko) 2007-10-26

Family

ID=37233865

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060037675A KR100770416B1 (ko) 2005-05-02 2006-04-26 신호출력회로

Country Status (5)

Country Link
US (1) US7148724B2 (ko)
JP (1) JP2006311419A (ko)
KR (1) KR100770416B1 (ko)
CN (1) CN100502235C (ko)
TW (1) TWI320995B (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5108559B2 (ja) * 2008-02-28 2012-12-26 ルネサスエレクトロニクス株式会社 バッファ回路とそれを用いた受光回路
JP2009232409A (ja) * 2008-03-25 2009-10-08 Nec Electronics Corp 信号出力回路
JP2018160305A (ja) * 2017-03-23 2018-10-11 株式会社東芝 半導体装置
US10564450B1 (en) * 2019-01-11 2020-02-18 Sicoya Gmbh Electrical amplifier and electro-optical device comprising an electrical amplifier
CN113300698B (zh) * 2020-02-21 2023-06-09 欧姆龙(上海)有限公司 信号输出电路
CN111313366B (zh) * 2020-03-31 2021-12-14 西安微电子技术研究所 一种欠压自关断输出级电路
CN112649443B (zh) * 2020-11-17 2023-12-22 安徽力幕新材料科技有限公司 一种铝板带箔表面清洁度检验方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH044606A (ja) * 1990-04-21 1992-01-09 Toshiba Corp ヒステリシスコンパレータ
US5089789A (en) 1990-05-16 1992-02-18 Texas Instruments Incorporated Differential amplifier
JPH0555903A (ja) * 1991-08-27 1993-03-05 Nec Corp バツフア回路
US5473568A (en) * 1993-08-09 1995-12-05 Nec Corporation Read write memory with negative feedback-controlled dummy memory circuit
KR0142271B1 (ko) * 1993-05-03 1998-07-15 노리치카 겐스케 반도체 집적회로장치
US5812020A (en) 1996-01-17 1998-09-22 Hughes Electronics Corporation Positive current source
US6166566A (en) 1997-11-14 2000-12-26 Linear Technology Corporation Adaptive threshold circuit for comparators
KR20030040085A (ko) * 2001-11-12 2003-05-22 산요 덴키 가부시키가이샤 반도체 집적 회로
US20050035788A1 (en) * 2003-08-14 2005-02-17 Devendorf Don C. Clamped comparator

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2493069A1 (fr) * 1980-10-23 1982-04-30 Efcis Amplificateur integre en classe ab en technologie cmos
JPS63302621A (ja) * 1987-06-02 1988-12-09 Fujitsu Ltd 半導体集積回路
US4948991A (en) * 1988-11-03 1990-08-14 Motorola Inc. Load controlled ECL transient driver
NL8900507A (nl) * 1989-03-02 1990-10-01 Philips Nv Versterkerschakeling met verzadigingsdetectie.
JPH0570020U (ja) 1992-02-28 1993-09-21 横河電機株式会社 信号出力回路
DE4236430C1 (de) * 1992-10-28 1994-02-17 Siemens Ag Schaltstufe in Stromschaltertechnik
JP3659741B2 (ja) * 1996-06-27 2005-06-15 ローム株式会社 出力トランジスタの保護回路
JP2002197881A (ja) * 2000-12-27 2002-07-12 Toshiba Corp レベルシフタ及びレベルシフタを備えた半導体記憶装置
US6646469B2 (en) * 2001-12-11 2003-11-11 Koninklijke Philips Electronics N.V. High voltage level shifter via capacitors
JP3647828B2 (ja) * 2002-08-23 2005-05-18 シリンクス株式会社 コンパレータ回路
US6587001B1 (en) * 2002-09-25 2003-07-01 Raytheon Company Analog load driver
US7151400B2 (en) * 2004-07-13 2006-12-19 Taiwan Semiconductor Manufacturing Company, Ltd. Boost-biased level shifter

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH044606A (ja) * 1990-04-21 1992-01-09 Toshiba Corp ヒステリシスコンパレータ
US5089789A (en) 1990-05-16 1992-02-18 Texas Instruments Incorporated Differential amplifier
JPH0555903A (ja) * 1991-08-27 1993-03-05 Nec Corp バツフア回路
KR0142271B1 (ko) * 1993-05-03 1998-07-15 노리치카 겐스케 반도체 집적회로장치
US5473568A (en) * 1993-08-09 1995-12-05 Nec Corporation Read write memory with negative feedback-controlled dummy memory circuit
US5812020A (en) 1996-01-17 1998-09-22 Hughes Electronics Corporation Positive current source
US6166566A (en) 1997-11-14 2000-12-26 Linear Technology Corporation Adaptive threshold circuit for comparators
KR20030040085A (ko) * 2001-11-12 2003-05-22 산요 덴키 가부시키가이샤 반도체 집적 회로
US20050035788A1 (en) * 2003-08-14 2005-02-17 Devendorf Don C. Clamped comparator

Also Published As

Publication number Publication date
TW200703885A (en) 2007-01-16
JP2006311419A (ja) 2006-11-09
CN1858993A (zh) 2006-11-08
CN100502235C (zh) 2009-06-17
US7148724B2 (en) 2006-12-12
TWI320995B (en) 2010-02-21
KR20060114634A (ko) 2006-11-07
US20060244487A1 (en) 2006-11-02

Similar Documents

Publication Publication Date Title
KR100770416B1 (ko) 신호출력회로
JP4923442B2 (ja) 差動信号伝送回路および差動信号伝送装置
KR910009086B1 (ko) 출력회로
JPH10214121A (ja) 定電圧回路
US20100207665A1 (en) Comparator circuit
JP2011223130A (ja) 比較回路
US6498517B2 (en) Peak hold circuit
US10666244B2 (en) Comparator and oscillation circuit
US20090146739A1 (en) Optical receiver and amplifier and photocoupler using the same
JPH07235868A (ja) 電流バッファ回路
JP5433510B2 (ja) 電源電圧監視回路
EP0435335B1 (en) Transistor circuit and level converting circuit
JP3183187B2 (ja) ヒステリシスコンパレータ
US20100019803A1 (en) Oscillation detection circuit
JPH09105763A (ja) コンパレータ回路
JP3509497B2 (ja) 不感応コンパレータ回路
JP3317256B2 (ja) コンパレータ回路
JP2000091857A (ja) オペアンプ及びそれを用いたボルテージフォロワ回路
JP5402368B2 (ja) 差動増幅装置
JP2865010B2 (ja) コンパレータ回路
JP4622085B2 (ja) 台形波出力回路
JP3327938B2 (ja) 半導体集積回路
JP2019161789A (ja) 半導体装置
JP2004185739A (ja) 高速スイッチング回路
KR19980066614A (ko) 히스테레시스형 전압비교기

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110920

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20120924

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee