JPH0555903A - バツフア回路 - Google Patents
バツフア回路Info
- Publication number
- JPH0555903A JPH0555903A JP3214918A JP21491891A JPH0555903A JP H0555903 A JPH0555903 A JP H0555903A JP 3214918 A JP3214918 A JP 3214918A JP 21491891 A JP21491891 A JP 21491891A JP H0555903 A JPH0555903 A JP H0555903A
- Authority
- JP
- Japan
- Prior art keywords
- emitter
- resistor
- differential
- output
- trs
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Logic Circuits (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
【目的】バイポーラトランジスタを用い、差動回路とエ
ミッタフォロワとからなるバッファ回路において、出力
電位の温度ドリフトを抑制する。 【構成】差動回路の負荷抵抗Ｒ1 およびＲ2 と電源端子
とを、この抵抗Ｒ1 およびＲ2 並びにエミッタ抵抗Ｒ3
およびＲ4 とは異なる温度係数を有する温度ドリフト補
償用の抵抗Ｒ5 を介して接続する。
ミッタフォロワとからなるバッファ回路において、出力
電位の温度ドリフトを抑制する。 【構成】差動回路の負荷抵抗Ｒ1 およびＲ2 と電源端子
とを、この抵抗Ｒ1 およびＲ2 並びにエミッタ抵抗Ｒ3
およびＲ4 とは異なる温度係数を有する温度ドリフト補
償用の抵抗Ｒ5 を介して接続する。
Description
【０００１】
【産業上の利用分野】本発明は、バッファ回路に関し、
特にバイポーラトランジスタにより構成された差動回路
を用いる型のバッファ回路に関する。
特にバイポーラトランジスタにより構成された差動回路
を用いる型のバッファ回路に関する。
【０００２】
【従来の技術】従来のこの種のバッファ回路の一例の回
路図を図３に示す。図３を参照すると、このバッファ回
路は、バイポーラトランジスタ（以後、トランジスタと
記す）Ｑ1 ，Ｑ2 およびＱ5 並びに抵抗Ｒ1 ，Ｒ2 およ
びＲ6 とで構成された差動回路と、トランジスタＱ3 ，
Ｑ6 および抵抗Ｒ3 と、トランジスタＱ4 ，Ｑ7 および
抵抗Ｒ4 とで構成された２つのエミッタフォロワからな
っている。差動対のバイポーラトランジスタＱ1 および
Ｑ2 のベースは差動入力端であって、ここに入力信号Ｉ
Ｎおよびその反転信号が入力される。また、出力のトラ
ンジスタＱ6 およびＱ7 のエミッタは差動出力端であっ
て、ここから出力信号ＯＵＴおよびその反転信号が取り
出される。定電流源を構成するトランジスタＱ5 のベー
スには、定電圧ＶCSが与えられている。
路図を図３に示す。図３を参照すると、このバッファ回
路は、バイポーラトランジスタ（以後、トランジスタと
記す）Ｑ1 ，Ｑ2 およびＱ5 並びに抵抗Ｒ1 ，Ｒ2 およ
びＲ6 とで構成された差動回路と、トランジスタＱ3 ，
Ｑ6 および抵抗Ｒ3 と、トランジスタＱ4 ，Ｑ7 および
抵抗Ｒ4 とで構成された２つのエミッタフォロワからな
っている。差動対のバイポーラトランジスタＱ1 および
Ｑ2 のベースは差動入力端であって、ここに入力信号Ｉ
Ｎおよびその反転信号が入力される。また、出力のトラ
ンジスタＱ6 およびＱ7 のエミッタは差動出力端であっ
て、ここから出力信号ＯＵＴおよびその反転信号が取り
出される。定電流源を構成するトランジスタＱ5 のベー
スには、定電圧ＶCSが与えられている。
【０００３】
【発明が解決しようとする課題】上述のような構成の従
来のバッファ回路における、典型的な出力電位と温度と
の関係を図２に破線の黒丸で示す。図２は、簡単のため
に、トランジスタ特性以外には温度によるドリフトがな
いものとして求めた出力電位の温度特性である。図２を
参照すると、上述の従来のバッファ回路では、トランジ
スタ特性の温度ドリフトが原因で、周囲温度が上昇する
と出力電位も上昇してしまうことが分る。この例では、
温度が０〜１００℃の範囲で、出力電位が約０．１Ｖ程
度変動している。
来のバッファ回路における、典型的な出力電位と温度と
の関係を図２に破線の黒丸で示す。図２は、簡単のため
に、トランジスタ特性以外には温度によるドリフトがな
いものとして求めた出力電位の温度特性である。図２を
参照すると、上述の従来のバッファ回路では、トランジ
スタ特性の温度ドリフトが原因で、周囲温度が上昇する
と出力電位も上昇してしまうことが分る。この例では、
温度が０〜１００℃の範囲で、出力電位が約０．１Ｖ程
度変動している。
【０００４】
【課題を解決するための手段】本発明のバッファ回路
は、エミッタが相互に接続された差動対のバイポーラト
ランジスタと、この差動対のバイポーラトランジスタの
それぞれのコレクタに接続された負荷抵抗と、差動対の
バイポーラトランジスタの共通のエミッタとグランド端
子との間に接続された定電流源とからなる差動回路と、
ベースが前述の差動対トランジスタのコレクタに接続さ
れ、コレクタが電源端子に接続された出力のトランジス
タと、この出力のトランジスタのエミッタとグランド端
子との間に接続されたエミッタ抵抗とからなるエミッタ
フォロワと、を含み、差動対トランジスタのベースを差
動入力端とし、出力のトランジスタのエミッタを差動出
力端とするバッファ回路であって、前述の負荷抵抗は、
それぞれの一端が相互に接続され、この接続点が、負荷
抵抗および前述のエミッタ抵抗とは異なる温度係数を有
する抵抗を介して電源端子に接続されていることを特徴
としている。
は、エミッタが相互に接続された差動対のバイポーラト
ランジスタと、この差動対のバイポーラトランジスタの
それぞれのコレクタに接続された負荷抵抗と、差動対の
バイポーラトランジスタの共通のエミッタとグランド端
子との間に接続された定電流源とからなる差動回路と、
ベースが前述の差動対トランジスタのコレクタに接続さ
れ、コレクタが電源端子に接続された出力のトランジス
タと、この出力のトランジスタのエミッタとグランド端
子との間に接続されたエミッタ抵抗とからなるエミッタ
フォロワと、を含み、差動対トランジスタのベースを差
動入力端とし、出力のトランジスタのエミッタを差動出
力端とするバッファ回路であって、前述の負荷抵抗は、
それぞれの一端が相互に接続され、この接続点が、負荷
抵抗および前述のエミッタ抵抗とは異なる温度係数を有
する抵抗を介して電源端子に接続されていることを特徴
としている。
【０００５】
【実施例】以下に、本発明の最適な実施例について説明
する。図１は、本発明の一実施例のバッファ回路の回路
図である。
する。図１は、本発明の一実施例のバッファ回路の回路
図である。
【０００６】図１を参照すると、本実施例が図３に示す
従来のバッファ回路と大きく異なるのは、差動回路の負
荷抵抗Ｒ1 およびＲ2 の部分である。本実施例では、負
荷抵抗Ｒ1 およびＲ2 は直接電源端子に接続されている
のではなく、２つの抵抗同志を接続し、更に抵抗Ｒ5 を
介して電源端子に接続している。この抵抗Ｒ5 は、出力
電位（ＯＵＴおよびその反転信号）の温度ドリフトを抑
制するための、温度ドリフト補償用抵抗である。
従来のバッファ回路と大きく異なるのは、差動回路の負
荷抵抗Ｒ1 およびＲ2 の部分である。本実施例では、負
荷抵抗Ｒ1 およびＲ2 は直接電源端子に接続されている
のではなく、２つの抵抗同志を接続し、更に抵抗Ｒ5 を
介して電源端子に接続している。この抵抗Ｒ5 は、出力
電位（ＯＵＴおよびその反転信号）の温度ドリフトを抑
制するための、温度ドリフト補償用抵抗である。
【０００７】本実施例では、出力電位の温度ドリフトを
抑制するために、抵抗Ｒ5 の温度依存性を利用してい
る。すなわち、一般に、半導体集積回路装置で使用され
る抵抗の温度依存性は、 Ｒ(T) ＝Ｒ0 ・｛１＋ＴＣ1 ・（Ｔ−Ｔ0 ）｝ で表される。なお、Ｔ0 は基準温度、Ｒ0 は基準温度に
おける抵抗値、ＴＣ1 は抵抗の一次温度係数である。
今、一次温度係数ＴＣ1 を負の値（−０．００４）に設
定すると、本実施例のバッファ回路の温度ドリフトは、
図２中に実線の黒丸で示すように抑制される。この例で
は、温度が０〜１００℃の範囲における出力電位の変動
は約０．０４Ｖであり、従来のバッファ回路における変
動（図２中、破線の黒丸で示す）の１／２以下となる。
抑制するために、抵抗Ｒ5 の温度依存性を利用してい
る。すなわち、一般に、半導体集積回路装置で使用され
る抵抗の温度依存性は、 Ｒ(T) ＝Ｒ0 ・｛１＋ＴＣ1 ・（Ｔ−Ｔ0 ）｝ で表される。なお、Ｔ0 は基準温度、Ｒ0 は基準温度に
おける抵抗値、ＴＣ1 は抵抗の一次温度係数である。
今、一次温度係数ＴＣ1 を負の値（−０．００４）に設
定すると、本実施例のバッファ回路の温度ドリフトは、
図２中に実線の黒丸で示すように抑制される。この例で
は、温度が０〜１００℃の範囲における出力電位の変動
は約０．０４Ｖであり、従来のバッファ回路における変
動（図２中、破線の黒丸で示す）の１／２以下となる。
【０００８】ここで、抵抗Ｒ5 の二次の温度係数も利用
すれば、出力電位の温度ドリフトを更に抑制することが
できる。すなわち、二次の温度係数までを考慮すると、
抵抗の温度依存性は、二次の温度係数をＴＣ2 として、 Ｒ(T) ＝Ｒ0 ・｛１＋ＴＣ1 ・（Ｔ−Ｔ0 ）＋ＴＣ2 ・（Ｔ−Ｔ0 ）2 ｝ という式で表される。
すれば、出力電位の温度ドリフトを更に抑制することが
できる。すなわち、二次の温度係数までを考慮すると、
抵抗の温度依存性は、二次の温度係数をＴＣ2 として、 Ｒ(T) ＝Ｒ0 ・｛１＋ＴＣ1 ・（Ｔ−Ｔ0 ）＋ＴＣ2 ・（Ｔ−Ｔ0 ）2 ｝ という式で表される。
【０００９】ここで、上述の実施例（ＴＣ1 ＝−０．０
０４）に加えて、正の二次温度係数（ＴＣ2 ＝５×１０
-6）を用いれば、図２中に実線の黒丸で示すように、出
力電位の温度ドリフトは高温側で特に抑制され、温度０
〜１００℃の範囲での出力電位の変動は約０．０３Ｖと
なり、従来の約１／３になる。
０４）に加えて、正の二次温度係数（ＴＣ2 ＝５×１０
-6）を用いれば、図２中に実線の黒丸で示すように、出
力電位の温度ドリフトは高温側で特に抑制され、温度０
〜１００℃の範囲での出力電位の変動は約０．０３Ｖと
なり、従来の約１／３になる。
【００１０】
【発明の効果】以上説明したように、本発明によれば、
バッファ回路の負荷抵抗Ｒ1 とＲ2 とを、温度ドリフト
補償用抵抗Ｒ5 を介して電源に接続し、抵抗Ｒ5 の一次
温度係数および二次温度係数を設定することにより、従
来のバッファ回路に比べて出力電位の温度ドリフトを抑
制することができる。また、抵抗Ｒ5 による電圧降下が
差動対のトランジスタＱ1 およびＱ2 のコレクタ・エミ
ッタ間電圧を低下させるので、ブレークダウン電圧（Ｂ
Ｖceo ）が小さいトランジスタを、出力用のトランジス
タとして用いても、これらのトランジスタが破壊するこ
とがなくなるという効果も併せ持っている。
バッファ回路の負荷抵抗Ｒ1 とＲ2 とを、温度ドリフト
補償用抵抗Ｒ5 を介して電源に接続し、抵抗Ｒ5 の一次
温度係数および二次温度係数を設定することにより、従
来のバッファ回路に比べて出力電位の温度ドリフトを抑
制することができる。また、抵抗Ｒ5 による電圧降下が
差動対のトランジスタＱ1 およびＱ2 のコレクタ・エミ
ッタ間電圧を低下させるので、ブレークダウン電圧（Ｂ
Ｖceo ）が小さいトランジスタを、出力用のトランジス
タとして用いても、これらのトランジスタが破壊するこ
とがなくなるという効果も併せ持っている。
【図１】本発明の一実施例のバッファ回路の回路図であ
る。
る。
【図２】本発明の実施例によるバッファ回路および従来
のバッファ回路における、出力電位の温度特性を示す図
である。
のバッファ回路における、出力電位の温度特性を示す図
である。
【図３】従来のバッファ回路の回路図である。
Ｑ1 ，Ｑ2 ，Ｑ3 ，Ｑ4 ，Ｑ5，Ｑ6 ，Ｑ7 トラン
ジスタ Ｒ1 ，Ｒ2 ，Ｒ3 ，Ｒ4 ，Ｒ5，Ｒ6 抵抗 ＩＮ 入力信号 ＯＵＴ 出力信号
ジスタ Ｒ1 ，Ｒ2 ，Ｒ3 ，Ｒ4 ，Ｒ5，Ｒ6 抵抗 ＩＮ 入力信号 ＯＵＴ 出力信号
Claims (1)
- 【請求項１】 エミッタが相互に接続された差動対のバ
イポーラトランジスタと、この差動対のバイポーラトラ
ンジスタのそれぞれのコレクタに接続された負荷抵抗
と、前記差動対のバイポーラトランジスタの共通のエミ
ッタとグランド端子との間に接続された定電流源とから
なる差動回路と、 ベースが前記差動対トランジスタのコレクタに接続さ
れ、コレクタが電源端子に接続された出力のトランジス
タと、この出力のトランジスタのエミッタと前記グラン
ド端子との間に接続されたエミッタ抵抗とからなるエミ
ッタフォロワと、を含み、前記差動対トランジスタのベ
ースを差動入力端とし、前記出力のトランジスタのエミ
ッタを差動出力端とするバッファ回路において、 前記負荷抵抗は、それぞれの一端が相互に接続され、こ
の接続点が、前記負荷抵抗および前記エミッタ抵抗とは
異なる温度係数を有する抵抗を介して前記電源端子に接
続されていることを特徴とするバッファ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3214918A JPH0555903A (ja) | 1991-08-27 | 1991-08-27 | バツフア回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3214918A JPH0555903A (ja) | 1991-08-27 | 1991-08-27 | バツフア回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0555903A true JPH0555903A (ja) | 1993-03-05 |
Family
ID=16663739
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3214918A Pending JPH0555903A (ja) | 1991-08-27 | 1991-08-27 | バツフア回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0555903A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100770416B1 (ko) * | 2005-05-02 | 2007-10-26 | 엔이씨 일렉트로닉스 가부시키가이샤 | 신호출력회로 |
| JP2008306617A (ja) * | 2007-06-11 | 2008-12-18 | Nippon Telegr & Teleph Corp <Ntt> | 電気分散補償等化回路 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0286322A (ja) * | 1988-07-19 | 1990-03-27 | Natl Semiconductor Corp <Ns> | 温度補償型バイポーラ回路 |
-
1991
- 1991-08-27 JP JP3214918A patent/JPH0555903A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0286322A (ja) * | 1988-07-19 | 1990-03-27 | Natl Semiconductor Corp <Ns> | 温度補償型バイポーラ回路 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100770416B1 (ko) * | 2005-05-02 | 2007-10-26 | 엔이씨 일렉트로닉스 가부시키가이샤 | 신호출력회로 |
| JP2008306617A (ja) * | 2007-06-11 | 2008-12-18 | Nippon Telegr & Teleph Corp <Ntt> | 電気分散補償等化回路 |
| JP4522436B2 (ja) * | 2007-06-11 | 2010-08-11 | 日本電信電話株式会社 | 電気分散補償等化回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6392109A (ja) | 差動増幅回路 | |
| JPH0555903A (ja) | バツフア回路 | |
| JP2542623B2 (ja) | カレントミラ−回路 | |
| KR920010238B1 (ko) | 증폭회로 | |
| JPH021408B2 (ja) | ||
| JP2504075B2 (ja) | トランジスタ増幅器 | |
| KR900008754B1 (ko) | 차동증폭회로 | |
| JPH0212743Y2 (ja) | ||
| JP4209072B2 (ja) | 全波整流回路 | |
| JP2681999B2 (ja) | 電圧フォロア回路および電圧電流変換回路 | |
| JPS593607Y2 (ja) | 相補差動増幅器 | |
| JPS6123852Y2 (ja) | ||
| JPS6223612A (ja) | 温度補償型カレントスイツチ回路 | |
| JP2606231Y2 (ja) | コンパレータ | |
| JP3627368B2 (ja) | アンプ | |
| JP3367875B2 (ja) | 対数変換回路及びこれを用いたトランスコンダクター | |
| JP3255226B2 (ja) | 電圧制御増幅器 | |
| JPS593606Y2 (ja) | 相補差動増幅回路 | |
| JPH0448011Y2 (ja) | ||
| JP2996551B2 (ja) | カレントミラー回路装置 | |
| JP2600648B2 (ja) | 差動増幅回路 | |
| JPH06236219A (ja) | 定電流回路 | |
| JPH02162837A (ja) | Ｄ／ａ変換器 | |
| JPH0254608A (ja) | 定電流回路 | |
| JPH0332924B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19980512 |