JPS6392109A - 差動増幅回路 - Google Patents
差動増幅回路Info
- Publication number
- JPS6392109A JPS6392109A JP61238381A JP23838186A JPS6392109A JP S6392109 A JPS6392109 A JP S6392109A JP 61238381 A JP61238381 A JP 61238381A JP 23838186 A JP23838186 A JP 23838186A JP S6392109 A JPS6392109 A JP S6392109A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- input
- emitter
- resistance
- differential amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000008054 signal transmission Effects 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 6
- 230000003321 amplification Effects 0.000 description 5
- 238000003199 nucleic acid amplification method Methods 0.000 description 5
- 239000004020 conductor Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45251—Indexing scheme relating to differential amplifiers the dif amp has a cross coupling circuit in the source circuit of the amplifying transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45258—Resistors are added in the source circuit of the amplifying FETs of the dif amp
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45612—Indexing scheme relating to differential amplifiers the IC comprising one or more input source followers as input stages in the IC
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
- Control Of Motors That Do Not Use Commutators (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[発明の目的コ
(産業上の利用分野)
本発明は、牛導体集積回路化されたーぐイポーラトラン
ジスタを用いた差動増幅回路に関する。
ジスタを用いた差動増幅回路に関する。
(従来の技術)
この種の従来の差動増幅回路は、第4図に示すように構
成されている。即ち、第4図において、41および42
は一対の差動入力端子、QlおよびQ2は差動対をなす
入力用のNPN型であって各ベースが対応して上記差動
入力端子41 、42に接続されると共に各コレクタが
対応して!流出力端子43.44に接続されている。上
記トランジスタQ1eQzの各エミッタl−j:対応し
てNPN形トランジスタQ3=Q4のコレクタに接続さ
れており、このトランジスタQ3−Q4は互いのコレク
タとベースとが接続されている。そして、上記トランジ
スタQs−Q<の各エミッタに対応して同じ抵抗値を有
する抵抗素子RE * Rzの一端に接続され、この抵
抗素子R11Rつの各他端相互が接続され、この相互接
続点に定を流源回路45が接続されている。
成されている。即ち、第4図において、41および42
は一対の差動入力端子、QlおよびQ2は差動対をなす
入力用のNPN型であって各ベースが対応して上記差動
入力端子41 、42に接続されると共に各コレクタが
対応して!流出力端子43.44に接続されている。上
記トランジスタQ1eQzの各エミッタl−j:対応し
てNPN形トランジスタQ3=Q4のコレクタに接続さ
れており、このトランジスタQ3−Q4は互いのコレク
タとベースとが接続されている。そして、上記トランジ
スタQs−Q<の各エミッタに対応して同じ抵抗値を有
する抵抗素子RE * Rzの一端に接続され、この抵
抗素子R11Rつの各他端相互が接続され、この相互接
続点に定を流源回路45が接続されている。
上記構成の差動増幅回路において、差動入力端子41.
42間の電圧差が零の場合には、トランジスタQl −
Qsに流れる電流11 とトランジスタQl−Q4に流
れる電流ニスとは等しく、その値は定電流源回路45の
定を流I。のiである。
42間の電圧差が零の場合には、トランジスタQl −
Qsに流れる電流11 とトランジスタQl−Q4に流
れる電流ニスとは等しく、その値は定電流源回路45の
定を流I。のiである。
そして、微小な入力信号領域においては、差動入力端子
41.42間の電圧差ガ。がたとえば増大すると、入力
端子41の入力電流工81が増大し、トランジスタQ4
のベース電流”R4が増大し、結果としてトランジスタ
Q2のコレクタ電流IC2が増大すると同時にトランジ
スタQ1のコレクタ電流工C1が減少し、第5図に示す
よう々入出力特性が得られる。したがって、このときの
差動増幅回路の入力抵抗Rinは負性全示し、その値は
入力用トランジスタQ1−Qzのエミッタ回路の抵抗R
8と入力用トランジスタQl −Qzの電流増幅率h2
!、とで定寸り。
41.42間の電圧差ガ。がたとえば増大すると、入力
端子41の入力電流工81が増大し、トランジスタQ4
のベース電流”R4が増大し、結果としてトランジスタ
Q2のコレクタ電流IC2が増大すると同時にトランジ
スタQ1のコレクタ電流工C1が減少し、第5図に示す
よう々入出力特性が得られる。したがって、このときの
差動増幅回路の入力抵抗Rinは負性全示し、その値は
入力用トランジスタQ1−Qzのエミッタ回路の抵抗R
8と入力用トランジスタQl −Qzの電流増幅率h2
!、とで定寸り。
R1n= −hFI×RIC・・・(1)で示される。
ここで、たとえばり、。=100.R,=200とすれ
ば、R,ユ=−2にΩになる。
ば、R,ユ=−2にΩになる。
ところで、第6図に示すように正の信号源抵抗R,ヲ有
する信号源61に上記のように負性の入力抵抗R1nを
有する差動増幅回路62を接続した場合、信号源電圧を
υ8、差動増幅回路62の入力電圧をvinで表わすと
、伝達特性は次式のようにRとRinとの抵抗分割によ
り示される。
する信号源61に上記のように負性の入力抵抗R1nを
有する差動増幅回路62を接続した場合、信号源電圧を
υ8、差動増幅回路62の入力電圧をvinで表わすと
、伝達特性は次式のようにRとRinとの抵抗分割によ
り示される。
ここで、上式(2ンのR8全一定としてRlnと伝達特
性との関係をグラフ化すると、第7図に示すようになる
。即ち、”n= l RIn Iのときに伝達特性は ヱ匡=−= ・・・(3)v。
性との関係をグラフ化すると、第7図に示すようになる
。即ち、”n= l RIn Iのときに伝達特性は ヱ匡=−= ・・・(3)v。
と異常に大きな値になり、Rs=lR1nlの付近で伝
達特性が極めて大きく変化する。この場合、差動増幅回
路の入力用トランジスタQ1−Qzのり、つのばらつき
により入力抵抗R1n(=−h、。XR1,)がばらつ
くので、上記伝達特性が極めて大きく変化する。したが
って、上記差動増幅回路のRi□が前述したように−2
にΩの場合には、R=2にΩに近い信号源、たとえばホ
ールモータにおけるホール素子の一対の出力端子に上記
差動増幅回路の差動入力端子を接続すると、信号源電圧
υ をほぼその1ま入力電圧τ1□として伝達すること
ができない。
達特性が極めて大きく変化する。この場合、差動増幅回
路の入力用トランジスタQ1−Qzのり、つのばらつき
により入力抵抗R1n(=−h、。XR1,)がばらつ
くので、上記伝達特性が極めて大きく変化する。したが
って、上記差動増幅回路のRi□が前述したように−2
にΩの場合には、R=2にΩに近い信号源、たとえばホ
ールモータにおけるホール素子の一対の出力端子に上記
差動増幅回路の差動入力端子を接続すると、信号源電圧
υ をほぼその1ま入力電圧τ1□として伝達すること
ができない。
(発明が解決しようとする問題点)
本発明は上記したように正の信号源抵抗と負の入力抵抗
との抵抗分割により定まる信号伝達特性がRs = I
Rln lの付近で異常に大きくなると共にRi!1
のばらつきにより極めて大きく変化するという現象がR
,* I R1n1の比較的低い値のときに生じるとい
う問題点を解決すべくなされたもので。
との抵抗分割により定まる信号伝達特性がRs = I
Rln lの付近で異常に大きくなると共にRi!1
のばらつきにより極めて大きく変化するという現象がR
,* I R1n1の比較的低い値のときに生じるとい
う問題点を解決すべくなされたもので。
負の入力抵抗のばらつきに殆んど影響されずに比較的低
い値の正の信号源抵抗を有する信号源からほぼ信号源電
圧に等しい入力電圧を受は取ることが可能になる、差動
増幅回路を提供することを目的とする。
い値の正の信号源抵抗を有する信号源からほぼ信号源電
圧に等しい入力電圧を受は取ることが可能になる、差動
増幅回路を提供することを目的とする。
[発明の構成]
(問題点を解決するための手段)
本発明は負の入力抵抗を有する差動増幅回路において、
入力段にエミッタフォロアを挿入することによって負の
入力抵抗の絶対値が大きくなるように構成してなること
′f:特徴とする。
入力段にエミッタフォロアを挿入することによって負の
入力抵抗の絶対値が大きくなるように構成してなること
′f:特徴とする。
(作用)
比較的小さな値の正の信号源抵抗を有する信号源に上記
差動増幅回路を接続した場合、負の入力抵抗の絶対値が
信号源抵抗に比べて十分に大きいので、信号伝達特性が
異常に大きくなることもなく、入力抵抗のばらつきがあ
っても信号伝達特性が殆んど影響されず、信号源電圧に
ほぼ等しい入力電圧を受は取ることができる。
差動増幅回路を接続した場合、負の入力抵抗の絶対値が
信号源抵抗に比べて十分に大きいので、信号伝達特性が
異常に大きくなることもなく、入力抵抗のばらつきがあ
っても信号伝達特性が殆んど影響されず、信号源電圧に
ほぼ等しい入力電圧を受は取ることができる。
(実施例)
以下、図面を参照して本発明の一実施例を詳細に説明す
る。
る。
第1図は集積回路化された差動増幅回路を示しており、
11および12は一対の差動入力端子、Q、およびQa
は上記差動入力端子11.12に各対応してベースが接
続されると共にそれぞれのコレクタがv を源ノードに
接続され次入力用のC NPN形トランジスタ、13および14は上記トランジ
スタQs=Qsの各エミッタに対応して接続された電流
源回路であり、上記トランジスタQ5と1!電流源路1
3および上記トランジスタQ6と電流源回路14はそれ
ぞれエミッタフォロア15゜16全形戊している。Ql
はコレクタがt光出力端子17に接続されると共にベー
スが前記トランジスタQ5のエミッタに接続されたNP
N形トランジスタ%Q2はコレクタが電流出力端子18
に接続されると共にベースが前記トランジスタQ6のエ
ミッタに接続されたNPN形トランジスタである。
11および12は一対の差動入力端子、Q、およびQa
は上記差動入力端子11.12に各対応してベースが接
続されると共にそれぞれのコレクタがv を源ノードに
接続され次入力用のC NPN形トランジスタ、13および14は上記トランジ
スタQs=Qsの各エミッタに対応して接続された電流
源回路であり、上記トランジスタQ5と1!電流源路1
3および上記トランジスタQ6と電流源回路14はそれ
ぞれエミッタフォロア15゜16全形戊している。Ql
はコレクタがt光出力端子17に接続されると共にベー
スが前記トランジスタQ5のエミッタに接続されたNP
N形トランジスタ%Q2はコレクタが電流出力端子18
に接続されると共にベースが前記トランジスタQ6のエ
ミッタに接続されたNPN形トランジスタである。
上記トランジスタQl−Q!の各エミッタは対応してN
PN形トランジスタQs−Qaのコレクタに接続されて
おり、このトランジスタQ!−Q4は互いのコレクタと
ベースとが接続されている。そして、上記トランジスタ
Q!−Q4の各エミッタに対応して同じ抵抗値を有する
抵抗素子Rz a R1の一端に接続され、この抵抗素
子R,a R工の各他端相互が接続され、この相互接続
点に定電流源回路19が接続されている。
PN形トランジスタQs−Qaのコレクタに接続されて
おり、このトランジスタQ!−Q4は互いのコレクタと
ベースとが接続されている。そして、上記トランジスタ
Q!−Q4の各エミッタに対応して同じ抵抗値を有する
抵抗素子Rz a R1の一端に接続され、この抵抗素
子R,a R工の各他端相互が接続され、この相互接続
点に定電流源回路19が接続されている。
上記構成の差動増幅回路において、微小な入力信号領域
における入出力特性は第5図に示したものとほぼ同様で
あるが、入力抵抗R,nHR1n ”Fl ×RE
・・・(4)となる。ここで、h、、 fl
)ランジスタQ+*Qz+Q!−Q6それぞれの電流増
幅率を表わしている。
における入出力特性は第5図に示したものとほぼ同様で
あるが、入力抵抗R,nHR1n ”Fl ×RE
・・・(4)となる。ここで、h、、 fl
)ランジスタQ+*Qz+Q!−Q6それぞれの電流増
幅率を表わしている。
即ち、上式(4)のR1n1、従来例における(1)式
のRln (=−hrx×Ry、 )に比べて負の1ま
で絶対値がhy+e倍大きくなっている。
のRln (=−hrx×Ry、 )に比べて負の1ま
で絶対値がhy+e倍大きくなっている。
したがって、たとえばhア。=100、R,=200の
場合にR,n=−200にΩとなり、上記差動増幅回路
を比較的低い値(たとえば2にΩ)の正の信号源抵抗R
を有する信号源に接続し念場合の伝達時性は となり、はぼ信号源電圧υ8と等しい入力電圧vInが
得られる。この場合、入力抵抗R,nが負であってもそ
の絶対値が信号源抵抗R8よりも十分に大きいので、上
記伝達特性は従来例におけるように異常に大きくなるこ
ともなく、hF8のばらつきによるRlnのばらつきに
より上記伝達特性が殆んと影響されることもない。
場合にR,n=−200にΩとなり、上記差動増幅回路
を比較的低い値(たとえば2にΩ)の正の信号源抵抗R
を有する信号源に接続し念場合の伝達時性は となり、はぼ信号源電圧υ8と等しい入力電圧vInが
得られる。この場合、入力抵抗R,nが負であってもそ
の絶対値が信号源抵抗R8よりも十分に大きいので、上
記伝達特性は従来例におけるように異常に大きくなるこ
ともなく、hF8のばらつきによるRlnのばらつきに
より上記伝達特性が殆んと影響されることもない。
なお、本発明は上記実施例に限定されず、第1図中のN
PN形トランジスタQ1 r Q2 # Qs 。
PN形トランジスタQ1 r Q2 # Qs 。
Q4に代えて第2図中に示すようにPNP形トランゾス
タQ1’ # Q2’ + Qs’ + Q4’を用い
ると共に差動入力端子11.12間への入力′電圧υ1
nの極性を逆にしてもよい。あるいは、第1図中のNP
N形トランソスタQs−Qaに代えて第3図中に示すよ
5にPNP形トランジスタQs’−Qs’t”用いると
共に差動入力端子11.12間への入力電圧ν、nの極
性を逆にしてもよい。この場合、第2図の回路において
は、エミッタフォロア用トランジスタQs−Qsの電流
増幅率をり、つ、入力用トランジスタQ1’lQ2’の
電流増幅率をhFIC’とすると、R,n= −り、、
X h、E’X RI、となる。同様に第3図の回路
においては、エミッタフォロア用トランジスタQs’s
Qs’の電流増幅率2h、□′、入力用トランジスタQ
l −Qzの電流増@率k h、、とすると、R,11
=−hア。’X h、、 X R,となる。
タQ1’ # Q2’ + Qs’ + Q4’を用い
ると共に差動入力端子11.12間への入力′電圧υ1
nの極性を逆にしてもよい。あるいは、第1図中のNP
N形トランソスタQs−Qaに代えて第3図中に示すよ
5にPNP形トランジスタQs’−Qs’t”用いると
共に差動入力端子11.12間への入力電圧ν、nの極
性を逆にしてもよい。この場合、第2図の回路において
は、エミッタフォロア用トランジスタQs−Qsの電流
増幅率をり、つ、入力用トランジスタQ1’lQ2’の
電流増幅率をhFIC’とすると、R,n= −り、、
X h、E’X RI、となる。同様に第3図の回路
においては、エミッタフォロア用トランジスタQs’s
Qs’の電流増幅率2h、□′、入力用トランジスタQ
l −Qzの電流増@率k h、、とすると、R,11
=−hア。’X h、、 X R,となる。
また、第1図中のNPN形トランジスタQt〜Q6の全
てi PNP形トランジスタに入れ替えると共に電源の
高低関係を逆にするようにしてもよい。
てi PNP形トランジスタに入れ替えると共に電源の
高低関係を逆にするようにしてもよい。
[発明の効果]
上述したように本発明の差動増幅回路によれば、負の入
力抵抗の絶対値が大きくなるよ5に構成したので、比較
的小さな値の正の信号源抵抗を有する信号源から信号源
電圧にほぼ等しい入力電圧全入力抵抗のばらつき【殆ん
ど影響されずに受け取ることができる。したがって、上
記差動増幅回路はホールモータにおけるホール素子の出
力信号を増幅するためのホールモータ用集積回路などに
採用して極めて好適である。
力抵抗の絶対値が大きくなるよ5に構成したので、比較
的小さな値の正の信号源抵抗を有する信号源から信号源
電圧にほぼ等しい入力電圧全入力抵抗のばらつき【殆ん
ど影響されずに受け取ることができる。したがって、上
記差動増幅回路はホールモータにおけるホール素子の出
力信号を増幅するためのホールモータ用集積回路などに
採用して極めて好適である。
第1図は本発明の差動増幅回路の一実施例を示す回路図
、第2図および第3図はそれぞれ他の実施例を示す回路
図、第4図は従来の差動増幅回路を示す回路図、第5図
は第4図の差動増幅回路の入出力特性を示す回路図、第
6図は正の信号源抵抗R,ヲ有する信号源に負の入力抵
抗R1n”有する差動増幅回路全接続した使用状態を示
す回路図、第7図は第6図の回路における信号伝達特性
を示す図である。 11.12・・・差動入力端子、15.16・・・エミ
ッタフォロア、17.111・・・電流出力端子、19
・・・定電流源回路、Qr〜Q6#Q!’〜Qs’・・
・トランジスタ。 出願人代理人 弁理士 鈴 江 武 彦第1図 第2図 第3図 第4図 一←0−十 一一一一伽Vin 第5図 、762 第6図 第7図
、第2図および第3図はそれぞれ他の実施例を示す回路
図、第4図は従来の差動増幅回路を示す回路図、第5図
は第4図の差動増幅回路の入出力特性を示す回路図、第
6図は正の信号源抵抗R,ヲ有する信号源に負の入力抵
抗R1n”有する差動増幅回路全接続した使用状態を示
す回路図、第7図は第6図の回路における信号伝達特性
を示す図である。 11.12・・・差動入力端子、15.16・・・エミ
ッタフォロア、17.111・・・電流出力端子、19
・・・定電流源回路、Qr〜Q6#Q!’〜Qs’・・
・トランジスタ。 出願人代理人 弁理士 鈴 江 武 彦第1図 第2図 第3図 第4図 一←0−十 一一一一伽Vin 第5図 、762 第6図 第7図
Claims (2)
- (1)一対の差動入力端子に各対応して入力端が接続さ
れた第1、第2のエミッタフォロアと、上記第1のエミ
ッタフォロアの出力端にベースが接続されると共にコレ
クタが第1の電流出力端子に接続された第1のトランジ
スタと、前記第2のエミッタフォロアの出力端にベース
が接続されると共にコレクタが第2の電流出力端子に接
続された第2のトランジスタと、上記第1のトランジス
タのエミッタにコレクタが接続されると共にベースが前
記第2のトランジスタのエミッタに接続された第3のト
ランジスタと、前記第2のトランジスタのエミッタにコ
レクタが接続されると共にベースが前記第1のトランジ
スタのエミッタに接続された第4のトランジスタと、上
記第3のトランジスタのエミッタに一端が接続された第
1の抵抗と、前記第4のトランジスタのエミッタに一端
が接続された第2の抵抗と、上記第1の抵抗および第2
の抵抗の各他端の相互接続点に接続された定電流源回路
とを具備してなることを特徴とする差動増幅回路。 - (2)前記一対の差動入力端子は、ホールモータにおけ
るホール素子の一対の出力端子に接続されることを特徴
とする前記特許請求の範囲第1項記載の差動増幅回路。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61238381A JPS6392109A (ja) | 1986-10-07 | 1986-10-07 | 差動増幅回路 |
US07/103,815 US4769617A (en) | 1986-10-07 | 1987-10-02 | Differential amplifier circuit |
KR1019870011221A KR900003484B1 (ko) | 1986-10-07 | 1987-10-06 | 차동 증폭회로 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61238381A JPS6392109A (ja) | 1986-10-07 | 1986-10-07 | 差動増幅回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6392109A true JPS6392109A (ja) | 1988-04-22 |
Family
ID=17029342
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61238381A Pending JPS6392109A (ja) | 1986-10-07 | 1986-10-07 | 差動増幅回路 |
Country Status (3)
Country | Link |
---|---|
US (1) | US4769617A (ja) |
JP (1) | JPS6392109A (ja) |
KR (1) | KR900003484B1 (ja) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5043674A (en) * | 1990-04-30 | 1991-08-27 | International Business Machines Corporation | Differential receiver with high common-mode range |
FR2700083B1 (fr) * | 1992-12-30 | 1995-02-24 | Gerard Perrot | Amplificateur à distorsion stable pour signaux audio. |
US5506536A (en) * | 1994-12-14 | 1996-04-09 | National Semiconductor Corporation | Differential amplifier with exponential gain characteristic |
GB2298536A (en) * | 1995-03-03 | 1996-09-04 | Plessey Semiconductors Ltd | Active load to increase output impedance of transconductor amplifier |
US5587689A (en) * | 1995-09-28 | 1996-12-24 | Analog Devices, Inc. | Voltage controlled amplifier with a negative resistance circuit for reducing non-linearity distortion |
US6217432B1 (en) | 1998-05-19 | 2001-04-17 | 3M Innovative Properties Company | Abrasive article comprising a barrier coating |
US7531595B2 (en) * | 2006-03-08 | 2009-05-12 | 3M Innovative Properties Company | Pressure-sensitive adhesive containing silica nanoparticles |
US7645827B2 (en) * | 2006-03-08 | 2010-01-12 | 3M Innovative Properties Company | High shear pressure-sensitive adhesive |
US7414456B2 (en) * | 2006-08-17 | 2008-08-19 | Analog Devices, Inc. | Constant ratio current source |
US20080200587A1 (en) * | 2007-02-16 | 2008-08-21 | 3M Innovative Properties Company | Pressure-sensitive adhesive containing acicular silica particles crosslinked with polyfunctional aziridines |
US7393901B1 (en) | 2007-02-16 | 2008-07-01 | 3M Innovative Properties Company | Acrylate adhesives containing silica nanoparticles crosslinked with polyfunctional aziridines |
DE102010026629A1 (de) | 2010-07-09 | 2012-01-12 | Rohde & Schwarz Gmbh & Co. Kg | Linearer differentieller Verstärker mit hoher Eingangsimpedanz |
WO2020021457A1 (en) | 2018-07-23 | 2020-01-30 | 3M Innovative Properties Company | Articles including polyester backing and primer layer and related methods |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58138111A (ja) * | 1982-02-12 | 1983-08-16 | Toshiba Corp | 差動検出回路 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4468629A (en) * | 1982-05-27 | 1984-08-28 | Trw Inc. | NPN Operational amplifier |
-
1986
- 1986-10-07 JP JP61238381A patent/JPS6392109A/ja active Pending
-
1987
- 1987-10-02 US US07/103,815 patent/US4769617A/en not_active Expired - Lifetime
- 1987-10-06 KR KR1019870011221A patent/KR900003484B1/ko not_active IP Right Cessation
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58138111A (ja) * | 1982-02-12 | 1983-08-16 | Toshiba Corp | 差動検出回路 |
Also Published As
Publication number | Publication date |
---|---|
KR900003484B1 (ko) | 1990-05-19 |
US4769617A (en) | 1988-09-06 |
KR880005744A (ko) | 1988-06-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4267519A (en) | Operational transconductance amplifiers with non-linear component current amplifiers | |
JPS6392109A (ja) | 差動増幅回路 | |
JP3404209B2 (ja) | トランスインピーダンス増幅器回路 | |
JP2542623B2 (ja) | カレントミラ−回路 | |
US6339319B1 (en) | Cascoded current mirror circuit | |
JP3257491B2 (ja) | 電圧電流変換回路 | |
EP0104950B1 (en) | A differential amplifier circuit | |
JP3106584B2 (ja) | 掛算回路 | |
JPH04127703A (ja) | 演算増幅回路 | |
JPH0478044B2 (ja) | ||
JP2853485B2 (ja) | 電圧電流変換回路 | |
JP3367875B2 (ja) | 対数変換回路及びこれを用いたトランスコンダクター | |
JPH0145766B2 (ja) | ||
JPS593606Y2 (ja) | 相補差動増幅回路 | |
JPH0666649B2 (ja) | ヒステリシスコンパレ−タ | |
JP3063124B2 (ja) | 増幅回路 | |
JP2573279B2 (ja) | 電流変換回路 | |
JPH04316203A (ja) | 電圧電流変換回路 | |
JPS584327Y2 (ja) | 増幅回路 | |
JPS593607Y2 (ja) | 相補差動増幅器 | |
JP2901397B2 (ja) | 非線型増幅器 | |
JP2770455B2 (ja) | インターフェイス回路 | |
JPH0555903A (ja) | バツフア回路 | |
JPH0487407A (ja) | バッファ回路 | |
JPH06236219A (ja) | 定電流回路 |