JPS593607Y2 - 相補差動増幅器 - Google Patents
相補差動増幅器Info
- Publication number
- JPS593607Y2 JPS593607Y2 JP8653279U JP8653279U JPS593607Y2 JP S593607 Y2 JPS593607 Y2 JP S593607Y2 JP 8653279 U JP8653279 U JP 8653279U JP 8653279 U JP8653279 U JP 8653279U JP S593607 Y2 JPS593607 Y2 JP S593607Y2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- differential
- transistors
- differential transistor
- constant voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Amplifiers (AREA)
Description
【考案の詳細な説明】
本考案は差動増幅回路のレベルシフトの改良に関する。
従来例を第１図に示す。
図に於て互いに相補特性を有するＮＰＮ）ランジスタ３
，４とＰＮＰ）ランジスタ５，６においてＮＰＮ）ラン
ジスタ３とＰＮＰ）ランジスタ５のベース及びＮＰＮ）
ランジスタ４とＰＮＰ）ランジスタロのベースがそれぞ
れ共通接続されると共に、入力端子１及び２に接続され
る。
，４とＰＮＰ）ランジスタ５，６においてＮＰＮ）ラン
ジスタ３とＰＮＰ）ランジスタ５のベース及びＮＰＮ）
ランジスタ４とＰＮＰ）ランジスタロのベースがそれぞ
れ共通接続されると共に、入力端子１及び２に接続され
る。
ＮＰＮ）ランジスタ３と４及びＰＮＰ）ランジスタ５と
６のコレクタはそれぞれＮＰＮ）ランジスタフと８及び
ＰＮＰ）ランジスタ９と１０のエミッタに接続され、エ
ミッタはそれぞれ共通接続されると共に定電流源１６及
び１５を介し負電源（−Ｂ）及び正電源（十Ｂ）に接続
される。
６のコレクタはそれぞれＮＰＮ）ランジスタフと８及び
ＰＮＰ）ランジスタ９と１０のエミッタに接続され、エ
ミッタはそれぞれ共通接続されると共に定電流源１６及
び１５を介し負電源（−Ｂ）及び正電源（十Ｂ）に接続
される。
トランジスタ７と８及び９と１０のコレクタはそれぞれ
抵抗１１と１２及び１３と１４を介し正電源（十Ｂ）及
び負電源（−Ｂ）に接続される。
抵抗１１と１２及び１３と１４を介し正電源（十Ｂ）及
び負電源（−Ｂ）に接続される。
トランジスタ７と８のベースは共通接続されると共に抵
抗１７及び定電圧素子１８を介し正電源（十Ｂ）及び接
地に接続され、トランジスタ９と１０のベースは共通接
続されると共に抵抗２０及び定電圧素子１９を介し負電
源（−Ｂ）及び接地に接続される。
抗１７及び定電圧素子１８を介し正電源（十Ｂ）及び接
地に接続され、トランジスタ９と１０のベースは共通接
続されると共に抵抗２０及び定電圧素子１９を介し負電
源（−Ｂ）及び接地に接続される。
以上の構成に於て差動トランジスタ３と４及び５と６の
コレクタ電圧は定電圧素子１８及び１９によって固定と
なる為、入力端子１及び２に印加される入力信号レベル
の最大値は該定電圧素子の電圧によって制約される。
コレクタ電圧は定電圧素子１８及び１９によって固定と
なる為、入力端子１及び２に印加される入力信号レベル
の最大値は該定電圧素子の電圧によって制約される。
従って定電圧素子の電圧を大きくすればトランジスタの
コレクタ遮断電流（ＩＣＢＯ）が大きくなり、該電圧を
小さくすれば許容入力信号レベルが小さくなるという相
反する問題が生じ、結局一般的に１０〜２０Ｖに定めら
れ、コレクタ遮断電流（ＩＣＢＯ）の値も無視出来なく
なり、温度ドリフト等の問題も生じ、該差動トランジス
タはコレクタ電圧と電流によって自己発熱し温度ドリフ
トも生じるし、該差動トランジスタのコレクタベース間
電圧は入力信号によってほぼ入力信号レベルに等しく変
化する為、入力信号源インピーダンスが高い場合は、該
差動トランジスタのコレクタベース間接合容量（Ｃｏｂ
）によるミラー効果が生じ高域特性の劣化を伴うことに
なる。
コレクタ遮断電流（ＩＣＢＯ）が大きくなり、該電圧を
小さくすれば許容入力信号レベルが小さくなるという相
反する問題が生じ、結局一般的に１０〜２０Ｖに定めら
れ、コレクタ遮断電流（ＩＣＢＯ）の値も無視出来なく
なり、温度ドリフト等の問題も生じ、該差動トランジス
タはコレクタ電圧と電流によって自己発熱し温度ドリフ
トも生じるし、該差動トランジスタのコレクタベース間
電圧は入力信号によってほぼ入力信号レベルに等しく変
化する為、入力信号源インピーダンスが高い場合は、該
差動トランジスタのコレクタベース間接合容量（Ｃｏｂ
）によるミラー効果が生じ高域特性の劣化を伴うことに
なる。
本考案は簡単な回路構成で、上述の様な欠点のない増幅
器を提供するもので、第２図に本考案の実施例を示す。
器を提供するもので、第２図に本考案の実施例を示す。
図に於いて、互いに相補特性を有するＮＰＮ）ランジス
タ３，４とＰＮＰ）ランジスタ５，６はＮＰＮトランジ
スタ３とＰＮＰトランジスタ５のベース及びＮＰＮ）ラ
ンジスタ４とＰＮＰ）ランジスタロのベースがそれぞれ
共通接続されると共に、入力端子１及び２に接続される
。
タ３，４とＰＮＰ）ランジスタ５，６はＮＰＮトランジ
スタ３とＰＮＰトランジスタ５のベース及びＮＰＮ）ラ
ンジスタ４とＰＮＰ）ランジスタロのベースがそれぞれ
共通接続されると共に、入力端子１及び２に接続される
。
ＮＰＮ）ランジスタ３と４及びＰＮＰトランジスタ５と
６のエミッタはそれぞれ共通接続され、コレクタはそれ
ぞれＮＰＮトランジスタ７と８及びＰＮＰ）ランジスタ
９と１０のエミッタに接続される。
６のエミッタはそれぞれ共通接続され、コレクタはそれ
ぞれＮＰＮトランジスタ７と８及びＰＮＰ）ランジスタ
９と１０のエミッタに接続される。
トランジスタ７と８及び９と１０のコレクタはそれぞれ
抵抗１１と１２及び１３と１４を介し正電源（十Ｂ）及
び負電源（−Ｂ）に接続され、トランジスタ７と８のベ
ースは共通接続されると共に２分岐して一方は定電流源
１５を介し正電源（十Ｂ）に接続され、もう一方は定電
圧素子１８を介し前記トランジスタ５と６の共通エミッ
タ端に接続される。
抵抗１１と１２及び１３と１４を介し正電源（十Ｂ）及
び負電源（−Ｂ）に接続され、トランジスタ７と８のベ
ースは共通接続されると共に２分岐して一方は定電流源
１５を介し正電源（十Ｂ）に接続され、もう一方は定電
圧素子１８を介し前記トランジスタ５と６の共通エミッ
タ端に接続される。
トランジスタ９と１０のベースは共通接続されると共に
２分岐して一方は定電流源１６を介し負電源（−Ｂ）に
接続され、もう一方は定電圧素子１９を介し前記トラン
ジスタ３と４の共通エミッタ端に接続される。
２分岐して一方は定電流源１６を介し負電源（−Ｂ）に
接続され、もう一方は定電圧素子１９を介し前記トラン
ジスタ３と４の共通エミッタ端に接続される。
以上の構成に於て前記第１図の方法と異なる点は、カス
コード回路のレベルシフトの定電圧素子１Ｂ及び１９の
一端が接地ではなくそれぞれ対称の差動増幅回路の共通
エミッタ端に接続され、該定電圧素子１８及び１９への
電流供給抵抗１７及び２０が定電流源１５及び１６によ
って兼用されているところにある。
コード回路のレベルシフトの定電圧素子１Ｂ及び１９の
一端が接地ではなくそれぞれ対称の差動増幅回路の共通
エミッタ端に接続され、該定電圧素子１８及び１９への
電流供給抵抗１７及び２０が定電流源１５及び１６によ
って兼用されているところにある。
従って前記第１図の方法と同様に増幅動作は差動トラン
ジスタ３と４及び５と６によって威され、トランジスタ
７と８及び９と１０はカスコードトランジスタとなる。
ジスタ３と４及び５と６によって威され、トランジスタ
７と８及び９と１０はカスコードトランジスタとなる。
本考案によるカスコードのレベルシフトは定電圧素子１
８及び１９によって定められ、該定電圧素子１８及び１
９はそれぞれ対称の差動増幅回路の共通エミッタ端に接
続され入力信号レベルに応じて追従し、上述の差動トラ
ンジスタ３と４及び５と６のコレクタベース間電圧は一
定に保たれる。
８及び１９によって定められ、該定電圧素子１８及び１
９はそれぞれ対称の差動増幅回路の共通エミッタ端に接
続され入力信号レベルに応じて追従し、上述の差動トラ
ンジスタ３と４及び５と６のコレクタベース間電圧は一
定に保たれる。
従って該トランジスタ３．４．５．６のコレクタベース
間接合容量（Ｃｏｂ）によるミラー効果は生じないし、
高域特性の劣化等の問題は生じない。
間接合容量（Ｃｏｂ）によるミラー効果は生じないし、
高域特性の劣化等の問題は生じない。
この様にして本考案によれば簡単な構成で許容入力信号
レベルの制約を受けることなく、高域特性の劣化もない
増幅器を提供出来る。
レベルの制約を受けることなく、高域特性の劣化もない
増幅器を提供出来る。
第１図は従来例を示す回路図、第２図は本考案の一実施
例を示す回路図である。 図中３．４．７、８はＮＰＮ）ランジスタ、５゜６、９
．１０はＰＮＰ）ランジスタ、１１．１２．１３．１４
は負荷抵抗、１５．１６は定電流源である。
例を示す回路図である。 図中３．４．７、８はＮＰＮ）ランジスタ、５゜６、９
．１０はＰＮＰ）ランジスタ、１１．１２．１３．１４
は負荷抵抗、１５．１６は定電流源である。
Claims (1)
- 第１の差動トランジスタと第１の負荷抵抗との間にトラ
ンジスタがカスコード接続された上記第１の差動トラン
ジスタの主電流通路に直列に第１の電流源が接続された
第１の差動増幅回路と、上記第１の差動トランジスタと
導電型の異なる第２の差動トランジスタと負荷との間に
トランジスタがカスコード接続され上記第２の差動トラ
ンジスタの主電流通路に直列に第２の電流源が接続され
た第２の差動増幅回路とをそれぞれ電源に対して並列に
接続し、上記第１の差動トランジスタの各入力電極と上
記第２の差動トランジスタの各入力電極のそれぞれ対応
するもの同志を共通接続して成る相補差動増幅器におい
て、上記第１及び第２の電流源と上記第１及び第２の差
動トランジスタの間にそれぞれ第１及び第２の定電圧素
子を介在せしめ、上記第１の差動トランジスタにカスコ
ード接続されたトランジスタの入力電極を上記第２の電
流源と第２の定電圧素子との接続点に接続し、上記第２
の差動トランジスタにカスコード接続されたトランジス
タの入力電極を上記第１の電流源と第１の定電圧素子と
の接続点に接続したことを特徴とする相補差動増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8653279U JPS593607Y2 (ja) | 1979-06-26 | 1979-06-26 | 相補差動増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8653279U JPS593607Y2 (ja) | 1979-06-26 | 1979-06-26 | 相補差動増幅器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS566118U JPS566118U (ja) | 1981-01-20 |
| JPS593607Y2 true JPS593607Y2 (ja) | 1984-02-01 |
Family
ID=29319776
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8653279U Expired JPS593607Y2 (ja) | 1979-06-26 | 1979-06-26 | 相補差動増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS593607Y2 (ja) |
-
1979
- 1979-06-26 JP JP8653279U patent/JPS593607Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS566118U (ja) | 1981-01-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3914683A (en) | Current stabilizing arrangement with resistive-type current amplifier and a differential amplifier | |
| US3649926A (en) | Bias circuitry for a differential circuit utilizing complementary transistors | |
| JPH11504791A (ja) | 演算増幅器 | |
| US4769617A (en) | Differential amplifier circuit | |
| US3914704A (en) | Feedback amplifier | |
| JPH1131929A (ja) | 差動増幅器 | |
| US4002993A (en) | Differential amplifier | |
| JPH04369107A (ja) | 差動増幅器 | |
| US4013973A (en) | Amplifier arrangement | |
| US3936731A (en) | Amplifier with fast recovery after input signal overswing | |
| US3418589A (en) | Complementary emitter follower amplifier biased for class a operation | |
| JPS593607Y2 (ja) | 相補差動増幅器 | |
| JPS593606Y2 (ja) | 相補差動増幅回路 | |
| US4267521A (en) | Compound transistor circuitry | |
| JPS6123852Y2 (ja) | ||
| JPS6151447B2 (ja) | ||
| JP2600648B2 (ja) | 差動増幅回路 | |
| JP2956609B2 (ja) | バイポーラ・マルチプライヤ | |
| JPH062349Y2 (ja) | Ｅｃｌ回路 | |
| JPS6029229Y2 (ja) | 差動増幅器 | |
| JPS6119540Y2 (ja) | ||
| JPS6130325Y2 (ja) | ||
| JP2757555B2 (ja) | 可変インピーダンス回路 | |
| JP3036925B2 (ja) | 差動増幅回路 | |
| JPH05315888A (ja) | 移相回路 |