JP2757555B2 - 可変インピーダンス回路 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は可変インピーダンス回路に関し、特に低周波
用の可変インピーダンス回路に関する。

〔従来の技術〕

従来の可変インピーダンス回路の一例を第４図に示
す。

第４図において、従来の可変インピーダンス回路は、
ダイオードD1〜D4と、可変電流源IV1,IV2とから構成さ
れていた。

ダイオードD1〜D4は、ブリッジ接続されている。すな
わち、D1,D2のアノード同志が共通接続され、また、D3,
D4のカソード同志が共通接続されている。

さらに、ダイオードD1のカソードはD3のアノードと、
また、ダイオードD2のカソードはD4のアノードとそれぞ
れ共通接続されている。

可変電流源IV1は、D1,D2のアノード共通接続点に接続
され、可変電流源IV2は、D3,D4のカソード共通接続点に
接続されている。

入力端子P1はダイオードD1のカソードとD3のアノード
との接続点に、入力端子P2はダイオードD2のカソードと
D4のアノードとの接続点にそれぞれ接続されている。

次に、従来の可変インピーダンス回路の動作について
説明する。

端子P1,P2間のインピーダンスZ12は、次式で示され
る。

Z12＝（ZD1＋ZD2）（ZD3＋ZD4）／（ZD1＋ZD2＋ZD3＋ZD4） ただし、ZD1〜ZD4は、ダイオードD1〜D4のインピーダ
ンスをそれぞれ示す。

したがって、可変電流源IV1,IV2を同時に可変するこ
とにより、ダイオードD1〜D4のインピーダンスZD1〜ZD4
が電流に依存して変化することを利用して、可変インピ
ーダンス回路を実現するというものであった。

〔発明が解決しようとする課題〕

上述した従来の可変インピーダンス回路は、電流に対
するダイオードのインピーダンスの特性がリニアでない
ため、インピーダンスのリニアな制御が困難であるとい
う欠点があった。

また、最小インピーダンスは、ダイオードの特性に依
存するために任意に設定できないという欠点があった。

〔課題を解決するための手段〕

本発明の可変インピーダンス回路は、第一および第二
の制御端子間に印加する制御電圧により、第一および第
二の端子間のインピーダンスを可変する可変インピーダ
ンス回路において、 一方の出力端子を前記第一の端子に接続した第一の差
動増幅回路と、 一方の出力端子を前記第二の端子に接続した第二の差
動増幅回路と、 一方を前記第一の差動増幅回路の共通エミッタ側に接
続し、他方を第一の定電流源に接続した縦続接続の第一
および第二のトランジスタと、 一方を前記第二の差動増幅回路の共通エミッタ側に接
続し、他方を第二の定電流源に接続した縦続接続の第三
および第四のトランジスタと、 前記第二のトランジスタのエミッタと前記第四のトラ
ンジスタのエミッタとの間に接続されたインピーダンス
素子と、 前記第一のトランジスタの入力端子と前記第二の端子
との間に挿入した第一のレベルシフト回路と、 前記第三のトランジスタの入力端子と前記第一の端子
との間に挿入した第二のレベルシフト回路とを有し、 前記第一の差動増幅回路の正相入力端子と前記第二の
差動増幅回路の逆相入力端子とを共通接続して前記第一
の制御端子に接続し、 前記第二の差動増幅回路の正相入力端子と前記第一の
差動増幅回路の逆相入力端子とを共通接続して前記第二
の制御端子に接続し、 前記第二のトランジスタのコレクタと前記第四のトラ
ンジスタのベースとを接続し、前記第四のトランジスタ
のコレクタと前記第二のトランジスタのベースとを接続
するものである。

〔実施例〕

次に、本発明について図面を参照して説明する。

第１図は本発明の可変インピーダンス回路の一実施例
を示す回路図である。

第１図に示すように、本発明の可変インピーダンス回
路は、二組の全く同一の差動増幅回路１および２から構
成されている。

差動増幅回路１は、差動対を構成するトランジスタQ
2,Q4と、トランジスタQ2,Q4の共通エミッタに接続され
縦続接続されているトランジスタQ6,Q8と、トランジス
タQ8に接続された定電流源IS1と、端子P1とトランジス
タQ6のベースとの間に挿入されたレベルシフト回路L1と
から構成されている。

差動増幅回路２は、差動対を構成するトランジスタQ
1,Q3と、トランジスタQ1,Q3の共通エミッタに接続され
縦続接続されているトランジスタQ5,Q7と、トランジス
タQ7に接続された定電流源IS2と、端子P2とトランジス
タQ5のベースとの間に挿入されたレベルシフト回路L2と
から構成されている。

差動増幅回路1,2のそれぞれの差動対は、全く対称的
な極性となるよう接続されている。たとえば、差動増幅
回路１の差動対を正相とすると、差動増幅回路２の差動
対は逆相となるというようにである。

具体的には以下のように接続されている。

まず、差動増幅回路１のトランジスタQ2のベースと、
差動増幅回路２のトランジスタQ1のベースとは共通接続
され、制御端子C2に接続されている。また、差動増幅回
路１のトランジスタQ4のベースと、差動増幅回路２のト
ランジスタQ3のベースとは共通接続され、制御端子C1に
接続されている。

次に、差動増幅回路１のトランジスタQ2のコレクタは
端子P1に接続され、差動増幅回路２のトランジスタQ1の
コレクタは端子P2に接続されている。

また、差動増幅回路１のトランジスタQ4のコレクタ
と、差動増幅回路２のトランジスタQ3のコレクタとは共
通接続され、電源VCに接続されている。

さらに、差動増幅回路１のエミッタ側トランジスタQ6
のエミッタと、差動増幅回路２のエミッタ側トランジス
タQ7のベースとが共通接続されている。これと対称に、
差動増幅回路２のエミッタ側トランジスタQ5のエミッタ
と、差動増幅回路１のエミッタ側トランジスタQ8のベー
スとが共通接続されている。

最後に、差動増幅回路１の定電流源IS1側トランジス
タQ8のエミッタと、差動増幅回路２の定電流源IS2側側
トランジスタQ7のエミッタとの間に、抵抗R1が接続され
ている。

次に、本実施例の動作について説明する。

まず、端子P1と端子P2との間に、電子差Vdが存在する
と仮定する。

この電位差Vdは、レベルシフト回路L1,L2を介して、
それぞれ、差動増幅回路1,2のエミッタ側トランジスタQ
6,Q5のベースに入力される。したがって、この電位差Vd
は、Q6,Q5のエミッタ間の電位差となり、さらに、定電
流側のトランジスタQ8,Q9のベース間に逆極性の電位差
として伝達される。

結局、この電位差Vdは、トランジスタQ8,Q9のエミッ
タ間の電位差となり、抵抗R1の両端に印加されることに
なる。

したがって、抵抗R1には、Vd/Rなる電流が流れる。

ここで、端子P1が端子P2より電位差Vdだけ高いと仮定
する。また、二つの定電流源IS1,IS2の電流値は等しい
ものとしISであると仮定する。

トランジスタQ8にはIS＋Vd/Rなる電流I1、また、トラ
ンジスタQ7にはIS−Vd/Rなる電流I2がそれぞれ流れる。

差動増幅回路１側の電流I1は、トランジスタQ6を介し
て、差動対のトランジスタQ2,Q4の共通エミッタ電流と
なる。また、差動増幅回路２側の電流I2は、トランジス
タQ5を介して、差動対のトランジスタQ1,Q3の共通エミ
ッタ電流となる。

いま、制御端子C1,C2間に制御電圧を印加し、C2側の
電圧がC1側の電圧より十分高い、すなわち、約500mV以
上であると仮定する。

この場合、差動増幅回路２側の電流I2は、差動対のト
ランジスタQ1を介して、端子P1に流れる。一方、差動増
幅回路１側の電流I1は、差動対のトランジスタQ2を介し
て、端子P2に流れる。そして、差動増幅回路1,2の他方
の差動対のトランジスタQ3,Q4はカットオフとなる。

結局、以上のように、端子P1が端子P2より電位差Vdだ
け高い場合には、端子P1には電流I1＝IS＋Vd/Rが、端子
P2には電流I2＝IS−Vd/Rがそれぞれ流れることになる。

すなわち、電位を増加した方の端子の電流がVd/Rだけ
増加し、逆に、電位を減少した方の端子の電流がVd/Rだ
け減少する。

このことは、端子P1と端子P2間に、Ｒなる抵抗が実現
されたことを意味する。

次に、以上とは逆に、制御端子C1,C2間に印加した制
御電圧において、C1側の電圧がC2側の電圧より十分高
い、すなわち、約500mV以上であると仮定する。

この場合、差動増幅回路２側の電流I2は、差動対のト
ランジスタQ3を介して、電源VCに流れる。一方、差動増
幅回路１側の電流I1は、差動対のトランジスタQ4を介し
て、電源VCに流れる。そして、差動増幅回路1,2の他方
の差動対のトランジスタQ1,Q2はカットオフとなる。

したがって、端子P1と端子P2間に電位差Vdを与えても
端子を流れる電流は変化しない状態、すなわち、インピ
ーダンスが非常に高い状態となる。

次に、制御端子C1,C2の電位差が、以上の二つの場合
の中間である差動増幅回路のリニア動作領域にあると仮
定する。

この場合は、差動増幅回路１の電流I1は、制御端子C
1,C2の電位差に応じて差動対を構成するトランジスタQ
2,Q4間に配分され、同様に、差動増幅回路２の電流I2
は、制御端子C1,C2の電位差に応じて差動対を構成する
トランジスタQ1,Q3間に配分される。

したがって、端子P1と端子P2間のインピーダンスは、
抵抗Ｒと非常に高い値との中間の値となり、この値は、
差動対を構成するトランジスタQ2,Q4、および、Q1,Q3の
電流配分により依存する。

すなわち、端子P1と端子P2間のインピーダンスを、Ｒ
から非常に高い値まで可変できることを意味する。

なお、最少インピーダンスを設定する抵抗R1の抵抗値
Ｒは、差動増幅回路1,2の定電流源側のトランジスタQ7,
Q8のエミッタ動作抵抗に比し十分大きい値であるものと
する。

次に、本実施例の可変インピーダンス回路の直線性に
ついて説明する。

端子P1の電位V1に対し、差動増幅回路１の定電流源側
のトランジスタQ7のエミッタ電位VE7は、次式で示され
る。

VE7＝V1−VL1−VBE6−VBE7 ただし、VL1はレベルシフト回路L1の降下電圧、VBE6,
VBE7はトランジスタQ6,Q7のそれぞれのベースエミッタ
間電圧である。

また、端子P2の電位V2に対し、差動増幅回路２の定電
流源側のトランジスタQ8のエミッタ電位VE8は、次式で
示される。

VE8＝V2−VL2−VBE5−VBE8 ただし、VL2はレベルシフト回路L2の降下電圧、VBE5,
VBE8はトランジスタQ5,Q8のそれぞれのベースエミッタ
間電圧である。

端子P1と端子P2間の電位差Vdは次式で示される。

Vd＝V1−V2 差動増幅回路1,2の定電流源側のトランジスタQ7,Q8の
エミッタ電圧の差ΔVEは次式で示される。

ΔVE＝VE7−VE8＝V1−V2＋VL2−VL1＋VBE5−VBE6＋VBE8−VBE7 ここで、レベルシフト回路L1,L2の降下電圧VL1,VL2は
等しく設定されていると仮定する。

トランジスタQ5,Q7の電流は等しいので、両トランジ
スタのベースエミッタ間電圧VBE5,VBE7は等しい。すな
わち、次式に示すようになる。

VBE5＝VBE7 同様に、トランジスタQ6,Q8の電流は等しいので、両
トランジスタのベースエミッタ間電圧VBE6,VBE8は等し
い。すなわち、次式に示すようになる。

VBE6＝VBE8 したがって、トランジスタQ7,Q8のエミッタ電圧の差
ΔVEは、次式のように、端子P1と端子P2間の電位差Vdと
等しくなる。

ΔVE＝V1−V2＝Vd すなわち、端子P1と端子P2間の電位差Vdが正確に抵抗
R1に印加されることになる。

よって、可変インピーダンス回路としての歪は小さ
く、したがって、直線性がよいといえる。

次に、本発明の第二の実施例について説明する。

第２図は、本発明の第二の実施例を示す回路図であ
る。

本実施例の第１図に示す第一の実施例との相違点は、
差動増幅回路1,2のエミッタ側トランジスタQ6,Q5のエミ
ッタと、定電流源側のトランジスタQ7,Q8のベースとの
間に、トランジスタQ9,Q10がエミッタホロワ形のレベル
シフト回路として挿入されていることである。すなわ
ち、トランジスタQ6,Q10、および、Q5,Q9がダーリント
ン接続されていることになる。

また、それら追加回路分の定電流源IS3,IS4が追加さ
れている。

したがって、定電流源側のトランジスタQ7,Q8のコレ
クタエミッタ間電圧をトランジスタのベースエミッタ間
電圧分だけ大きくできるので、端子P1と端子P2間の電位
差Vdの範囲を大きくできるという利点がある。

次に、本発明の第三の実施例について説明する。

第３図は、本発明の第三の実施例を示す回路図であ
る。

本実施例の第１図に示す第一の実施例との相違点は、
差動増幅回路1,2に、さらに、差動対11,21を附加したこ
とである。また、これらの差動対用の定電流源IS5,IS6
が附加されている。

差動対11は、トランジスタQ11,Q12から構成されてい
る。

Q11のベースは、差動増幅回路１の本来の差動対のト
ランジスタQ4のベースに接続されている。Q11のコレク
タは、端子P1に接続されている。

Q12のベースは、差動増幅回路１の本来の差動対のト
ランジスタQ2のベースに接続されている。Q12のコレク
タは、Q4のコレクタと共に電源VCに接続されている。

差動対12は、トランジスタQ13,Q14から構成されてい
る。

Q14のベースは、差動増幅回路２の本来の差動対のト
ランジスタQ3のベースに接続されている。Q14のコレク
タは、端子P2に接続されている。

Q13のベースは、差動増幅回路２の本来の差動対のト
ランジスタQ1のベースに接続されている。Q13のコレク
タは、Q3のコレクタと共に電源VCに接続されている。

全ての定電流源IS1,IS2,IS5,IS6の電流は等しく設定
されている。

本実施例の回路は、制御端子C1,C2の制御電圧を可変
してインピーダンスの値を変化させても、端子P1,P2間
に流れる電流、すなはち、動作電流は変化することがな
く一定の値を保持するという利点がある。

以上、本発明の実施例を説明したが、本発明は上記実
施例に限られることなく種々の変形が可能である。

たとえば、インピーダンス素子として抵抗を用いる例
を説明したが、これを他のインピーダンス素子に置換え
ても本発明の主旨を逸脱しない限り適用できることは勿
論である。

〔発明の効果〕

以上説明したように、本発明は、二つの差動増幅回路
と、それぞれの差動増幅回路のエミッタ側に縦続接続さ
れ、コレクタとベースが相互に接続されたトランジスタ
対のエミッタ間に接続したインピーダンス素子とを有す
ることにより、インピーダンスをリニアに制御すること
が容易であるという効果がある。

さらに、最小インピーダンスは、素子の特性には依存
することなく任意に設定できるという効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例を示す回路図、第２図は本発
明の第二の実施例を示す回路図、第３図は本発明の第三
の実施例を示す回路図、第４図は従来の可変インピーダ
ンス回路の一例を示す回路図である。 1,2……差動増幅回路、11,21……差動対、D1〜D4……ダ
イオード、IS1〜IS6……定電流源、L1,L2……レベルシ
フト回路、Q1〜Q14……トランジスタ、R1……抵抗。

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】第一および第二の制御端子間に印加する制
   御電圧により、第一および第二の端子間のインピーダン
   スを可変する可変インピーダンス回路において、 一方の出力端子を前記第一の端子に接続した第一の差動
   増幅回路と、 一方の出力端子を前記第二の端子に接続した第二の差動
   増幅回路と、 一方を前記第一の差動増幅回路の共通エミッタ側に接続
   し、他方を第一の定電流源に接続した縦続接続の第一お
   よび第二のトランジスタと、 一方を前記第二の差動増幅回路の共通エミッタ側に接続
   し、他方を第二の定電流源に接続した縦続接続の第三お
   よび第四のトランジスタと、 前記第二のトランジスタのエミッタと前記第四のトラン
   ジスタのエミッタとの間に接続されたインピーダンス素
   子と、 前記第一のトランジスタの入力端子と前記第二の端子と
   の間に挿入した第一のレベルシフト回路と、 前記第三のトランジスタの入力端子と前記第一の端子と
   の間に挿入した第二のレベルシフト回路とを有し、 前記第一の差動増幅回路の正相入力端子と前記第二の差
   動増幅回路の逆相入力端子とを共通接続して前記第一の
   制御端子に接続し、 前記第二の差動増幅回路の正相入力端子と前記第一の差
   動増幅回路の逆相入力端子とを共通接続して前記第二の
   制御端子に接続し、 前記第二のトランジスタのコレクタと前記第四のトラン
   ジスタのベースとを接続し、前記第四のトランジスタの
   コレクタと前記第二のトランジスタのベースとを接続す
   ることを特徴とする可変インピーダンス回路。