JPH0286322A - 温度補償型バイポーラ回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 技術分野 本発明は、温度補償を改良したバイポーラ技術回路及び
ゲートに関するものである。特に、本発明は、ＥＣＬゲ
ートの寄生容量を実質的に増加させることなしに全ゲー
ト電流及び信号振れ電圧に対する改良した温度補償を有
するＥＣＬゲートを提供している。更に一般的には、本
発明は、例えばトランジスタ・トランジスタ・ロジック
（ＴＴＬ）及びショットキー・トランジスタ・ロジック
（ＳＴＬ）回路適用などの任意のバイポーラ技術におい
て温度補償を与えるために適用可能なものであり、特定
した温度範囲に亘って活性ノードにおいてフラット乃至
は安定なスイッチング速度を与えるものである。

従来技術 第１図に示した典型的なＥＣＬゲート１０は、一対のゲ
ートトランジスタＱ１及びＱ２を有しており、それらは
ノード１２において共通エミッタ結合を有する入力トラ
ンジスタＱ１及び基準トランジスタＱ２を形成している
。ゲートトランジスタＱ１−及びＱ２は、高電位ＶＣＣ
からのそれぞれのコレクタ抵抗乃至はスウィング即ち振
れ電圧抵抗Ｒ１及びＲ２を介しての交互の（交替的な）
電流経路を与えている。ＥＣＬ電流電流源トランジスタ
ボ３電流源抵抗即ちテイル抵抗Ｒ３を介して共通エミッ
タ結合ノード１２と低電位ＶＩ！。との間に結合されて
いる。この例において、ＥＣＬゲート抵抗Ｒ１，Ｒ２，
Ｒ３は等しい。電流源Ｑ３は、入力トランジスタＱ１の
ベースにおける入力信号ＶＩＮに従って交互の即ち交替
的な電流経路においてゲート電流を発生する。図示して
ないが電流源電圧発生器乃至は基準電圧発生器としても
知られるバイアス電圧発生器が、基準トランジスタＱ２
のベースにおいて印加される基準電圧ＶＢＢ及び電流源
トランジスタＱ３のベースにおいて印加される電流源電
圧Ｖ。、を供給する。典型的なＥＣＬゲートは、更に、
差動信号入力構成を有しており、その場合、前記ゲート
トランジスタは、入力ＶＩＮ及びＶ□８を有する入力ト
ランジスタ及び基準トランジスタの代わりに差動入力Ｖ
ＩＮ及びＶＩＮに対する差動入力トランジスタを構成し
ている。

ＥＣＬ回路は、大略、高電位レベルＶ。Ｃが例えば接地
電位であり且つ低電位レベルＶＥＲが例えば−５，ＯＶ
である負の電圧範囲において動作する。

一方、ＶＣＣが＋５．ＯＶである場合、低電位ＶＥＩ！
を接地電位に設定することが可能である。負の電圧範囲
において、基準電圧レベルＶＢＢは高電位ｖｃｃに対し
て基準とされ且つ、例えば、−１，２乃至−２，Ｏｖの
範囲内に設定される。論理高及び低レベル電圧信号は、
基準電圧の両側に設定される。例えば、−１，２Ｖの基
準電圧の場合、信号電圧は、例えば−〇、８ｖの範囲に
おける高レベル電圧信号と例えば−１，６Ｖの範囲にお
ける低レベル電圧信号との間でスウィングする、即ち振
れる。例えば−２，Ｏｖの基準電圧■ＢＢの場合、信号
電圧は、例えば、−１゜６ｖと−２，４ｖの間でスウィ
ング即ち振れることが可能である。

電流源トランジスタＱ３は、別個のバイアス電圧発生器
乃至は電流源電圧発生器（不図示）から派生される電流
源電圧ＶＣ８によってベース駆動される。電流源電圧ｖ
ｃｓは、使用される発生器のタイプによって多様な異な
った温度特性を有することが可能である。電流源電圧発
生器と共働する電流源トランジスタＱ３は、電流源抵抗
Ｒ３を介してＥＣＬゲート電流即ちティルミ流を発生す
る。

このゲート電流は、交互の即ち交替的なトランジスタコ
レクタ経路の何れか一方を介して、即ち入力トランジス
タＱ１のベースへ印加される高又は低レベル電圧入力信
号ＶＩＮに従って、抵抗Ｒ１又は抵抗Ｒ２を介して通過
する。相補型ＥＣＬゲート出力信号は、入力トランジス
タＱ１及び基準トランジスタＱ２のそれぞれのコレクタ
からとることが可能であり、且つ出力信号電圧スウィン
グ（振れ）は、振れ抵抗Ｒ１及びＲ２及びゲート電流に
よって設定される。

典型的なバイポーラプロセスの集積回路チップの場合、
ＥＣＬゲート抵抗は、ドープしたシリコンから形成され
、且つ正の温度係数を有しているつ従って、温度が増加
すると、それぞれの抵抗の値も増加し、ゲート電流は減
少する。ゲート電流が一定であるようにＶＣ５が変化す
るようになされると、シリコン抵抗の正の温度係数のた
めに、温度が一層高くなると、信号電圧の振れは著しく
増加する。この振れ電圧（スウィング電圧）における増
加は、−層高い温度においてＥＣＬゲートの速度低下を
発生させる。ＥＣＬゲートの速度低下は、更に、低温度
において発生する場合がある。なぜならば、典型的なド
ーピングレベルにおけるシリコンベース抵抗の抵抗値は
、温度が室温以下に降下すると増加するからである。

比較的一定な信号振れ電圧を維持するために、ベースエ
ミッタ電圧降下ＶＢＥが変化するのと同一の態様で温度
が上昇すると共にＶ。５は負の方向に変化せねばならな
い。その目的とするところは、ティルミ圧Ｖ′を安定化
させることである。この従来の構成によると、ゲート電
流は温度上昇と共に減少する。上に説明した如く、この
ゲート電流における減少は、ＥＣＬゲートの動作を遅く
する傾向となる。

シリコンベース抵抗技術を使用する従来の一方法によれ
ば、温度補償は、電圧発生器出力の温度係数を調節する
ことによって与えられる。この補償は、一定ゲート電流
１　＋ａｌｌ又は一定信号電圧の振れの何れかを得るよ
うになされることが可能であるが、その両方を得ること
が可能なものではない。しかしながら、不所望の寄生容
量が導入される。典型的なシリコン抵抗は、ベースイオ
ン注入ステップの期間中に例えばＰ型シリコンでドープ
されるエピタキシャルシリコン層の一部から構成されて
いる。このシリコン抵抗は、ベース抵抗と呼称されるが
、Ｎ型シリコン埋め込み層の上に存在している。このＮ
型シリコン埋め込み層は、集積回路ダイのＰ型シリコン
基板の上に存在している。従って、シリコン抵抗は、２
個のＰＮ接合コンデンサを介して基板へ結合されている
。この寄生容量は、補償したＥＣＬゲートによって高い
電力散逸を発生させる。

ベース抵抗を使用する従来の温度補償方法に関連して二
次的降下の問題がある。Ｐ型シリコンのベース抵抗は高
容量で開始するが、この基板に対する容量結合は、温度
と共に増加し、ゲートの動作を更に一層遅くさせる。

従来のポリシリコン抵抗技術によれば、電圧発生器出力
の同一の方法の調整も制限を有している。

従来のポリ抵抗回路網は、一定なゲート電流又は一定な
電圧の振れのみを与えることが可能なものであり、その
両方を与えることが可能なものではない。

本発明者らによって、負の温度係数を有する抵抗物質を
使用して、温度補償型シリコン抵抗回路網において従来
のＥＣＬゲートシリコン抵抗に対し低容量及び低容量性
結合抵抗構成体を置換させる試みがなされた。例えば、
ポリシリコンバイポーラ製造プロセスにおいて使用され
るポリシリコン抵抗は、ＥＣＬゲートのより高速の動作
に対し著しく低い寄生容量を有している。しかしながら
、ポリシリコン抵抗構成体の温度特性乃至は温度係数は
負である。温度が増加すると、抵抗が減少し、且つゲー
ト電流が増加する。このことは、−層高い温度とし、抵
抗を一層底＜シ且つゲート電流を一層高くする場合があ
る。正のフィードバック発散は、「熱暴走」となる場合
がある。ＩＣパッケージが熱暴走を制御するために適切
な熱散逸を有するべく構成されたとしても、電力数°逸
が高温度で増加し、且つ高接合温度が装置の信頼性に影
響を与えることがある。

目　　的 本発明は、以上の点に鑑みなされたものであって、上述
した如き従来技術の欠点を解消し、寄生容量を実質的に
増加させることなしに且つＥＣＬゲート回路における電
力散逸を実質的に増加させることなしにＥＣＬゲート用
のスウィング電圧及びティルミ流の両方に対し温度補償
を与えることを目的とする。

本発明の別の目的とするところは、熱暴走の危険性を発
生することなしに負の温度係数を有する抵抗物質を組込
んだ集積回路ＥＣＬゲートにおいて温度補償を与えるこ
とである。

本発明の更に別の目的とするところは、低容量の負の温
度係数の抵抗物質を組込むことによってＥＣ’Ｌゲート
集積回路の温度補償における寄生容量及び付随する電力
散逸を減少させ且つ更に負の温度係数の物質の影響を相
殺させることである。

更に一般的にいえば、本発明の目的は、所望の温度範囲
に亘って活性ノードにおいてフラットで安定したスイッ
チング速度を与えるために任意のバイポーラ技術回路及
びゲートにおける温度補償を提供することである。

構成 本発明は、活性ノード回路抵抗の各々が一対の反対極性
の温度係数抵抗から構成されるＥＣＬ、ＴＴＬＳＳＴＬ
回路などを包含する温度補償型バイポーラ回路を提供し
ている。反対極性の温度係数の抵抗は、直列に結合され
ており、且つ特定した温度範囲に亘ってスイッチング速
度に対する実質的な温度補償を与える一方、それぞれの
活性ノード回路抵抗の特定した全抵抗を与えるべく選択
されている。好適実施例においては、各一対の反対極性
の温度係数の抵抗は、電力散逸を実質的に増加すること
なしに温度播償用の比較的低い容量を持ったシリコン抵
抗及びポリシリコン抵抗を有している。

更に具体的に説明すると、本発明に基づく温度補償型Ｅ
ＣＬゲートは、典型的に、共通エミッタ結合乃至はノー
ドにおいて結合された第一ゲートトランジスタ要素及び
第；ゲートトランジスタ要素を有しており、高電位から
の交互の即ち交替的なコレクタ電流経路を与えている。

これら交互の即ち交替的なコレクタ電流経路は、コレク
タ抵抗を有する第一ゲートトランジスタコレクタ及びコ
レクタ抵抗を有する第二ゲートトランジスタコレクタ経
路である。電流源トラシジスタ要素が、ゲートトランジ
スタ要素の共通エミッタ結合と低電位との間に電流源乃
至はテイル抵抗を介して接続されている。バイアス電圧
発生器からの電流源電圧によってベース駆動される電流
源は、ゲートトランジスタ要素のベースに印加される信
号に従って、該交互の即ち交替的なゲートトランジスタ
コレクタ電流経路を介してゲート電流を発生する。

ＥＣＬゲートは、高及び低論理レベルの間の信号振れ電
圧を有するゲートトランジスタのコレクタにおいて出力
信号を供給する。このゲートトランジスタは、入力ＶＩ
Ｎ及びｖａｎを有する入力トランジスタ及び基準トラン
ジスタか、又は入力ｖ１Ｎ及びｖｌＮを有する差動入力
トランジスタの何れかとすることが可能である。

本発明によれば、ＥＣＬゲートの抵抗、即ちコレクタ抵
抗及び電流源抵抗の各々は、直列に結合されている正温
度係数第一抵抗及び負温度係数第二抵抗から構成されて
いる。この第二抵抗は、比較的低い容量を持つように選
択されており、即ち集積回路の場合における基板容量結
合に対して比較的低い抵抗を有するように選択されてい
る。第一及び第二抵抗の抵抗値の和は、ＥＣＬゲートの
選択した回路抵抗を与えるべく選択されている。

これら抵抗値の比は、電流源電圧発生器の温度特性及び
特定した温度範囲に亘ってのゲート電流及び信号振れ電
圧の実質的な温度補償に対する二つのタイプの抵抗の温
度特性に従って選択される。

負温度係数ポリシリコン抵抗が、ＥＣＬゲート回路抵抗
の各々の一構成要素として選択されている。なぜならば
、それは低い寄生容量を有し且つ低い電力散逸条件を有
しているからである。従って、各対のポリシリコン抵抗
の負温度係数は、正温度係数ベース抵抗によって相殺さ
れる。好適実施例において、シリコン第−抵ｎびボリシ
リコン第二抵抗は、ポリシリコン第二抵抗がシリコン第
一抵抗とそれぞれの活性要素トランジスタとの間に介在
されるように配列され、その際に任意の寄生容量の影響
を減少することを可能としている。

本発明によるプログラム（書込み）温度係数対の抵抗は
、更に、ＴＴＬ及びＳＴＬ回路の活性ノードにおける抵
抗と置換させ、所望の温度範囲に亘ってフラットで均−
且つ安定な速度を提供することが可能である。

実施例 以下、添付の図面を参考に、本発明の具体的実施の態様
について詳細に説明する。

本発明に基づく温度補償型ＥＣＬゲート２０を第２図に
示しである。第１図のＥＣＬゲートにおけるものと実質
的に同一の機能を達成する構成要素は同一の参照番号で
示しである。しかしながら、第２図の温度補償型ＥＣＬ
ゲートにおいては、第１図の回路のＥ　ＣＬゲート抵抗
Ｒ１，Ｒ２，Ｒ３の各々は、例えばＰ型シリコンベース
抵抗などのシリコン抵抗とＰ型又はＮ型ポリシリコン抵
抗の何れかとすることが可能であるポリシリコン抵抗を
有する一対の抵抗によって置換されている。従って、入
力トランジスタＱ１に対するコレクタ抵抗は、直列に接
続されているベース抵抗Ｒ１１及びポリ抵抗Ｒ１２から
構成されている。基準トランジスタＱ２に対するコレク
タ抵抗は、直列に接続されているベース抵抗Ｒ２１及び
ポリ抵抗Ｒ２２から構成されており、一方電流源トラン
ジスタＱ３に対するテイル抵抗は直列に接続されている
ベース抵抗Ｒ３１及びポリ抵抗Ｒ３２から構成されてい
る。

各抵抗対において、ベース抵抗と比較してポリ抵抗は、
本明細書に説明する如く著しく低い寄生容量を有するこ
とによって特性付けられており、且つ負の温度係数を有
するという特徴を有している。ベース抵抗のみ、ポリ抵
抗のみ、及び実質的に同一の全体的抵抗を有するベース
抵抗とポリ抵抗との組合わせの比較的温度係数特性を第
３図及び第４図に例示している。この特定の例において
は、約１０℃（５０°Ｆ）において萄７４０Ω／口の抵
抗を有し且つ正の温度係数を有する従来のベース抵抗は
、温度が増加すると共に抵抗値が増加する。１０℃乃至
１８０℃の温度範囲において、抵抗値は７４０Ω／口乃
至約８８０Ω／口の範囲に亘って増加する。注意すべき
ことであるが、温度が１０℃以下に降下すると、ベース
抵抗の抵抗値が多少増加している点である。第１図のＥ
ＣＬゲート抵抗Ｒ１，Ｒ２，Ｒ３の各々に対するこの特
性パラメータを持ったベース抵抗の場合、抵抗Ｒ３を介
しての対応するゲート電流乃至はティルミ流１．１．は
、第４図に示される如く、１０’Ｃ乃至１８０℃の温度
範囲に亘って減少している。

１０℃において実質的に同一の抵抗値であるが負の温度
係数を有するポリ抵抗は、第３図に示した如（、温度が
一６０℃から１８０℃へ増加するに従い８００Ω／口か
ら６５０Ω／口の範囲に亘って抵抗値が減少するという
特性を有している。

第１図のＥＣＬゲート抵抗Ｒ１，Ｒ２，Ｒ３の各々に対
してこれらの特性パラメータを持った単一の抵抗を使用
した場合、抵抗Ｒ３を介しての対応するゲート電流乃至
はティルミ流１　＋ｍ＋１は、第４図に示した如く、特
定した温度範囲に亘って著しく増加し、「熱暴走」を発
生させる可能性がある。

Ｒ１，Ｒ２，Ｒ３と実質的に同一の全体的な抵抗を有す
る本発明に基づく直列結合したベース抵抗及びポリ抵抗
によって与えられる抵抗例の特性を第３図及び第４図に
点線で示しである。−例として、全体的な抵抗の５４％
を与えるべく選択されたベース抵抗と全体的な抵抗の４
６％を与えるべく選択されたポリ抵抗を有する場合、全
抵抗は、少なくとも１０℃乃至１８０℃の特定した温度
範囲に亘って約７５０Ω／口において実質的に温度補償
されている。第２図のＥＣＬゲートにおけるレジスタ対
Ｒ１１，Ｒ１２及びＲ２１，Ｒ２２及びＲ３１，Ｒ３２
の各々に対して使用される第３図の点線によって特性付
けられる如き対の抵抗の場合、電流源抵抗Ｒ３１，Ｒ３
２を介してのゲート電流即ちティルミ流１　＋＊ｌｊは
第４図に示した如きものである。反対極性の温度係数を
持った抵抗対によって実質的な温度補償が与えられてお
り、且つゲート電流は１０℃乃至１８０℃の温度範囲に
亘って実質的に安定している。所望の任意の温度補償特
性を与えるための抵抗の組合わせは本発明に従って設定
することが可能であり、前述した実施例は単に例示的な
ものに過ぎないことに注意すべきである。

本発明に基づいて構成された温度補償型ＥＣＬゲートに
使用するのに好適な集積回路ポリシリコン抵抗を第５図
に示しである。ポリシリコン集積回路構成体３０は、例
えば、１９８６年１２月１１日付で出願された「向上密
度修正型アイソブレーナプロセス（ＥＮＨＡＮＣＥＤ　
　ＤＥＮＳＩＴＹ　　ＭＯＤＩＦＩＥＤ　　ｌ５ＯＰＬ
ＡＮＡＲＰＲＯＣＥＳＳ）Ｊという名称の米国特許出願
節９４０．５７３号に記載される如きバイポーラ修正型
アイソプレーナプロセスに従って製造することが可能で
ある。このポリシリコン抵抗構成体は、Ｐ型シリコン基
板４０上に製造され、その上にはＮ型エピタキシャルシ
リコン層が成長形成されている。このエピタキシャルシ
リコン層を分離酸化領域４２によってエピタキシャル島
状部に分割させ、且つポリシリコン抵抗構成体をスペー
サ乃至は分離酸化物４２の上に形成する。ポリシリコン
層４５の一部５０をＮ−又はＰ−濃度の不純物でドープ
する。高抵抗Ｎ−又はＰ−濃度のポリシリコン領域５０
は、電気的リードを提供するための一層高い導電度のＮ
十又はＰ十濃度のポリシリコンを両側に有する抵抗を形
成する。酸化物キャップ即ち嵌着体５２が、ポリシリコ
ン抵抗を形成する高抵抗ポリシリコン領域５０を保護す
る。−層高い導電度のＮ十又はＰ＋ポリシリコン領域は
、表面コンタクト位置に対しシリサイド５４が被着され
ている。誘電体マスキング６０を使用してメタルコンタ
クトを形成している。ポリシリコン層の電気的相互接続
領域５５は、例えば、本発明に従ってエピタキシャル層
のレベルにおいて直列結合したＰ型シリコンベース抵抗
への電気的リード相互接続を提供することが可能である
。゛このポリシリコン抵抗の特徴及び利点は、基板への
直接的な容量結合が酸化物スペーサ層によって除去され
ており、シリコンベースイオン注入抵抗と比較して寄生
容量が著しく減少されているという点である。ベースエ
ピタキシャルシリコン抵抗は、抵抗と埋め込みコレクタ
層との間及び埋め込みコレクタ層と基板との間の直接的
なコンデンサ結合ＰＮ接合によって特性付けられる。

以上、ベース入力ＶＩＮ及びＶＢｌｌを有する入力及び
基準ゲートトランジスタを具備したＥＣＬゲートを使用
する特定の実施例に関して説明したが、本発明は、更に
、ベース入力ＶＩＮ及びＶＩＮを有する差動入力ゲート
トランジスタを具備するＥＣＬゲートへも適用すること
が可能である。

更に一般的に説明すれば、本発明は、例えばＴＴＬ及び
ＳＴＬ回路及びゲートなどの任意のバイポーラ技術回路
適用例へ適用することが可能である。活性ノードにおけ
る１構成要素の抵抗値は、本発明により、例えばシリコ
ンベース抵抗及びポリシリコン抵抗などのような反対極
性の温度係数を持った２個の抵抗で置換されている。そ
の組合わせは、活性ノードと関連するベースエミッタ接
合における変数ＶＢＩＩを考慮に入れて活性ノードにお
ける均一でフラットで安定したスイッチング速度を維持
するために所望の複合温度係数を発生すべく設定される
。例えば、ＴＴＬ回路においては、プルアップ及び位相
分割器トランジスタコレクタにおけるプルアップ抵抗及
び位相分割器抵抗は、本発明に従って抵抗対へ置換され
、且つＳＴＬ回路においては、全てのバイアス抵抗が、
反対極性の温度係数の一対の抵抗の所望の組合わせで置
換されている。上述した実施例において説明した如く、
ＥＣＬ回路においては、全てのスイング（振れ）抵抗は
、ベース抵抗及びポリシリコン抵抗の所望のプログラム
した温度係数の組合わせで置換されている。

各場合において、本発明は、所望の速度特性を発生ずる
プログラムした温度係数の主要な利点及び全体的な容量
を減少させた二次的な利点を提供している。

以上、本発明の具体的実施の態様について詳細に説明し
たが、本発明はこれら具体例にのみ限定されるべきもの
ではなく、本発明の技術的範囲を逸脱することなしに種
々の変形が可能なことは勿論である。

【図面の簡単な説明】

第１図は典型的な従来のＥＣＬゲートを示した概略図、
第２図は本発明に基づいて構成された温度補償型ＥＣＬ
ゲートの概略図、第３図は単一のポリシリコン抵抗と単
一のシリコンベース抵抗と実質的に同一の全体的抵抗値
を持った結合型ポリシリコン及びベース抵抗に対しての
温度の関数としての抵抗値の変化を比較して示したグラ
フ図、第４図は第３図のグラフに対応する回路抵抗の３
つのタイプに対応する回路抵抗値を持ったＥＣＬゲート
に対する温度における変化に関してのゲート電流におけ
る変化を示したグラフ図、第５図は温度補償型ＥＣＬゲ
ートにおいて使用するのに適した集積回路ポリシリコン
抵抗の概略図、である。 （符号の説明） ２０：温度補償型ＥＣＬゲート ３０：ポリシリコン集積回路構成体 ４０　： ４２　： ４５： ５０： ５２： ５４　： ５５　： ６０　： Ｐ型シリコン基板 分離酸化物領域 ポリシリコン層 高抵抗ポリシリコン領域 酸化物キャップ シリサイド 電気的相互接続領域 マスキング層

Claims (1)

1. 【特許請求の範囲】 １、高電位と低電位との間をスイッチングする活性ノー
   ド及び活性ノード回路トランジスタ要素及び回路抵抗を
   有する温度補償型バイポーラ技術回路において、各活性
   ノード回路抵抗が単一の機能的活性ノード回路抵抗を実
   効的に形成する一対の反対極性の温度係数抵抗を有して
   おり、前記一対の反対の温度係数抵抗が、特定の温度範
   囲に亘ってのスイッチング期間中前記活性ノードを実質
   的に温度補償すると共に安定化させる一方それぞれの活
   性ノード回路抵抗の特定した全抵抗を与えるべく選択さ
   れていることを特徴とする温度補償型バイポーラ技術回
   路。 ２、特許請求の範囲第１項において、活性ノード回路抵
   抗を形成する一対の反対極性の温度係数抵抗の前記抵抗
   が、シリコンの第一抵抗及びポリシリコンの第二抵抗で
   あり、前記第二抵抗は実質的に電力散逸を増加させるこ
   となしに温度補償用の比較的低い容量を有していること
   を特徴とする温度補償型バイポーラ技術回路。 ３、ＥＣＬゲート入力信号に従って交互の回路トランジ
   スタ要素コレクタ電流経路を介してゲート電流を発生し
   且つ高論理レベルと低論理レベルとの間の出力信号振れ
   電圧を有するＥＣＬゲート出力信号を供給するための集
   積回路活性ノードトランジスタ要素及び抵抗を具備する
   温度補償型ＥＣＬゲートにおいて、前記ＥＣＬゲートの
   集積回路活性ノード抵抗の各々が、直列結合した正温度
   係数第一抵抗及び負温度係数第二抵抗を具備する少なく
   とも一対の抵抗を有しており、前記第二抵抗は、電力散
   逸を実質的に増加させることなしに特定した温度範囲に
   亘っての信号振れ電圧及び前記ゲート電流の温度補償の
   ために比較的低い容量を有していることを特徴とする温
   度補償型ＥＣＬゲート。 ４、特許請求の範囲第３項において、各対の前記第一及
   び第二抵抗がそれぞれシリコン抵抗とポリシリコン抵抗
   とを有しており、一対の前記シリコン抵抗及びポリシリ
   コン抵抗の抵抗値は特定した温度範囲に亘っての信号振
   れ電圧及び前記ゲート電流に対する実質的な温度補償を
   与えると共に前記それぞれの活性ノード抵抗に対する全
   抵抗を実質的に与えるべく選択されていることを特徴と
   する温度補償型ＥＣＬゲート。 ５、特許請求の範囲第４項において、一対の前記第一抵
   抗及び第二抵抗は、前記第二抵抗が前記第一抵抗とそれ
   ぞれの活性ノードトランジスタ要素との間に介在されそ
   の際に更に寄生容量の影響を減少させるように配列され
   ていることを特徴とする温度補償型ＥＣＬゲート。 ６、各コレクタ経路におけるコレクタ経路抵抗を有する
   高電位から交互のコレクタ経路を与える共通エミッタ結
   合を有する一対のゲートトランジスタ要素を具備する温
   度補償型ＥＣＬゲートにおいて、前記トランジスタ要素
   の一方がＥＣＬゲート入力トランジスタ要素と、電流源
   抵抗を有するゲートトランジスタ要素の共通エミッタ結
   合において結合された電流源とを有しており、前記電流
   源が前記ＥＣＬゲート入力トランジスタ要素における入
   力信号に従って交互のコレクタ電流経路を介してゲート
   電流を発生させ且つ高論理レベルと低論理レベルとの間
   の出力信号振れ電圧を有するＥＣＬゲート出力信号を供
   給するための電流源電圧発生器と共に動作し、前記電流
   源抵抗とコレクタ経路抵抗の少なくとも一方が、直列結
   合された正温度係数シリコン第一抵抗と負温度係数ポリ
   シリコン第二抵抗とを有しており、前記第一及び第二抵
   抗が、特定した全抵抗を与え且つ前記ＥＣＬゲートによ
   る電力散逸を実質的に増加させることなしに特定した温
   度範囲に亘ってゲート電流及び信号振れ電圧に対する実
   質的な温度補償を与えるべく選択されていることを特徴
   とする温度補償型ＥＣＬゲート。 ７、特許請求の範囲第６項において、コレクタ経路抵抗
   を形成する前記第一及び第二抵抗は、前記ポリシリコン
   第二抵抗が前記シリコン第一抵抗と前記それぞれのゲー
   トトランジスタとの間に介在されるように配設されてお
   り、且つ電流源抵抗を形成する前記第一及び第二抵抗は
   、前記ポリシリコン第二抵抗が前記シリコン第一抵抗と
   前記電流源との間に介在されるように配列されているこ
   とを特徴とする温度補償型ＥＣＬゲート。 ８、特許請求の範囲第７項において、前記ポリシリコン
   第二抵抗は、前記集積回路の基板上に存在する酸化物ス
   ペーサ層の上に存在する集積回路ポリシリコン層の一部
   を有しており、その際に基板に対するポリシリコン層抵
   抗の容量を減少させていることを特徴とする温度補償型
   ＥＣＬゲート。 ９、共通エミッタ結合において結合されておりコレクタ
   経路抵抗を有する第一ゲートトランジスタコレクタ経路
   及びコレクタ経路抵抗を有する第二ゲートトランジスタ
   コレクタ経路を介して高電位からの交互のコレクタ電流
   経路を与える第一ゲートトランジスタ要素及び第二ゲー
   トトランジスタ要素を有する温度補償型ＥＣＬゲートに
   おいて、電流源抵抗を介して前記ゲートトランジスタ要
   素の前記共通エミッタ結合と低電位との間に結合された
   電流源トランジスタ要素を有しており、前記電流源はゲ
   ートトランジスタ要素のベースへ印加される入力信号に
   従って前記交互のゲートトランジスタコレクタ電流経路
   を介してゲート電流を発生するために電流源電圧発生器
   と共に動作し、前記ＥＣＬゲートは高論理レベルと低論
   理レベルとの間の信号振れ電圧を有する出力信号を供給
   し、前記ＥＣＬゲートの前記コレクタ経路及び電流源抵
   抗の各々は、直列結合された正温度係数第一抵抗及び負
   温度係数第二抵抗を有しており、前記第二抵抗は比較的
   低い容量を有しており、前記第一及び第二抵抗は前記Ｅ
   ＣＬゲートのそれぞれの抵抗を与えるために選択されて
   おり且つ前記第一及び第二抵抗は特定した温度範囲に亘
   ってのゲート電流及び信号振れ電圧の実質的な温度補償
   を与えるために前記第一及び第二抵抗の温度特性及び前
   記ＥＣＬゲートが使用される電流源電圧発生器の温度特
   性に従って選択され、前記ＥＣＬゲートの前記抵抗の各
   々が集積回路シリコン第一抵抗及び比較的低い容量を有
   する集積回路ポリシリコン第二抵抗を有することを特徴
   とする温度補償型ＥＣＬゲート。 １０、特許請求の範囲第９項において、各コレクタ経路
   抵抗を形成する前記第一及び第二抵抗は、前記ポリシリ
   コン第二抵抗が前記シリコン第一抵抗と前記それぞれの
   ゲートトランジスタ要素との間に介在されるように配列
   されており、且つ前記電流源抵抗を形成する前記第一及
   び第二抵抗は、前記ポリシリコン第二抵抗が前記シリコ
   ン第一抵抗と前記電流源トランジスタ要素との間に介在
   されるように配列されていることを特徴とする温度補償
   型ＥＣＬゲート。