JP4791700B2 - 半導体装置、半導体装置の調整方法および電子装置 - Google Patents

Description

本発明は抵抗素子を有する半導体装置、半導体装置の調整方法および電子装置に関する。

従来、半導体装置や電子装置に組み込まれる抵抗素子を構成する抵抗体の材料としては、例えば、Ｓｉの不純物拡散層を用いた抵抗体や、ポリシリコンからなる抵抗体が広く用いられてきた。このような抵抗素子の抵抗値の調整方法としては、例えば、抵抗素子を構成する複数の抵抗体をそれぞれ短絡する複数の配線を予め設けておき、当該配線を、回路の測定結果に応じて切断する方法がとられていた。この場合、短絡する配線が切断された部分では抵抗素子において抵抗体が機能し、抵抗素子の抵抗値が増大することになる。

このような方法で抵抗素子の抵抗値を調整する場合、以下の問題が生じていた。まず、第１には、抵抗値の調整の精度が悪く、得られる抵抗値のばらつきが大きい問題があった。第２に抵抗素子の温度変化に対する抵抗値の変化率、すなわち温度係数の正確な調整が困難である問題があった。第３に、配線を切断して抵抗値を調整するため、抵抗値を増大させる一方向の調整しか行う事ができず、また一度行った調整に関しては修正が困難であるという問題を有していた。

これらの問題を解決するため、以下に示す方法が提案されていた。

例えば、抵抗素子の温度係数の調整が困難である問題を解決するため、温度などの条件が変化した場合の、ＣＰＵの発振周波数変動の補正装置および補正方法が提案されている。（例えば特許文献１参照）。図１は、当該補正装置の全体構成を示すブロック図である。

図１を参照するに、本図における補正装置では、ＣＰＵ１の端子Ｖｃｃには電源２の正極が接続され、当該電源２の負極はＣＰＵ１のＧＮＤ端子に接続されている。さらに前記電源２の正極はスイッチ３を介してライン１１に接続されており、当該ライン１１には電圧検出器４、温度検出器５、およびＥ²ＰＲＯＭ６が接続されている。

さらに、前記電源２の負極は、ライン１２に接続され、当該ライン１２には、前記電圧検出器４、温度検出器５、およびＥ²ＰＲＯＭ６の負極側がそれぞれ接続されている。

また、前記ライン１１、１２には、抵抗７とコンデンサ９の直列回路と、抵抗８とコンデンサ１０の直列回路がそれぞれ接続されており、ＣＲ発信器の発振素子を構成している。

本図に示す補正装置では、電源電圧および周囲温度が基準測定条件にあるときのＣＲ発振素子の発振周波数を、基準の発振周波数として前記Ｅ²ＰＲＯＭ６に記憶しておき、前記温度検出器５と電圧検出器４によって測定される、当該基準測定条件からの温度、電圧の変動に対応して、ＣＰＵが発振周波数を基準の値より補正するものである。

この場合、例えばＣＰＵが、温度、電圧の変動に対応して、システムクロックをカウントすることで実現している時間的な制御手段に対して、カウント数を補正する。

また、上記の装置の他に、温度変化による周波数の変動が抑制された、ＣＲ発振回路が提案されている。（例えば特許文献２参照）。図２には当該ＣＲ発振回路の概要を示す。

図２を参照するに、本図に示す発振回路では、コンパレータ２１、基準信号発生回路２２、コンデンサ２３、抵抗２４、インバータ２５、２６から構成されており、当該コンデンサ２３と抵抗２４は、当該インバータ２６の出力とグランド間に直列に接続されて、充放電回路を形成している。

前記コンパレータ２１の反転入力端子は前記コンデンサ２３と前記抵抗２４の接続ノードＮ１へ接続され、非反転入力端子は前記基準信号発生回路２２の出力である基準信号が入力される。

前記基準電圧発生回路２２では、電源とグランド間に直列に接続された、抵抗２７、２８および２９により、分圧されて生成された基準電圧が、ＦＥＴ３０または３１を介して、前記コンパレータ２１に印加される。

一般的には、前記抵抗２４の抵抗値が温度により変化した場合には、発振される周波数が変動することが懸念されるが、本図に示す発振回路の場合、前記抵抗２８の温度係数を、抵抗２７または２９に対して異なる値のものを用いているため、このような周波数の変動が抑制される。

すなわち、ＣＲ回路が充放電を行う場合の上限電圧ＶＨと下限電圧ＶＬが、温度によって変動するように、基準電圧発生回路を構成したことにより、前記抵抗２４の温度による抵抗値の変動が周波数に与える影響を緩和して、温度変化による発振周波数の変動が抑制される。

また、上記の発振回路の他に、温度変化に応じて増幅度を変更することを可能とした増幅回路が提案されている。（例えば特許文献３参照。）図３には、当該増幅回路の概要を示す。

図３を参照するに、本図に示す増幅回路では、入力端子３８，３９間に入力信号Ｖｉｎを供給して用いる構造となっている。前記入力端子３８は、直列接続された抵抗４２ａ、４２ｂを介して増幅器３５の反転入力端子に接続されており、入力端子３９は抵抗４３ａ、４３ｂを介して増幅器３５の非反転入力端子に接続され、演算増幅器３５の出力端子は、出力端子３７に接続されている。

また、増幅器３５の反転入力端子は抵抗４０を介して出力端子３７に接続され、増幅器３５の非反転入力端子は抵抗４１を介して基準電圧Ｖｒｅｆが印加される端子３６に接続されている。

当該増幅回路では、前記抵抗４２ａと４２ｂの温度係数が異なるように形成しているため、当該抵抗４２ａと４２ｂの抵抗値の比を変更することで増幅度の温度係数を可変設定することが可能となるようにしている。
特開平５−７５４４５号公報 特開２０００−９１８９０号公報 特開２００２−２４６８４９号公報

しかし、図１に示した補正装置を用いた場合には、当該補正装置の構成が複雑となり、回路規模が大きくなってしまうという問題が生じていた。

また、図２に示した発振回路と、図３に示した増幅回路では、温度係数の異なる複数の抵抗を組み合わせて用いる方法が提案されているが、この場合、特に温度係数が正の抵抗体を用いることが以下の理由により困難であり、所望の温度係数を得ることが困難であるという問題が生じていた。

例えば、従来抵抗体として用いられてきたＳｉの不純物拡散層を用いた抵抗体や、ポリシリコンからなる抵抗体を用いた場合、シート抵抗を高くすることが困難であった。そのため、形成しようとする回路において所望の抵抗値を得ようとする場合に抵抗体が大きくなり、当該抵抗体を通常の大きさの回路に用いることは困難であり、さらに当該回路の微細化が困難となる問題があった。

さらに、上記の温度係数が正の抵抗体と、従来用いられてきた温度係数が負の抵抗体を組み合わせた抵抗素子を用いる場合、シート抵抗が大きく異なるために、それぞれの抵抗体を組み合わせて当該抵抗素子の温度係数を調整しようとした場合、問題となる場合があった。

例えば、回路の中で、正の温度係数を有する抵抗体と負の温度係数を有する抵抗体の大きさが大きく異なるため、抵抗体を形成する工程、例えばエッチング工程などにおいて、加工精度が異なり、また加工工程が複雑化してしまう。また、所望の抵抗値が得られる最小単位の抵抗体の大きさ、すなわち抵抗値や抵抗の温度係数を調整する場合の抵抗体の分解能が、正の温度係数を有する抵抗体と負の温度係数を有する抵抗体で大きく異なり、抵抗体の温度係数や抵抗値を正確に調整することが困難となる場合があった。

また、例えばＮ型ウェル層を用いた抵抗体では、正の温度係数を有して、シート抵抗値が高い抵抗体を構成することが可能であるが、当該抵抗体では線幅の細い抵抗体を形成することが困難であり、抵抗体が占める面積が大きくなり、当該抵抗体を用いた回路の微細化が困難となる場合があった。

また、上記の問題に加えて、以下に示す問題が懸念されていた。

図２に示した発振回路と、図３に示した増幅回路で、温度係数の異なる複数の抵抗体を組み合わせた抵抗素子を用いる場合には、２種類の抵抗体の温度係数に関する特性や抵抗値を、正確に測定する必要があるが、このような正確な測定を行う方法、技術が完全には確立されていない問題があった。

例えば、抵抗体の温度特性を測定するために発振回路内の抵抗体に直接テスト端子などを設けると、端子の寄生容量やノイズにより正確な回路動作を期待することができない。そのため、抵抗体の温度特性を測定するモニター手段が別に必要となるが、モニター手段のシート数やバイアス電圧などの測定条件を、実際の回路に組み込まれた動作状態と同一にすることは困難であり、抵抗体の抵抗値や温度係数の調整結果にずれを生じやすい。例えば、図２に示した発振回路では、抵抗体の調整前後で容量、抵抗に加わるバイアスが変化するため、これらの影響も懸念される。

また、従来の抵抗体の調整方法で、問題になる場合がさらに考えられる。例えば、抵抗素子を構成する複数の抵抗体をそれぞれ短絡する複数の配線を予め設けておき、当該配線を、回路の測定結果に応じて切断するのみの方法では、図２に示した発振回路や、図３に示した増幅回路の抵抗体の調整を困難としてしまう場合が考えられる。

この場合、最初に抵抗素子の抵抗値や温度係数を測定した測定値に応じて、複数の抵抗体をそれぞれ短絡する複数の配線を切断する、すなわち測定値に応じて抵抗値を増やすという一方向の調整となるため、抵抗素子の調整段階で抵抗値を増減の両方向に変動させて変化の程度を確認することが困難であった。

そのため、初期状態では予め抵抗素子の抵抗値を小さく設定しておき、抵抗値を増やす方向で調整をすることになる。そうすると、例えば図２に示した発振回路の場合には、調整前の周波数が目的とする周波数とずれている場合、コンパレータ、インバータなどの動作遅延が与える影響が調整後の周波数と異なり、正確な周波数の補正値が得られないという問題が生じる。

また、図３に示した増幅回路においても、調整の前後において抵抗値が大きく異なる場合に、ノイズなどの影響で特性変動を招き、所望の特性が得られない可能性が生じていた。

すなわち、これらの回路において、実際に使用される形態に近い状態で、抵抗体の抵抗値と、抵抗体の温度係数を正確に測定することが困難であり、そのために、抵抗体の抵抗値と温度係数の調整を正確に行って所望の特性を得ることが困難である問題が生じていた。

そこで、本発明では上記の問題を解決した、新規で有用な半導体装置、半導体装置の調整方法、および電子装置を提供することを統括的課題としている。

本発明の具体的な第１の課題は、半導体装置の抵抗素子に、温度係数が正であってシート抵抗値が高い抵抗体を用いることで、当該抵抗素子の抵抗値や温度係数のばらつきを抑制し、動作特性に優れた半導体装置および当該半導体装置を用いた電子装置を提供することである。

本発明の第２の課題は、単純な構造で構成された上記半導体装置および電子装置を提供することである。

本発明の第３の課題は、抵抗素子を有する半導体装置の調整方法において、当該抵抗素子の抵抗値と温度係数を高精度に調整することを可能とすることである。

本発明では、上記の課題を、正の温度係数を有し、金属膜からなる第１の抵抗体と、負の温度係数を有する第２の抵抗体とがそれぞれ複数接続されている抵抗素子を有する半導体装置であって、前記抵抗素子で機能する、前記第１の抵抗体の個数または前記第２の抵抗体の個数を変更するスイッチング回路と、複数の前記第１の抵抗体または複数の前記第２の抵抗体それぞれごとに設けられた、当該第１の抵抗体または第２の抵抗体を短絡する、切断可能に形成された配線とを含む、接続変更手段と、前記抵抗素子の周囲環境の温度変化を検出する、検出手段とを有し、前記検出手段によって検出される温度変化に対応した信号によって、前記接続変更手段に含まれる前記スイッチング回路を制御し、前記抵抗素子で機能する、前記第１の抵抗体の個数または前記第２の抵抗体の個数を変更することを特徴とする半導体装置により、解決する。

本発明によれば、金属膜からなる第１の抵抗体を用いたことで、正の温度係数を有する当該第１の抵抗体のシート抵抗値を高くすることが可能となり、当該抵抗素子の抵抗値や温度係数のばらつきを抑制し、当該抵抗素子を用いた半導体装置の動作特性を良好とすることが可能となる。また、当該抵抗素子で機能する前記第１の抵抗体および第２の抵抗体の個数を変更することが容易となる。また、当該抵抗素子の抵抗値または温度係数を変更することが容易となる。また、当該抵抗素子の抵抗値と温度係数の調整を高精度に行うことが可能となる効果を奏する。また、前記半導体装置が、周囲環境の変動に関わらず、良好な特性を有するようになり、好適である。

また、前記金属膜はＣｒＳｉを含む膜からなると、正の温度係数を有する当該第１の抵抗体のシート抵抗値を高くすることが可能となる。

また、前記第２の抵抗体は、ポリシリコンからなると、負の温度係数を有する当該第１の抵抗体のシート抵抗値を高くすることが可能となる。

また、前記接続変更手段は、複数の前記第１の抵抗体または複数の前記第２の抵抗体それぞれに設けられた、当該第１の抵抗体または第２の抵抗体を短絡する、切断可能に形成された配線を含むと、当該抵抗素子の抵抗値または温度係数を変更することが容易となる。

また、当該半導体装置に、前記検出手段によって検出される温度変化に対応した信号を記憶する、記憶手段をさらに設けると、周囲環境の変動に対して速やかに前記抵抗素子の抵抗値や温度係数の調整を行う事が可能となる。

また、上記半導体装置を、ＣＲ発信回路の抵抗の一部に用いた電子装置を形成することができる。

また、上記半導体装置を、定電流回路の電流制御抵抗に用いたことを特徴とする電子装置を形成することができる。

また、上記半導体装置を、定電圧回路の出力電圧検出用抵抗に用いたことを特徴とする電子装置を形成することができる。

また、上記半導体装置を、電圧検出回路の検出用抵抗に用いたことを特徴とする電子装置を形成することができる。

また、上記半導体装置を用いた演算増幅回路を有することを特徴とする電子装置を形成することができる。

また、上記半導体装置と、コンデンサを用いたフィルタ回路を有することを特徴とする電子装置を形成することができる。

また、上記課題は、正の温度係数を有し、金属膜からなる第１の抵抗体と、負の温度係数を有する第２の抵抗体とがそれぞれ複数接続されている抵抗素子と、前記抵抗素子で機能する、前記第１の抵抗体の個数または前記第２の抵抗体の個数を変更するスイッチング回路と、複数の前記第１の抵抗体または複数の前記第２の抵抗体それぞれごとに設けられた、当該第１の抵抗体または第２の抵抗体を短絡する、切断可能に形成された配線とを含む、接続変更手段と、前記抵抗素子の周囲環境の温度変化を検出する、検出手段とを有する半導体装置の調整方法であって、前記抵抗素子の抵抗値を測定する第１の工程と、前記抵抗値に対応して、前記抵抗素子で機能する、前記第１の抵抗体または前記第２の抵抗体の個数を変更する、第２の工程を含み、前記検出手段によって検出される温度変化に対応した信号によって、前記接続変更手段に含まれる前記スイッチング回路を制御し、前記抵抗素子で機能する、前記第１の抵抗体の個数または前記第２の抵抗体の個数を変更することを特徴とする半導体装置の調整方法により、解決する。

当該半導体装置の調整方法によれば、当該抵抗素子の抵抗値と温度係数を高精度に調整することが可能となる。また、前記抵抗素子の温度係数の調整が容易となり、好適である。

また、前記金属膜はＣｒＳｉを含む膜からなると、前記第１の抵抗体の温度係数を正としながら、シート抵抗値を高くすることが可能となり、好適である。

また、前記第２の工程は、複数の前記第１の抵抗体または複数の前記第２の抵抗体それぞれに設けられた、当該第１の抵抗体または第２の抵抗体を短絡する配線を切断する工程を含むと、半導体装置の構造を単純にすることが可能となる。

また、前記第１の工程では、前記抵抗素子の温度を変更して、当該抵抗素子の抵抗値の測定を繰り返すと、当該抵抗素子の抵抗値と温度係数の調整を高精度に行うことが可能となる効果を奏する。

本発明によれば、半導体装置の抵抗素子に、温度係数が正であってシート抵抗値が高い抵抗体を用いたことで、当該抵抗素子の抵抗値や温度係数のばらつきを抑制し、動作特性に優れた半導体装置を提供することが可能となる。

次に、本発明の実施の形態に関して図面に基づき、以下に説明する。

図４は、本発明の実施例１による、抵抗素子を有する半導体装置１００の構成を模式的に示した図面である。

図４を参照するに、本実施例による半導体装置１００は、端子Ａと端子Ｂの間に形成された抵抗素子Ｒｆを有しており、当該抵抗素子Ｒｆには、温度係数が異なる抵抗素子、例えば、正の温度係数を有する抵抗素子Ｐａｂと、負の温度係数を有する抵抗素子Ｎａｂが、例えば直列に接続された構造となっている。

前記抵抗素子Ｐａｂと、前記抵抗素子Ｎａｂは、それぞれ正の温度係数を有する抵抗体と、負の温度係数を有する抵抗体が、複数接続されて構成されている。当該半導体装置１００は、これら複数の抵抗体の接続の状態を変更する接続変更手段を有しており、当該接続変更手段によって、前記抵抗素子Ｒｆに接続される温度係数の異なる抵抗体、例えば、正の温度係数を有する抵抗体と負の温度係数を有する抵抗体が、抵抗素子で機能する個数を変更して、当該抵抗素子Ｒｆの抵抗値と、抵抗値の温度変化に対する変化率、すなわち温度係数を調整することが可能となっている。

前記抵抗素子Ｐａｂは、抵抗素子Ｐａと抵抗素子Ｐｂが例えば直列に接続されてなる構造を有しており、当該抵抗素子Ｐａは正の温度係数を有する抵抗体Ｒｐ１〜Ｒｐ１４が、当該抵抗素子Ｐｂは、正の温度係数を有する抵抗体Ｒｐ１５〜Ｒｐ１７が、例えば直列に接続されて構成される。

同様に、前記抵抗素子Ｎａｂは、抵抗素子Ｎａと抵抗素子Ｎｂが例えば直列に接続されてなる構造を有しており、当該抵抗素子Ｎａは負の温度係数を有する抵抗体Ｒｎ１〜Ｒｎ１４が、当該抵抗素子Ｎｂは、負の温度係数を有する抵抗体Ｒｎ１５〜Ｒｎ１７が、例えば直列に接続されて構成される。

前記抵抗素子Ｐａおよび抵抗素子Ｎａには、接続調整手段１０２が設けられている。当該接続調整手段１０２は、当該抵抗素子Ｐａおよび抵抗素子Ｎａに接続された複数の抵抗体を、それぞれに短絡する配線１０５からなり、初期状態では当該抵抗素子Ｐａと抵抗素子Ｎａの抵抗体は全て短絡された状態であり、当該抵抗素子Ｐａと抵抗素子Ｎａは、抵抗素子Ｒｆの抵抗値と温度係数に実質的に寄与しない状態、すなわち抵抗体として機能しない状態となっている。

前記接続調整手段１０２は、必要に応じて前記配線１０５が切断され、抵抗体が前記抵抗素子Ｒｆにおいて機能する、すなわち実質的に当該抵抗素子Ｒｆに接続されるようにすることが可能であり、必要な個数の正の温度係数を有する抵抗体または負の温度係数を有する抵抗体を、前記抵抗素子Ｒｆにおいて機能させて、当該抵抗素子Ｒｆの抵抗値と温度係数を調整することが可能となっている。

さらに、前記抵抗素子Ｐｂおよび抵抗素子Ｎｂには、接続変更手段１０１が設けられている。当該接続変更手段１０１は、例えば複数のインバータ１０３とＦＥＴ（電界効果型トランジスタ）１０４を有するスイッチング回路１０６からなる。当該スイッチング回路１０６では、当該スイッチング回路１０６に接続された信号線ＦＰ１およびＦＰ０に入力されるコードに応じて前記抵抗体Ｒｐ１５〜Ｒｐ１７のうち、前記抵抗素子Ｒｆで機能する、すなわち実質的に抵抗素子に接続される抵抗体の個数が選択される。同様に、当該スイッチング回路１０６に接続された信号線ＦＮ１およびＦＮ０に入力されるコードに応じて前記抵抗体Ｒｎ１５〜Ｒｎ１７のうち、前記抵抗素子Ｒｆで機能する抵抗体の個数が選択される。このようにして、前記接続変更手段１０１によって、前記抵抗素子Ｒｆの抵抗値と温度係数を調整することが可能となっている。

例えば、前記信号線ＦＰ１およびＦＰ０には、後述する制御手段または記憶手段などの外部機器より信号が入力されることで、前記抵抗素子Ｐｂで機能する抵抗体の個数を任意に変更することが可能な構造になっている。そのため、当該抵抗素子Ｐｂの抵抗値や温度係数を変更することが可能になっている。

例えば、当該信号線にコード１１が入力されることで、前記抵抗素子Ｐｂには抵抗体Ｒｐ１５〜Ｒｐ１７は接続されない状態、すなわち前記抵抗素子Ｐｂでは抵抗体が機能しない状態となり、コード１０が入力されることで、抵抗体Ｒｐ１５が、コード０１が入力されることで抵抗体Ｒｐ１５およびＲｐ１６が、コード００が入力されることで抵抗体Ｒｐ１５〜Ｒｐ１７が実質的に前記抵抗素子Ｐｂに接続され、抵抗体として機能するようになる。

同様に、前記信号線ＦＮ１およびＦＮ０には、後述する制御手段または記憶手段などの外部機器より信号が入力されることで、前記抵抗素子Ｎｂで機能する抵抗体の個数を任意に変更することが可能な構造になっている。そのため、当該抵抗素子Ｎｂの抵抗値や温度係数を変更することが可能になっている。

例えば、当該信号線にコード１１が入力されることで、前記抵抗素子Ｎｂには抵抗体Ｒｎ１５〜Ｒｎ１７は接続されない状態、すなわち前記抵抗素子Ｎｂでは抵抗体が機能しない状態となり、コード１０が入力されることで、抵抗体Ｒｎ１５が、コード０１が入力されることで抵抗体Ｒｎ１５およびＲｎ１６が、コード００が入力されることで抵抗体Ｒｎ１５〜Ｒｎ１７が実質的に前記抵抗素子Ｎｂに接続され、抵抗体として機能するようになる。

このように、前記接続変更手段１０１と、接続変更手段１０２によって正の温度係数を有する抵抗体と、負の温度係数を有する抵抗体が、前記抵抗素子Ｒｆで機能する個数が変更される。そのため、前記抵抗素子Ｒｆの抵抗値と温度係数、すなわち前記半導体装置１００の抵抗値と温度係数が調整される。

前記半導体装置１００の前記抵抗素子Ｒｆの抵抗値と温度係数を調整する場合、前記接続変更手段１０１と、前記接続変更手段１０２のいずれかを用いて調整を行う事が可能である。このため、前記抵抗素子Ｒｆの抵抗値と温度係数を調整する接続変更手段としては、前記接続変更手段１０１のみ、または前記接続変更手段１０２のみからなるようにすることも可能である。

しかし、接続変更手段を、接続変更手段１０１のみからなるようにした場合、半導体装置１００の構成が複雑となり、回路規模が大きくなってしまうことが懸念され、また、接続変更手段を、接続変更手段１０２のみからなるようにした場合には、温度係数に関する特性や抵抗値を、正確に測定し、調整することが困難となる可能性がある。そのため、本実施例では、前記抵抗素子Ｒｆの抵抗値と温度係数を調整する接続変更手段として、前記接続変更手段１０１と接続変更手段１０２の双方を設けている。

このため、前記半導体装置１００の構成が単純となり、回路規模を小さくすることが可能となると共に、当該抵抗素子Ｒｆの、すなわち当該半導体素子１００の温度係数に関する特性や抵抗値を、正確に調整することを可能としている。

また、例えば温度測定手段や電圧測定手段と、これらに対応した補正手段を付加して、温度変化に対する回路の特性を補正する方法に比べて、回路の構成が単純であり、回路規模が小さくできる。

例えば、前記半導体素子１００の、前記抵抗素子Ｒｆの抵抗値と温度係数を調整するには、以下のようにして行う事ができる。

まず、前記半導体装置１００の、テスト工程では、抵抗素子Ｒｆで機能する抵抗体の個数を変更して抵抗値の測定を行い、この測定を、温度条件を変更して繰り返すことを行う。

はじめに、第１の温度条件で、前記抵抗素子Ｒｆの抵抗値の測定を行い、さらに前記信号線ＦＰ０，ＦＰ１およびＦＮ０，ＦＮ１に与えるコードを変更して、正の温度係数を有する抵抗体である前記抵抗体Ｒｐ１５〜Ｒｐ１７と、負の温度係数を有する抵抗体である前記抵抗体Ｒｎ１５〜Ｒｎ１７が前記抵抗体Ｒｆで機能する個数を変更して、前記抵抗素子Ｒｆの抵抗値の測定を行う。

次に、第２の温度条件で第１の温度条件の場合と同様の測定を行う。すなわち、温度が変更された条件においても同様に、前記抵抗素子Ｒｆの抵抗値の測定を行い、さらに前記信号線ＦＰ０，ＦＰ１およびＦＮ０，ＦＮ１に与えるコードを変更して、正の温度係数を有する抵抗体である前記抵抗体Ｒｐ１５〜Ｒｐ１７と、負の温度係数を有する抵抗体である前記抵抗体Ｒｎ１５〜Ｒｎ１７が前記抵抗素子Ｒｆで機能する個数を変更して、前記抵抗素子Ｒｆの抵抗値の測定を繰り返す。

また、この場合、雰囲気温度を所定の温度にした後、抵抗素子Ｒｆが雰囲気温度になじむまでの時間を充分にとっているため、雰囲気温度は実質的に抵抗素子Ｒｆの温度と考えられる。

この結果、当該抵抗素子Ｒｆの異なる温度条件における抵抗値が測定され、また当該抵抗値から前記抵抗素子Ｒｆを構成する抵抗体Ｒｐ１５〜１７およびＲｎ１５〜１７のシート抵抗値と温度変化に対する抵抗値の変化率、すなわち温度係数が算出される。

次に、前記半導体装置１００の、調整工程では、当該テスト工程で測定されたシート抵抗値と温度係数に基づき、前記半導体装置１００が所望の抵抗値と温度係数となるように、前記接続変更手段１０２によって、前記抵抗素子Ｒｆで機能する抵抗体の個数が調整される。この場合、前記配線１０５を、例えばレーザーなどの切断手段などによって切断し、前記抵抗素子Ｐａ、Ｎａにおいて実質的に接続される抵抗体の数を調整することで、当該抵抗素子Ｒｆの抵抗値と温度係数を調整する。この結果、半導体装置１００が、所望の抵抗値と温度係数を有するように調整される。例えば、半導体装置１００が使用される温度領域において、温度係数の小さい、すなわち温度変化に対して抵抗値の変動の小さい半導体装置を形成することが可能となる。

この場合、最終的に形成される抵抗素子Ｒｆにおいて、例えば前記信号線ＦＰ０，ＦＰ１，ＦＮ０，ＦＮ１のコードは全て１となるようにし、前記抵抗素子Ｐｂ、Ｎｂでは抵抗体が実質的に機能しないように設定する。また、例えば後述する記憶手段などによって、コードに必要な値を入力して、所望の抵抗体が抵抗素子Ｐｂ、Ｎｂで機能し、前記抵抗素子Ｒｆが抵抗素子Ｐｂ、Ｎｂを含んだ形となるようにしてもよい。

従来は、例えば、ＣＲ発振回路などの場合、抵抗素子の抵抗値や温度係数を調整する場合には発振周波数もそれらに対応して変化するため、抵抗素子の調整段階で、抵抗値や温度係数が１方向にしか変化させられない場合、正確な調整が困難な場合があった。

本実施例においては、前記接続調整手段１０１を有しているため、前記半導体装置１００の抵抗値を増大させる方向と減少させる方向、また、温度係数を増大させる方向と減少させる方向の２方向に変化させることがそれぞれ可能であり、例えば従来の１方向にのみ変化させて調整する場合に比べて、当該半導体装置１００の抵抗値と温度係数を正確に測定し、また正確に調整することが可能となっている。

また、前記接続変更手段１０１によって、抵抗体が抵抗素子Ｒｆで機能する個数を変更する場合には、変更の前後において、機能する抵抗体の個数以外は略同一の回路構造となるように、スイッチング回路を構成している。そのため、機能する抵抗体の個数の変更以外の要因での、抵抗値や温度係数、インピーダンスなどが変動する要因が最小限に抑えられ、抵抗値や温度係数のより正確な測定が可能となっている。

また、抵抗素子Ｐａ，Ｐｂ，Ｎａ，Ｎｂに用いる抵抗体の個数は任意に変更することが可能である。例えば、これらの抵抗体の個数は、前記テスト工程で用いる、抵抗素子Ｐｂ、Ｎｂで実現する抵抗素子Ｒｆの抵抗値および温度係数と、前記調整工程後の抵抗素子Ｐａｂ、Ｎａｂで実現する抵抗素子Ｒｆの抵抗値および温度係数の値が、できるだけ近い値となるように予め設置しておくことが好ましく、より正確な抵抗値と温度係数の調整が可能となる。

また、前記半導体装置１００を用いた電子装置を製造する場合には、テスト工程においては、必ずしも半導体装置１００の温度係数や抵抗値を測定する必要は無い。すなわち、前記テスト工程において、当該半導体装置１００を有する電子装置の出力を測定し、当該出力が所望の値となるように、または当該出力の温度依存性が所望の特性となるように前記調整工程で、前記抵抗素子Ｒｆで機能する正の温度係数を有する抵抗体のシート数、また負の温度係数を有する抵抗体のシート数を調整すればよい。このため、電子装置の製造において出力の調整が容易になる効果を奏する。

さらにこの場合、電子装置の回路の温度特性に影響を与える様々な要因に対して、前記調整工程において、電子装置が所望の出力をするように調整することが可能である。

例えば、当該半導体装置１００を用いた発振回路では、前記テスト工程で発振回路の周波数を測定し、調整工程では所望の周波数となるように調整が可能である。このため、発振回路の発振周波数の調整が正確、かつ容易に実施できる。

このような電子装置の回路と、電子装置の出力の組み合わせの例としては、例えば、発振回路と発振周波数、電流制御回路と電流値、電圧制御回路と電圧値、電圧検出回路と検出電圧、増幅回路と利得、フィルタ回路とカットオフ周波数、などの組み合わせが考えられるが、これらに限定されるものではなく、様々な電子装置の回路の製造に広範囲に適用できる。

また、本実施例で用いる正の温度係数を有する抵抗体Ｒｐ１〜Ｒｐ１７には、金属膜からなる抵抗体を用いることが好ましい。例えばこのような抵抗体としては、ＣｒＳｉが特に好ましく、前記抵抗体Ｒｐ１〜Ｒｐ１７にはＣｒＳｉからなる抵抗体を用いている。

例えば、従来用いられてきたポリシリコンの不純物濃度を調整することで、温度係数を調整し、温度係数が正の抵抗体を形成しようとした場合、シート抵抗を高くすることが困難であったが、本実施例では、前記抵抗体Ｒｐ１〜Ｒｐ１７のシート抵抗値を高くすることが可能となっている。そのため、所望の抵抗値を得ようとする場合に抵抗体を小さくすることが可能となり、当該回路の微細化を可能としている。

さらに、本実施例では、正の温度係数を有する抵抗体と負の温度係数を有する抵抗体の双方のシート抵抗値を高くすることが可能となり、また、正の温度係数を有する抵抗体と負の温度係数を有する抵抗体の、シート抵抗値の差を小さくすることが可能となっている。

そのため、本実施例では、シート抵抗値の差が大きい場合に比べて、例えば、回路の中で、正の温度係数を有する抵抗体と負の温度係数を有する抵抗体を形成する工程、例えばエッチング工程などにおいて、加工精度が良好となり、加工工程を単純化することが可能となる効果を奏する。さらに、所望の抵抗値が得られる最小単位の抵抗体の大きさ、すなわち抵抗値や抵抗の温度係数を調整する場合の抵抗体の分解能の差が、正の温度係数を有する抵抗体と負の温度係数を有する抵抗体で小さくなり、抵抗素子の構造を単純にし、また、抵抗素子の抵抗値、温度係数の調整などを容易にする効果を奏する。

次に、図５には、本実施例に用いられる抵抗体の断面構造を模式的に示す。

図５を参照するに、基板３０１上には素子分離酸化膜３０２が形成され、当該素子分離酸化膜３０２上には負の温度係数を有する抵抗体を構成する、パターニングされたポリシリコンからなる抵抗体３０３が形成されている。また、当該抵抗体３０３を覆うように層間絶縁膜３０４が形成され、当該層間絶縁膜３０４に形成されたコンタクトホールには、金属からなるビアプラグ３０５が形成されている。

前記層間絶縁膜３０４上には、パターニングされた、例えばＡｌを主成分とする金属配線３０６が形成されている。当該金属配線３０６は、その表面にパターニングの際の露光の反射防止膜、またはバリアの機能を有する膜が形成されるようにしてもよい。

また、前記金属配線３０６を覆うように、層間絶縁膜３０７が形成され、さらに当該層間絶縁膜３０７を平坦化するために当該層間絶縁膜３０７上の凹部に、絶縁膜３１０が形成されている。

また、パターニングされて複数形成されている前記金属配線３０６の一部は、前記ビアプラグ３０５に電気的に接続されており、また当該金属配線３０６の別の一部には、ＣｒＳｉからなる正の温度係数を有する抵抗体３０８が接続されるように形成されている。この場合、前記層間絶縁膜３０７に形成された、前記金属配線３０６まで達する、複数のコンタクトホールの内壁にＣｒＳｉからなる薄膜が形成され、さらに複数のコンタクトホール内壁のＣｒＳｉを電気的に接続するように当該層間絶縁膜３０７上にＣｒＳｉからなる薄膜が形成され、前記抵抗体３０８を構成している。

当該抵抗体３０８は、例えば以下のようにして形成される。まず、前記層間絶縁膜３０７に、フォトリソグラフィによるパターニングとエッチングによりコンタクトホールを形成する。次に、当該コンタクトホール内壁を含む当該層間絶縁膜３０７上に、例えばＣｒＳｉターゲットを用いたスパッタリングにより、ＣｒＳｉ薄膜を形成する。次に、例えばフォトリソグラフィによるパターニングとエッチングにより、図５に示すようにパターニングされたＣｒＳｉ薄膜からなる抵抗体３０８を形成することができる。

また、前記抵抗体３０８および層間絶縁膜３０７を覆うように、保護膜（パッシベーション膜）３０９が形成されている。

また、前記素子分離絶縁膜３０２は、例えば熱ＣＶＤ法により、また前記層間絶縁膜３０４、３０７および保護膜３０９は、例えばプラズマＣＶＤ法により形成することが可能であり、前記層間絶縁膜３０４には、必要に応じてＢ（ホウ素）やＰ（リン）を添加してもよい。

また、前記絶縁膜３１０は、例えばＳＯＧ法（スピン・オン・グラス法）を用いて塗布膜により形成する。この場合、当該塗布膜をＣＭＰ法（科学機械研磨法）により、平坦化すると、さらに前記絶縁膜３１０の平坦度が良好となり、好適である。

このように、薄膜形成と当該薄膜のエッチングより形成される、正の温度係数を有する抵抗体は、例えば不純物の拡散により形成される抵抗体と比べて高いシート抵抗値がえられ、また微細化が可能である特徴を有している。

また、前記半導体装置１００は、さらに以下のように構成することが可能である。図６は、前記半導体装置１００の変形例を模式的に示した図である。ただし図中、先に説明した部分には同一の参照符号を付し、説明を省略する。

図６を参照するに、前記半導体装置１００には検出手段１１１が設けられている。当該検出手段１１１は、当該半導体装置１００の周囲環境の変化、例えば温度変化を検出する。

ここで、前記検出手段１１１によって検出される温度変化に対応して、前記接続変更手段１０１によって、前記抵抗素子Ｒｆで機能する、すなわち実質的に抵抗素子Ｒｆに接続される正の抵抗体の個数（シート数）および負の抵抗体の個数（シート数）が選択されるようにしてもよい。

上記の場合、実施例１に記載した場合より、さらに広い温度域で前記抵抗素子Ｒｆの温度係数を正確に調整することを可能とする効果を奏する。

例えば、実施例１に記載の方法で温度係数を調整した場合、調整に用いた２点の間の温度域では、良好な温度係数の調整結果が得られるが、当該温度域から乖離した温度域では、所望の調整結果が得られない場合があるが、本実施例においては、このような温度域でも正確な温度係数の調整が可能となる。この具体的な事例については図８の説明で後述する。

また、この場合、前記半導体装置１００は、前記検出手段１１１によって検出される温度変化に対応して、例えば、前記接続変更手段１０１に入力されるべき、コードなどの信号、すなわち前記接続変更手段１０１を駆動するための情報を記憶する、記憶手段１１０を有していても良い。この場合、温度変化に対応して速やかに前記抵抗素子Ｒｆで機能する、すなわち実質的に抵抗素子Ｒｆに接続される正の抵抗体の個数（シート数）および負の抵抗体の個数（シート数）を変更することが可能となる。

また、例えば、前記検出手段１１１、前記記憶手段１１０および前記接続変更手段１０１にそれぞれ接続される、制御手段１１２を用いても良い。当該制御手段１１２は、前記検出手段１１１によって検出される温度変化（環境変化）に対して、抵抗素子で機能させるべき抵抗体の個数（シート数）を前記記憶手段１１０より読み出し、それに応じて前記接続変更手段１０１を制御して前記抵抗素子で機能させる抵抗体の個数を変更する。

また、前記制御手段１１２が、前記記憶手段１１０と検出手段１１１を含む構成にしてもよく、また、同様にして前記検出手段１１１が前記記憶手段１１０を含む構成や、前記検出手段１１１が、前記記憶手段１１０および前記制御手段１１２を含む構成にするなど、様々に変更・変形して用いることが可能である。

前記半導体装置１００は、様々な電子装置などに広く適用することが可能であるが、その電子装置の一例として、ＣＲ発振回路に適用した電子装置の実施例を図７に示す。ただし図中、先に説明した部分には同一の参照符号を付し、説明を省略する。

また、前記半導体１００の抵抗体の数は図４に示した場合から変更している。このように半導体装置１００では、抵抗体の数および各抵抗体のシート数は任意に変更して用いており、以下の実施例においても同様とする。

図７を参照するに、本図に示す発振回路を有する電子装置１５０では、コンパレータ１２１、基準電圧発生回路１２０、コンデンサ１３０、半導体装置１００、インバータ１２２、１２３、１２４から構成されており、当該コンデンサ１３０と半導体装置１００は、当該インバータ１２４の出力とグランド間に直列に接続されて、充放電回路を形成している。前記コンパレータ１２１の反転入力端子は前記コンデンサ１３０と前記半導体装置１００の接続ノードへ接続され、非反転入力端子へは前記基準信号発生回路１２０の出力である基準信号が入力される。

前記基準電圧発生回路１２０は、電源とグランド間に抵抗１２７、１２８および１２９が直列に接続され、さらに当該抵抗１２８と１２９の接続ノードにはＦＥＴ１２６が接続されている。当該基準電圧発生回路で分圧されて生成された基準電圧は、前記コンパレータ１２１の非反転入力端子に接続されている。

本実施例による発振回路を有する電子装置の場合、前記半導体装置１００の抵抗値と温度係数を所望の値に正確に調整することが可能となり、発振周波数を所望の値に正確に調整することが可能となる効果を奏する。

従来、抵抗素子の抵抗値と温度係数を測定する場合、測定器具の影響が実際の動作条件と異なったり、また回路動作の遅延、コンデンサや抵抗素子のバイアス条件の影響を反映できないという問題があった。そのため、抵抗値や温度係数の正確な調整が困難であり、また、最終的に用いる所望の周波数を用いて、実際の回路の動作に則した抵抗値の調整を行う事が困難であった。

一方、本実施例においては、前記半導体装置１００の抵抗値の調整を、所望の周波数において行うことが可能である。すなわち、周波数が所望の値になるように抵抗値を調整しながら、さらに実際の回路を動作させる中で、温度係数が異なる２種類の抵抗体の割合を変更して出力変化を調べることが可能である。そのため、発振回路の周波数を高精度に合わせこむことが可能になる効果を奏する。また、発振回路に変動を与える影響を、前記半導体装置１００の抵抗素子Ｒｆの抵抗値と温度係数を変更することで調整して抑制することが可能となる。

このため、半導体装置１００は、当該半導体装置１００そのものの抵抗値と温度係数が高精度に調整可能であることのみならず、当該半導体装置１００が用いられる回路において、当該半導体装置１００以外で、回路に影響がある様々な要因を抑制することが可能である。例えば、温度変化による、回路の様々な部分での抵抗値の増減などが回路動作におよぼす影響についても、調整または抑制することが可能である効果を奏している。

また、図８は、図７に示す、本実施例による電子装置の発振回路の発振周波数が、温度により変動する状態を示したものであり、温度に対する発振周波数、および温度に対する常温の発振周波数からの偏差（ｐｐｍ）を示したものである。図中、ＥＸ１は、抵抗素子Ｒｆに、温度係数が正である抵抗体を４８０シート、温度係数が負である抵抗体を３８４シート接続した場合の発振周波数の結果であり、ＥＸ２は、同様にして温度係数が正である抵抗体を７６８シート、温度係数が負である抵抗体を６４シート接続した場合の発振周波数を示したものである。それぞれの場合において、抵抗素子の周囲温度が０℃、２５℃の場合において測定を行っている。この場合、測定の前に抵抗素子が周囲温度になじむ時間を充分にとっているため、周囲温度は、実質的に抵抗素子の温度を示している。

また、ＥＸ３Ａは、上記ＥＸ１とＥＸ２の結果より、半導体装置１００に接続される、正の温度係数を有する抵抗体と負の温度係数を有する抵抗体の数（シート数）を最適に調整した場合の、調整後の発信周波数を、ＥＸ３Ｂは同様に調整後の発信周波数偏差を示している。

この場合、正の温度係数を有する金属膜（ＣｒＳｉ）の温度係数は２８．６ｐｐｍ／℃であり、負の温度係数を有する抵抗体（ポリシリコン）の温度係数はー１８００ｐｐｍ／℃、目標周波数は８ｋＨｚであった。

図８に示すように、調整後は発振周波数の絶対精度が調整されていることがわかる。また、発振周波数の温度依存性が抑制されており、これは半導体装置１００を含む回路の温度変化による状態の変化、例えば抵抗値の温度係数が小さくなっていることを示している。また、本図に示した場合に加えて、正の温度係数を有する金属膜（ＣｒＳｉ）の温度係数が、１８．４ｐｐｍ／℃、４６．０ｐｐｍ／℃の場合についても調査したが、そのいずれの場合にも、常温（２５℃）での周波数絶対精度１％未満、０〜５０℃の温度範囲での常温（２５℃）からの周波数偏差が±２００ｐｐｍ未満を達成している。

また、温度が０℃以下、および５０℃以上では、発振周波数偏差がやや大きくなっているが、これは以下の方法により、さらに正確に補正することが可能になる。

例えば、実施例２に記載したように、前記半導体装置１００に前記検出手段１１１を設け、当該半導体装置１００の周囲環境の変化、例えば温度変化を検出し、温度変化に対応して、前記接続変更手段１０１によって、前記抵抗素子Ｒｆで機能する、すなわち実質的に抵抗素子Ｒｆに接続される正の抵抗体の個数（シート数）および負の抵抗体の個数（シート数）が選択されるようにすればよい。

上記の場合、さらに広い温度域、例えば０℃以下や５０℃以上の温度域で、前記抵抗素子Ｒｆの温度係数を正確に調整し、発振周波数偏差を小さくすることが可能となる。

また、この場合、温度係数が最適化されていない部分での最適解を、例えばＥ²ＰＲＯＭなどの前記記憶手段１１０に記憶しておけば、当該記憶手段１１０が記憶しているコードなどの信号、すなわち前記接続変更手段１０１を駆動するための情報に応じて、温度変化に対応して速やかに前記抵抗素子Ｒｆで機能する、すなわち実質的に抵抗素子Ｒｆに接続される正の抵抗体の個数（シート数）および負の抵抗体の個数（シート数）を変更することが可能となる。

また、前記半導体装置１００を用いることが可能な電子装置は、本実施例に限定されるものではなく、以下に示す電子装置にも同様に用いることが可能である。

図９（Ａ），（Ｂ）は、本発明の実施例４による、電流制御回路、例えば定電流回路を有する電子装置の回路図を示したものである。なお、図９（Ｂ）においては図９（Ａ）と同一の構成要素には同一の符号を付し、一部説明を省略する。

まず、図９（Ａ）を参照するに、本図に示す電子装置２００Ａでは、基準電圧（Ｖｒｅｆ）を、ソースフォロアを形成するＦＥＴ２０３のゲートに入力し、当該ＦＥＴ２０３の貫通電流を、Ｖｒｅｆの電圧／（半導体装置１００の抵抗値）に等しく制御している。そして、当該ＦＥＴ２０３を通過する貫通電流を、ＦＥＴ２０１，２０２のカレントミラー回路によって係数倍し、定電流を出力することが可能となっている。

また、図９（Ｂ）に示す電子装置２００Ｂのように、ソースフォロアを形成する部分に、増幅器２０４を用いてもよい。

本実施例において、前記ＦＥＴ２０３とグランド間に、電流制御抵抗として前記半導体装置１００を接続して用いると、当該半導体装置１００の抵抗値と、温度変化による抵抗の変化率を調整することが可能となるため、出力電圧の絶対精度および温度特性をより高精度に制御することが可能となる。

例えば、与えられる基準電圧が温度により変動する場合や、ＦＥＴ２０３のしきい値、ＦＥＴ２０１，２０２の変動などによって出力電流が変動する要因を有している場合、前記半導体装置１００によって、これらの変動する要因を補正して安定した出力電流を得ることが可能となる。また、積極的に出力電流に温度傾斜を持たせることも可能である。

図１０（Ａ），（Ｂ）は、本発明の実施例５による、電圧制御回路、例えば定電圧回路を有する電子装置の回路図を示したものである。なお、図１０（Ｂ）においては図１０（Ａ）と同一の構成要素には同一の符号を付し、説明を省略する。

まず、図１０（Ａ）を参照するに、本図に示す電子装置２１０Ａでは、増幅器２１１、ＦＥＴ２１３、抵抗２１５、および前記半導体装置１００から構成されている。電源とグランド間には、前記ＦＥＴ２１３、抵抗２１５および半導体装置１００が直列に接続され、当該抵抗２１５と半導体装置１００の接続ノードと当該増幅器２１１の非反転入力端子が接続され、当該増幅器２１１の反転入力端子には基準電圧（Ｖｒｅｆ）が入力され、当該増幅器２１１の出力端子は当該ＦＥＴ２１３のゲートに入力されている。本実施例では前記半導体装置１００を、定電圧回路の出力電圧検出用抵抗に用いている。

本実施例による電子装置２１０Ａでは、前記増幅器２１１にて分圧成分と基準電圧を比較し、出力ドライバーのＦＥＴ２１３のゲート電圧を前記増幅器２１１で制御する構成になっている。また、当該分圧成分は、前記半導体装置１００と抵抗２１５の分圧抵抗により、形成される。この場合、出力電圧は、Ｖｒｅｆの電圧×（抵抗２１５の抵抗値＋半導体装置１００の抵抗値）／（半導体装置１００の抵抗値）、に等しく制御される。

また、前記電子装置２１０Ａは、図１０（Ｂ）に示す電子装置２１０Ｂのように、分圧成分を形成する分圧抵抗を構成する半導体装置１００と抵抗２１５を、入れ換えるように構成することも可能である。

本実施例によれば、前記半導体装置１００を用いたことによって出力電圧の絶対精度および温度特性を高精度に調整可能となる。また、基準電圧や構成要素の温度変動の影響を抑制することが可能となり、さらには積極的に出力電圧に温度傾斜を持たせることも可能となる。

図１１（Ａ）〜（Ｄ）は、本発明の実施例６による、検出回路、例えば電圧検出回路を有する電子装置の回路図を示したものである。なお、なお、図１１（Ｂ）〜（Ｄ）において図１１（Ａ）と同一の構成要素には同一の符号を付し、図１１（Ａ）の説明以外では一部説明を省略する。

まず、図１１（Ａ）を参照するに、本図に示す電子装置２２０Ａでは、増幅器２２１、抵抗２２４、および前記半導体装置１００から構成されている。電源とグランド間には、分圧成分を形成する分圧抵抗を構成する、前記抵抗２２４および半導体装置１００が直列に接続され、当該抵抗２２４と半導体装置１００の接続ノードと当該増幅器２２１の非反転入力端子が接続され、当該増幅器２２１の反転入力端子には基準電圧（Ｖｒｅｆ）が入力されている。本実施例では、前記半導体装置１００を、電圧検出回路の検出用抵抗に用いている。

また、図１１（Ｂ）に示す電子装置２２０Ｂのように、分圧成分を形成する分圧抵抗を構成する半導体装置１００と抵抗２２４を、入れ換えるように構成することも可能である。また、図１１（Ｃ）に示す電子装置２２０Ｃのように、分圧成分を形成する分圧抵抗を前記半導体装置１００の、前記抵抗素子Ｐａｂ、Ｎａｂから構成されるようにし、前記増幅器２２１の非反転入力端子が接続される接続ノードを、前記抵抗素子ＰａｂおよびＮａｂの間となるように構成してもよい。

図１１（Ａ）〜（Ｃ）に示した電子装置においては、前記増幅器２２１において、電源電圧の分圧成分と基準電圧を比較し、電源電圧の分圧電圧が基準電圧を下回ると前記増幅器２２１の出力２２２が反転して検出動作となる。もちろん、電源以外の電圧を検出対象とする場合には電源が入力されている部分に検出対象の電圧を入力すればよい。また、増幅器２２１の両入力端子を入れ替えても良い。

また、図１１（Ｄ）に示す電子装置２２０Ｄのように、前記増幅器２２１の反転入力端子に入力される電圧を、電源とグランド間に接続された抵抗２２５、２２６により形成される分圧成分としてもよい。この場合、反転入力端子と非反転入力端子に入力される、それぞれの分圧を比較することになる。

本実施例の図１１（Ａ）〜（Ｃ）に示した電子装置によれば、分圧抵抗の一部または全てを、前記半導体装置１００を用いて構成したことによって、基準電圧と比較している分圧成分に任意の温度傾斜を持たせることが可能となり、検出電圧の温度傾斜を任意に設定することが可能となる。また、実施例５の場合と同様に、基準電圧や構成要素の温度変動の影響を抑制することが可能となる。

また、図１１（Ｄ）に示した電子装置２２０Ｄでは、上記の効果に加えて、特定の温度で出力が反転する温度検出回路を実現することも可能となる。また、このような温度検出回路は、図１１（Ｃ）に示した電子装置において、電源電圧を一定とした場合にも実現することが可能である。

図１２（Ａ）〜（Ｄ）は、本発明の実施例７による、増幅回路、例えば演算増幅回路を有する電子装置の回路図を示したものであり、図１２（Ａ），（Ｂ）は、例えば反転増幅回路を、また図１２（Ｃ），（Ｄ）は、例えば非反転増幅回路を有する電子装置の回路図を示したものである。なお、図１２（Ｂ）〜（Ｄ）において図１２（Ａ）と同一の構成要素には同一の符号を付し、図１２（Ａ）の説明以外では一部説明を省略する。

まず、図１２（Ａ）を参照するに、本図に示す電子装置２３０Ａは、演算増幅器２３１、抵抗２３２、および前記半導体装置１００から構成されている。前記演算増幅器２３１の非反転入力端子はグランドに接続され、反転入力端子は電圧入力端子Ｖｉｎに前記半導体装置１００を介して接続されている。また、前記演算増幅器２３１の出力端子Ｖｏｕｔと前記反転入力端子は抵抗２３２を介して接続されている。

また、図１２（Ｂ）に示す電子装置２３０Ｂでは、前記電子装置２３０Ａと同様の構造を有しており、当該電子装置２３０Ｂでは、当該電子装置２３０Ａの前記半導体装置１００に該当する部分に抵抗２３３が、前記抵抗２３２に該当する部分に前記半導体装置１００が接続される構成になっている。

また、図１２（Ｃ）に示す電子装置２３０Ｃでは、前記演算増幅器２３１の反転入力端子は前記半導体装置１００を介してグランドに接続され、非反転入力端子は電圧入力端子Ｖｉｎに接続されている。また、前記増幅器２３１の出力端子Ｖｏｕｔと前記反転入力端子は抵抗２３２を介して接続されている。

また、図１２（Ｄ）に示す電子装置２３０Ｄは、前記電子装置２３０Ｃと同様の構造を有しており、当該電子装置２３０Ｄでは、当該電子装置２３０Ｃの前記半導体装置１００に該当する部分に抵抗２３３が、前記抵抗２３２に該当する部分に前記半導体装置１００が接続される構成になっている。

このような増幅回路の一部に前記半導体装置１００を用いた場合、電子装置の構成要素の温度変動による影響を抑制することが可能となり、例えば、利得の温度特性を補正することが可能となる。また、利得が任意の温度特性を有するようにすることも可能である。

図１３（Ａ），（Ｂ）は、本発明の実施例８による、フィルタ回路を有する電子装置の回路図を示したものであり、図１３（Ａ）は、例えばローパスフィルタ回路を、また図１３（Ｂ）は、例えばハイパスフィルタ回路を有する電子装置の回路図を示したものである。

図１３（Ａ）の電子装置２４０Ａでは、電圧入力端子Ｖｉｎと電圧出力端子Ｖｏｕｔの間に前記半導体装置１００が接続され、さらに当該電圧出力端子Ｖｏｕｔがコンデンサ２４１を介してグランドに接続され、ローパスフィルタを構成している。また、図１３（Ｂ）の電子装置２４０Ｂでは、電圧入力端子Ｖｉｎと電圧出力端子Ｖｏｕｔの間にコンデンサ２４１が接続され、さらに当該電圧出力端子Ｖｏｕｔが前記半導体装置１００を介してグランドに接続され、ハイパスフィルタを構成している。

本実施例によるフィルタ回路を有する電子装置では、前記半導体装置１００を用いたことで、カットオフ周波数の絶対値、温度変動を高精度に調整したり、また一方、積極的に温度によってカットオフ周波数を変化させるようにすることが可能となる。また、前記半導体装置１００を用いる電子装置は、本実施例で図示したようなＣＲ回路による１次フィルタに限定されるものではなく、例えば増幅器を組み合わせた様々なアクティブフィルタ回路に用いることも可能である。

また、前記半導体装置１００は、図７に示した電子装置以外でも、様々な発振回路を有する電子装置に用いることが可能である。

図１４（Ａ），（Ｂ）は、発振回路を有する電子装置の回路図を示したものであり、いわゆるウィーンブリッジ発振回路を有する電子装置を示した回路図である。

図１４（Ａ）を参照するに、本実施例による電子装置２５０Ａでは、増幅器２５１の反転入力端子は抵抗２５４を介してグランドに接続され、また当該反転入力端子は抵抗２５３を介して、当該増幅器２５１の出力端子２５２に接続されている。

また、前記増幅器２５１の非反転入力端子と前記出力端子２５２の間には、抵抗２５５、コンデンサ２５８が直列に接続されており、さらに当該非反転入力端子は、コンデンサ２５６を介してグランドに、また前記半導体装置１００を介してグランドに接続される構成になっている。

前記電子装置２５０Ａでは、抵抗２５５、半導体装置１００、コンデンサ２５８、２５６でバンドパスフィルタを形成し、増幅器２５１と共に正帰還回路を構成して特定の周波数で発振動作を行わせている。このときの発振周波数は１／２π（コンデンサ２５６の容量×コンデンサ２５８の容量×抵抗２５５の抵抗値×半導体装置１００の抵抗値）^１／２となる。

また、前記電子装置２５０Ａは、図１４（Ｂ）に示す電子装置２５０Ｂのように変形して用いることも可能である。当該電子装置２５０Ｂは、当該電子装置２５０Ａと同様の構造を有しており、当該電子装置２５０Ｂでは、当該電子装置２５０Ａで半導体装置１００と抵抗２５５に該当する部分に、それぞれ抵抗２５７と半導体装置１００が接続されている。

本実施例に示す電子装置２５０Ａ、２５０Ｂでは、前記半導体装置１００を用いているため、構成要素の特性の変動を吸収しながら、発振周波数の絶対値と温度特性を高精度に調整することが可能となる。また、積極的に発振周波数に任意の温度傾斜を持たせることも可能である。

以上、本発明を好ましい実施例について説明したが、本発明は上記の特定の実施例に限定されるものではなく、特許請求の範囲に記載した要旨内において様々な変形・変更が可能である。

本発明によれば、半導体装置の抵抗素子に、温度係数が正であってシート抵抗値が高い抵抗体を用いたことで、当該抵抗素子の抵抗値や温度係数のばらつきを抑制し、動作特性に優れた半導体装置を提供することが可能となる。

従来の発振周波数変動の補正装置を示す回路図である。 従来のＣＲ発振回路を示す図である。 従来の増幅回路を示す図である。 実施例１による半導体装置の概略を示す回路図である。 図４の半導体装置に用いられる抵抗体の断面構造を模式的に示した図である。 実施例２による半導体装置の概略を模式的に示す図である。 実施例３による電子装置を示す回路図である。 図７に示した電子装置の発振周波数が変動する状態を、発振周波数および常温からの偏差（ｐｐｍ）で示した図である。 （Ａ），（Ｂ）は、実施例４による電子装置を示す回路図である。 （Ａ），（Ｂ）は、実施例５による電子装置を示す回路図である。 （Ａ）〜（Ｄ）は、実施例６による電子装置を示す回路図である。 （Ａ）〜（Ｄ）は、実施例７による電子装置を示す回路図である。 （Ａ），（Ｂ）は、実施例８による電子装置を示す回路図である。 （Ａ），（Ｂ）は、実施例９による電子装置を示す回路図である。

符号の説明

７，８，２４，２７，２８，２９，４０，４１，４２ａ，４２ｂ，４３ａ，４３ｂ，１２７，１２８，１２９，２１５，２２４，２２５，２２６，２３２，２３３，２５３，２５４，２５７ 抵抗
９．１０，２３，１３０，２４１，２５６，２５８ コンデンサ
３０，３１，１０４，１２６，２０１，２０２，２０３，２１３ トランジスタ
２５，２６，１０３，１２２，１２３，１２４ インバータ
２１，１２１ コンパレータ
１１，１２ ライン
１５０，２００Ａ，２００Ｂ，２１０Ａ，２１０Ｂ，２２０Ａ，２２０Ｂ，２２０Ｃ，２２０Ｄ，２３０Ａ，２３０Ｂ，２３０Ｃ，２３０Ｄ，２４０Ａ，２４０Ｂ，２５０Ａ，２５０Ｂ 電子装置
１００ 半導体装置
１０１，１０２ 接続変更手段
１１０ 記憶手段
１１１ 検出手段
１１２ 制御手段
１２０ 基準電圧発生回路
Ｒｆ，Ｐａｂ，Ｎａｂ，Ｐａ，Ｎａ，Ｐｂ，Ｎｂ 抵抗素子
ＦＮ１，ＦＮ０，ＦＰ１，ＦＰ０ 信号線
Ｒｐ１，Ｒｐ２，Ｒｐ３，Ｒｐ４，Ｒｐ５，Ｒｐ６，Ｒｐ７，Ｒｐ８，Ｒｐ９，Ｒｐ１０，Ｒｐ１１，Ｒｐ１２，Ｒｐ１３，Ｒｐ１４，Ｒｐ１５，Ｒｐ１６，Ｒｐ１７，Ｒｎ１，Ｒｎ２，Ｒｎ３，Ｒｎ４，Ｒｎ５，Ｒｎ６，Ｒｎ７，Ｒｎ８，Ｒｎ９，Ｒｎ１０，Ｒｎ１１，Ｒｎ１２，Ｒｎ１３，Ｒｎ１４，Ｒｎ１５，Ｒｎ１６，Ｒｎ１７ 抵抗体
３０１ 基板
３０２ 素子分離酸化膜
３０３，３０８ 抵抗体
３０４，３０７ 層間絶縁膜
３１０ 絶縁膜
３０５ ビアプラグ
３０６ 金属配線
３０９ 保護膜
１ ＣＰＵ
２ 電源
３ スイッチ
４ 電圧検出器
５ 温度検出器
６ Ｅ²ＰＲＯＭ

Claims (14)

1. 正の温度係数を有し、金属膜からなる第１の抵抗体と、負の温度係数を有する第２の抵抗体とがそれぞれ複数接続されている抵抗素子を有する半導体装置であって、
   前記抵抗素子で機能する、前記第１の抵抗体の個数または前記第２の抵抗体の個数を変更するスイッチング回路と、複数の前記第１の抵抗体または複数の前記第２の抵抗体それぞれごとに設けられた、当該第１の抵抗体または第２の抵抗体を短絡する、切断可能に形成された配線とを含む、接続変更手段と、
   前記抵抗素子の周囲環境の温度変化を検出する、検出手段とを有し、
   前記検出手段によって検出される温度変化に対応した信号によって、前記接続変更手段に含まれる前記スイッチング回路を制御し、前記抵抗素子で機能する、前記第１の抵抗体の個数または前記第２の抵抗体の個数を変更することを特徴とする半導体装置。
2. 前記金属膜はＣｒＳｉを含む膜からなることを特徴とする請求項１記載の半導体装置。
3. 前記第２の抵抗体は、ポリシリコンからなることを特徴とする請求項１または２記載の半導体装置。
4. 前記検出手段によって検出される温度変化に対応した信号を記憶する、記憶手段をさらに設けたことを特徴とする請求項１乃至３のうち、いずれか１項記載の半導体装置。
5. 請求項１乃至４のうち、いずれか１項記載の半導体装置を、ＣＲ発振回路の抵抗の一部に用いたことを特徴とする電子装置。
6. 請求項１乃至４のうち、いずれか１項記載の半導体装置を、定電流回路の電流制御抵抗に用いたことを特徴とする電子装置。
7. 請求項１乃至４のうち、いずれか１項記載の半導体装置を、定電圧回路の出力電圧検出用抵抗に用いたことを特徴とする電子装置。
8. 請求項１乃至４のうち、いずれか１項記載の半導体装置を、電圧検出回路の検出用抵抗に用いたことを特徴とする電子装置。
9. 請求項１乃至４のうち、いずれか１項記載の半導体装置を用いた演算増幅回路を有することを特徴とする電子装置。
10. 請求項１乃至４のうち、いずれか１項記載の半導体装置と、コンデンサを用いたフィルタ回路を有することを特徴とする電子装置。
11. 正の温度係数を有し、金属膜からなる第１の抵抗体と、負の温度係数を有する第２の抵抗体とがそれぞれ複数接続されている抵抗素子と、前記抵抗素子で機能する、前記第１の抵抗体の個数または前記第２の抵抗体の個数を変更するスイッチング回路と、複数の前記第１の抵抗体または複数の前記第２の抵抗体それぞれごとに設けられた、当該第１の抵抗体または第２の抵抗体を短絡する、切断可能に形成された配線とを含む、接続変更手段と、前記抵抗素子の周囲環境の温度変化を検出する、検出手段とを有する半導体装置の調整方法であって、
    前記抵抗素子の抵抗値を測定する第１の工程と、
    前記抵抗値に対応して、前記抵抗素子で機能する、前記第１の抵抗体または前記第２の抵抗体の個数を変更する、第２の工程を含み、
    前記検出手段によって検出される温度変化に対応した信号によって、前記接続変更手段に含まれる前記スイッチング回路を制御し、前記抵抗素子で機能する、前記第１の抵抗体の個数または前記第２の抵抗体の個数を変更することを特徴とする半導体装置の調整方法。
12. 前記金属膜はＣｒＳｉを含む膜からなることを特徴とする請求項１１記載の半導体装置の調整方法。
13. 前記第２の工程は、複数の前記第１の抵抗体または複数の前記第２の抵抗体それぞれに設けられた、当該第１の抵抗体または第２の抵抗体を短絡する配線を切断する工程を含むことを特徴とする請求項１１または１２記載の半導体装置の調整方法。
14. 前記第１の工程は、前記抵抗素子の温度を変更して、当該抵抗素子の抵抗値の測定を繰り返すことを特徴とする請求項１１乃至１３のうち、いずれか１項記載の半導体装置の調整方法。

Images