JP3136012U

JP3136012U - 発振器

Info

Publication number: JP3136012U
Application number: JP2007005751U
Authority: JP
Inventors: 文萬沈
Original assignee: Princeton Technology Corp
Current assignee: Princeton Technology Corp
Priority date: 2006-07-26
Filing date: 2007-07-26
Publication date: 2007-10-04
Anticipated expiration: 2017-07-26
Also published as: TW200807863A; TWI313961B; US20080024237A1

Abstract

【課題】電圧、プロセス変動及び温度に対して感度の低い発振器を提供する。
【解決手段】本考案の発振器は補償回路、発振モジュール及び制御器を含む。補償回路は充電回路及び放電回路を含む。充電回路は、電圧源と第二トランジスタとの間に接続される第一電流源と、第一電流源に接続される第二の第一端子、第一節点に接続される第二の第二端子及び第一スイッチ信号を受け取るのに用いられる第二ゲートを有する第二トランジスタとを含む。放電回路は、第一節点に接続される第三の第一端子及び第二スイッチ信号を受け取るのに用いられる第三ゲートを有する第三トランジスタと、第三トランジスタと接地点との間に接続される第二電流源とを含む。発振モジュールは補償回路と制御器との間に接続され、出力信号を発生する。制御器は出力信号に基づいて第一スイッチ信号と第二スイッチ信号を発生する。
【選択図】図２Ａ

Description

本考案は発振器に関し、且つ、更に具体的には、電圧、プロセス変動及び温度に対して感度の低い発振器を提供する。

図１は従来のＲＣ発振器１００の説明図を表している。ＲＣ発振器１００はインバーター１０２、インバーター１０４、コンデンサＣ１、レジスタＲ１、反転ユニット１０６及びインバーター１０８を含む。

インバーター１０２は、節点Ｎ１１に接続される入力端子及び出力端子を有する。インバーター１０４は、インバーター１０２の出力端子に接続される入力端子及び節点Ｎ１２に接続される出力端子を有する。コンデンサＣ１は節点Ｎ１１と節点Ｎ１２との間に接続される。レジスタＲ１は、節点Ｎ１１と節点Ｎ１３との間に接続される。反転ユニット１０６は節点Ｎ１２と節点Ｎ１３との間に接続される。インバーター１０８は節点Ｎ１３に接続される入力端子及び出力信号１１０を発生するのに用いられる出力端子を有する。

反転ユニット１０６はＮＡＮＤゲート或いはインバーターであることができる。ここでの反転ユニット１０６はＮＡＮＤゲートを例とし、且つ電力消費を減らすために、イネーブル信号ＥＮに基づき、ＲＣ発振器１００を導通或いは不導通とさせる。

ＲＣ発振器１００の発振周波数はレジスタＲ１及びコンデンサＣ１の時間定数で決められる。

ウェハー製造において、コンデンサＣ１は大体三種類に分けることができ、それぞれ金属−絶縁体−金属（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｍｅｔａｌ、ＭＩＭ）コンデンサ、ポリ−絶縁体−ポリ（Ｐｏｌｙ−Ｉｎｓｕｌａｔｏｒ−Ｐｏｌｙ、ＰＩＰ）コンデンサ及び金属酸化半導体（ＭｅｔａｌＯｘｉｄｅＳｅｍｉｃｏｎｄｕｃｔｏｒ、ＭＯＳ）コンデンサである。また、ＲＣ発振器１００のレジスタＲ１は高抵抗多結晶シリコン（ｈｉｇｈ―Ｒｐｏｌｙ）或いは長チャネル（ｌｏｎｇｃｈａｎｎｅｌ）ＭＯＳトランジスタであることができる。

金属−絶縁体−金属コンデンサ及びポリ−絶縁体−ポリはプロセス変動（ｐｒｏｃｅｓｓｖａｒｉａｔｉｏｎ）の影響を受けて、１０〜２０％の誤差が生じることがあり、また、金属酸化半導体コンデンサはプロセス変動及び電圧の影響を受けて、１０％の誤差が生じることがある。さらに、高抵抗多結晶シリコンはプロセス変動の影響を受けて、２０％の誤差が生じることがあり、また、長チャネルＭＯＳトランジスタはプロセス変動の影響を受けて、１０％の誤差が生じることがある。また、長チャネルＭＯＳトランジスタの誤差は、電圧の平方に反比例する。

ＲＣ発振器１００の発振周波数はレジスタＲ１及びコンデンサＣ１の時間定数で決められ、また、レジスタＲ１の抵抗及びコンデンサＣ１のキャパシタンスはプロセス変動及び電圧の影響を受け、誤差を生じる。従って、ＲＣ発振器１００の発振周波数は明らかにプロセス変動及び電圧によって大きく影響される（例えば異なるＲＣ値が生じる）。

よって、ＲＣ発振器１００の発振周波数がプロセス変動と電圧によって大きく影響される問題を解決しなければならない。

電圧、プロセス変動及び温度に対して感度の低い発振器を提供する。

本考案は発振器を提供し、それは補償回路、発振モジュール及び制御器を含む。補償回路は充電回路及び放電回路を含む。充電回路は第一電流源及び第二トランジスタを含み、第一電流源は電圧源と第二トランジスタとの間に接続され、第二トランジスタは第一電流源に接続される第二の第一端子、第一節点に接続される第二の第二端子及び第一スイッチ信号を受け取るのに用いられる第二ゲートを有する。放電回路は第三トランジスタ及び第二電流源を含み、第三トランジスタは第一節点に接続される第三の第一端子、第三の第二端子、及び第二スイッチ信号を受け取るのに用いられる第三ゲートを有し、第二電流源は第三トランジスタと接地点との間に接続される。発振モジュールは第一インバーター、第二インバーター、コンデンサ、レジスタ、第三インバーター及び第四インバーターを含む。第一インバーターは第一節点に接続される第一入力端子及び第一出力端子を有する。第二インバーターは第一出力端子に接続される第二入力端子及び第二節点に接続される第二出力端子を有する。コンデンサは第一節点と第二節点との間に接続される。レジスタは第一節点と第三節点との間に接続される。第三インバーターは第二節点と第三節点との間に接続される。第四インバーターは第三節点に接続される第四入力端子及び出力信号を発生するのに用いられる第四出力端子を有する。制御器は、充電回路、放電回路及び第四インバーターに接続され、出力信号に基づいて第一スイッチ信号及び第二スイッチ信号を発生するのに用いられる。

本考案に基づく電流供給回路は電圧、プロセス変動及び温度の影響を受けない電流源であるため、充電経路と放電経路は電圧、プロセス変動及び温度の影響を受けないので偏差が生じない。

本考案の上記に述べた目的、特長、長所等をさらに分り易く、図面をもって下記の通り説明を行う。

図２Ａは本考案の実施形態に基づいたＲＣ発振器２００の説明図を表している。ＲＣ発振器２００は補償回路２２０、発振モジュール２１０及び制御器２８０を含む。補償回路２２０は充電回路２３０及び放電回路２４０を含む。

充電回路２３０は第一電流源２１２Ａ及び第二トランジスタ２１４を含む。第一電流源２１２Ａは電圧源ＶＤＤと第二トランジスタ２１４との間に接続される。第二トランジスタ２１４は、第一電流源２１２Ａに接続される第二の第一端子、第一節点Ｎ２１に接続される第二の第二端子、及び第一スイッチ信号ＳＷ１を受け取るのに用いられる第二ゲートを有する。

放電回路２４０は第三トランジスタ２１６及び第二電流源２１２Ｂを含む。第三トランジスタ２１６は、第一節点Ｎ２１に接続される第三の第一端子、前記第二電流源２１２Ｂに接続される第三の第二端子及び第二スイッチ信号ＳＷ２を受け取るのに用いられる第三ゲートを有する。第二電流源２１２Ｂは第三トランジスタ２１６と接地点ＧＮＤとの間に接続される。

図３は本考案の実施形態に基づいた補償回路２２０の説明図を表している。本発明に基づく実施形態の説明図である。図２Ａ及び図３を参照して、補償回路２２０は電流供給回路２１７、第二トランジスタ２１４及び第三トランジスタ２１６を含む。

電流供給回路２１７は第一電流源２１２Ａ及び第二電流源２１２Ｂを含む。留意すべきは、一実施形態に従う第一電流源２１２Ａ及び第二電流源２１２Ｂは、バンドギャップ回路（ＢＡＮＤＧＡＰ）３１０、第一トランジスタ３０２及び第四トランジスタ３０４を含むことができる点である。第一トランジスタ３０２は電圧源ＶＤＤに接続される第一端子、第二の第一端子に接続される第一の第二端子及び第一バイアス信号Ｂｉａｓ１を受け取るのに用いられる第一ゲートを有する。第四トランジスタ３０４は、第三の第二端子に接続される第四の第一端子、接地点ＧＮＤに接続される第四の第二端子及び第二バイアス信号Ｂｉａｓ２を受け取るのに用いられる第四ゲートを有する。

バンドギャップ回路３１０はそれぞれ第一バイアス信号Ｂｉａｓ１及び第二バイアス信号Ｂｉａｓ２を提供することにより、第一トランジスタ３０２及び第四トランジスタ３０４を選択的に導通させて、それぞれに必要な電流経路（即ち充電経路Ｉ２又は放電経路Ｉ３）を形成する。

さらに、本考案の他の実施形態に基づき、第一電流源２１２Ａ及び第二電流源２１２Ｂは電流ミラー回路から構成され得る。

留意すべきは、第一トランジスタ３０２及び第二トランジスタ２１４はＰＭＯＳトランジスタが好ましく、また、第三トランジスタ２１６及び第四トランジスタ３０４はＮＭＯＳトランジスタが好ましい点である。

図２Ａを参照して、本考案の実施形態に基づく発振モジュール２１０はインバーター２０２、インバーター２０４、コンデンサＣ２、レジスタＲ２、インバーター２０６及びインバーター２０８を含む。

第一インバーター２０２は、第一節点Ｎ２１に接続される第一入力端子、及び第一出力端子を有する。第二インバーター２０４は、第一インバーター２０２の第一出力端子に接続される第二入力端子、及び第二節点Ｎ２２に接続される第二出力端子を有する。コンデンサＣ２は第一節点Ｎ２１と第二節点Ｎ２２との間に接続される。レジスタＲ２は第一節点Ｎ２１と第三節点Ｎ２３との間に接続される。第三インバーター２０６は第二節点Ｎ２２と第三節点Ｎ２３との間に接続される。第四インバーター２０８は、節点Ｎ２３に接続される第四入力端子、及び出力信号ＯＳＣＯを発生するのに用いられる第四出力端子を有する。

本考案の実施形態に基づく制御器２８０は、出力信号ＯＳＣＯに基づいて、上述の第一スイッチ信号ＳＷ１及び第二スイッチ信号ＳＷ２を発生する。留意すべきは、制御器２８０は遅延ユニットであっても良い点である。

図２Ｂを参照して、本考案の他の実施形態に基づくＲＣ発振器２５０は、発振モジュール２１０が、ＲＣ発振器２５０の電力消費を減少させるよう、イネーブル信号ＥＮに基づいて発振モジュール２１０を起動（ｅｎａｂｌｅ（有効））又は停止（ｄｉｓａｂｌｅ（無効））させるＡＮＤゲート２０５をさらに含む以外は、実質的に図２ＡのＲＣ発振器２００と同じである。

本考案の実施形態において、コンデンサＣ２及びレジスタＲ２はそれぞれＭＯＳコンデンサ及び長チャネルＭＯＳトランジスタを例とする。ＭＯＳコンデンサの特性は、ＭＯＳコンデンサのキャパシタンスが、動作電圧が既定値を超えた場合に、電圧によって影響を及ぼされることがないことである。しかし、レジスタＲ２（即ち、長チャネルＭＯＳトランジスタ）の抵抗は、動作電圧の平方の二乗に反比例する。よって、異なる動作電圧及び異なるプロセス変動の影響によって、コンデンサＣ２及びレジスタＲ２のＲＣ時間定数も異なる。

図４Ａは動作電圧と出力信号ＯＳＣＯとの間の関係図を表している。図４Ｂは動作電圧と第一スイッチ信号ＳＷ１との間の関係図を表している。明らかに、動作電圧が大きくなるほど（Ｖ１＞Ｖ２＞Ｖ３）、出力信号ＯＳＣＯの周期は小さくなる（Ｔ１＜Ｔ２＜Ｔ３）。よって、電圧が小さくなるほど、第二トランジスタ２１４の起動時間は長くなり、一方、電圧が大きくなるほど、第二トランジスタ２１４の起動時間は短くなる。

例えば、電圧が上がる場合に、レジスタＲ２の抵抗は減少するので、レジスタＲ２及びコンデンサＣ２を通る電流経路Ｉ１を流れる電流は大きくなる。次いで、図４Ａ及び図４Ｂを参照して、電圧が上がる場合に、第二トランジスタ２１４の起動時間は短くなるので、充電経路Ｉ２から発生する補償電流はより小さくなる。

さらに、電圧が下がる場合に、レジスタＲ２の抵抗は増大するので、レジスタＲ２及びコンデンサＣ２を通る電流経路Ｉ１を流れる電流は小さくなる。次いで、図４Ａ及び図４Ｂを参照して、電圧が下がる場合に、第二トランジスタ２１４の起動時間は長くなるので、充電経路Ｉ２から発生する補償電流はより大きくなる。

留意すべきは、電流供給回路２１７は電圧、プロセス変動及び温度の影響を受けない電流源であるため、充電経路Ｉ２及び放電経路Ｉ３は電圧、プロセス変動及び温度の影響を受けて偏差を生じることがない。

よって、制御器２８０は出力信号ＯＳＣＯに基づいて第一スイッチ信号ＳＷ１及び第二スイッチ信号ＳＷ２を発生することができ、これによりそれぞれ第二トランジスタ２１４及び第三トランジスタ２１６の起動時間を制御し、従って、補償回路２２０によって供給される充電経路Ｉ２及び放電経路Ｉ３に、電流経路Ｉ１の電流を補償させることができる。

以上、好適な実施例を挙げて本考案を説明したが、本考案はこれら実施例に限定はされないと解されるべきである。それとは反対に、本考案は、（当業者であれば自明であるような）各種変更および均等な配置を包含するものである。従って、上に掲げた実施例は、本発明の原理を説明するための最良の態様を提示すべく選択し記載したものである。即ち、添付の特許請求の範囲は、かかる各種変更および均等な配置が全て包含されるように、最も広い意味に解釈されるべきである。

従来のＲＣ発振器の説明図を表している。本考案の実施形態に基づいたＲＣ発振器の説明図を表している。本考案の他の実施形態に基づいたＲＣ発振器の説明図を表している。本考案の実施形態に基づく補償回路の説明図を表している。動作電圧と出力信号ＯＳＣＯとの間の関係図を表している。動作電圧と第一スイッチシグナルＳＷ１との間の関係図を表している。

符号の説明

１００、２００、２５０発振器
１０２、１０４、１０８、２０２、２０４、２０６、２０８インバーター
１０６反転ユニット
１１０、ＯＳＣＯ出力信号
２０５ＡＮＤゲート
２１０発振モジュール
２１２Ａ、２１２Ｂ電流源
２１４、２１６、３０２、３０４トランジスタ
２１７電流供給回路
２２０補償回路
２３０充電回路
２４０放電回路
２８０制御器
３１０バンドギャップ回路
Ｒ１、Ｒ２レジスタ
Ｃ１、Ｃ２コンデンサ
Ｉ１電流経路
Ｉ２充電経路
Ｉ３放電経路
ＶＤＤ電圧源
ＧＮＤ接地点
Ｂｉａｓ１、Ｂｉａｓ２電流信号
ＳＷ１、ＳＷ２スイッチ信号
Ｎ１１、Ｎ１２、Ｎ１３、Ｎ２１、Ｎ２２、Ｎ２３節点

Claims

補償回路、発振モジュール、及び制御器を含み、
前記補償回路は、充電回路及び放電回路を含み、
前記充電回路は、第一電流源及び第二トランジスタを含み、
前記第一電流源は、電圧源と前記第二トランジスタとの間に接続され、
前記第二トランジスタは、前記第一電流源に接続される第二の第一端子と、第一節点に接続される第二の第二端子と、第一スイッチ信号を受け取る第二ゲートとを有し、
前記放電回路は、第三トランジスタ及び第二電流源を含み、
前記第三トランジスタは、前記第一節点に接続される第三の第一端子と、第三の第二端子と、第二スイッチ信号を受け取る第三ゲートとを有し、
前記第二電流源は、前記第三トランジスタと接地点との間に接続され、
前記発振モジュールは、
前記第一節点に接続される第一入力端子、及び第一出力端子を有する第一インバーターと、
前記第一出力端子に接続される第二入力端子、及び第二節点に接続される第二出力端子を有する第二インバーターと、
前記第一節点と前記第二節点との間に接続されるコンデンサと、
前記第一節点と第三節点との間に接続されるレジスタと、
前記第二節点と前記第三節点との間に接続される第三インバーターと、
前記第三節点に接続される第四入力端子、及び出力信号を発生させる第四出力端子を有する第四インバーターとを含み、
前記制御器は、前記充電回路、前記放電回路及び前記第四インバーターに接続され、前記出力信号に基づいて前記第一スイッチ信号及び前記第二スイッチ信号を発生させる、発振器。
前記第一電流源及び第二電流源は、バンドギャップ回路、第一トランジスタ及び第四トランジスタを含む、請求項１に記載の発振器。
前記第一トランジスタは、前記電圧源に接続される第一の第一端子と、前記第二の第一端子に接続される第一の第二端子と、第一バイアス信号を受け取る第一ゲートとを有する、請求項２に記載の発振器。
前記第四トランジスタは、前記第三の第二端子に接続される第四の第一端子と、前記接地点に接続される第四の第二端子と、第二バイアス信号を受け取る第四ゲートとを有する、請求項３に記載の発振器。
前記バンドギャップ回路は、前記第一バイアス信号及び前記第二バイアス信号を夫々供給することにより、前記第一トランジスタ及び第四トランジスタを選択的に導通させる、請求項４に記載の発振器。
前記第一トランジスタ及び第二トランジスタはＰＭＯＳトランジスタであり、
前記第三トランジスタ及び第四トランジスタはＮＭＯＳトランジスタである、請求項２に記載の発振器。
前記第一電流源及び第二電流源はそれぞれ電流ミラー回路を有する、請求項１に記載の発振器。
前記制御器は遅延ユニットである、請求項１に記載の発振器。
前記第二インバーターと第三インバーターとの間に接続され、イネーブル信号に基づいて前記発振モジュールを起動又は停止させるＡＮＤゲ−トをさらに含む、請求項１に記載の発振器。
発振モジュール及び制御器を含み、
前記発振モジュールは、
第一節点に接続される第一入力端子、及び第一出力端子を有する第一インバーターと、
前記第一出力端子に接続される第二入力端子、及び第二節点に接続される第二出力端子を有する第二インバーターと、
前記第一節点と前記第二節点との間に接続されるコンデンサと、
前記第一節点と第三節点との間に接続されるレジスタと、
前記第二節点と前記第三節点との間に接続される第三インバーターと、
前記第三節点に接続される第四入力端子、及び出力信号を発生させる第四出力端子を有する第四インバーターと、
電圧源と前記第一節点との間に接続され、第一バイアス信号及び第一スイッチ信号に基づいて当該発振モジュールに対して充電経路を提供する充電回路と、
前記第一節点と接地点との間に接続され、第二バイアス信号及び第二スイッチ信号に基づいて当該発振モジュールに対して放電経路を提供する放電回路とを含み、
前記制御器は、前記充電回路、前記放電回路及び前記第四インバーターに接続され、前記出力信号に基づいて前記第一スイッチ信号及び前記第二スイッチ信号を発生させる、発振器。
前記第二インバーターと第三インバーターとの間に接続され、イネーブル信号に基づいて前記発振モジュールを起動又は停止させるＡＮＤゲートをさらに含む、請求項１０に記載の発振器。
前記充電回路は、第一電流源及び第二トランジスタを含み、
前記第一電流源は、前記電圧源と前記第二トランジスタとの間に接続され、
前記第二トランジスタは、前記第一電流源に接続される第二の第一端子と、前記第一節点に接続される第二の第二端子と、前記第一スイッチ信号を受け取る第二ゲートとを有する、請求項１０に記載の発振器。
前記放電回路は、第三トランジスタ及び第二電流源を含み、
前記第三トランジスタは、前記第一節点に接続される第三の第一端子と、第三の第二端子と、前記第二スイッチ信号を受け取るのに用いられる第三ゲートとを有し、
前記第二電流源は、前記第三トランジスタと前記接地点との間に接続される、請求項１２に記載の発振器。
前記第一電流源及び第二電流源は、バンドギャップ回路、第一トランジスタ及び第四トランジスタを含む、請求項１３に記載の発振器。
前記第一トランジスタは、前記電圧源に接続される第一の第一端子と、前記第二の第一端子に接続される第一の第二端子と、前記第一バイアス信号を受け取る第一ゲートとを有する、請求項１４の発振器。
前記第四トランジスタは、前記第三の第二端子に接続される第四の第一端子と、前記接地点に接続される第四の第二端子と、前記第二バイアス信号を受け取る第四ゲートとを有する、請求項１５に記載の発振器。
前記バンドギャップ回路は、前記第一バイアス信号及び前記第二バイアス信号を夫々供給することにより、前記第一トランジスタ及び第四トランジスタを選択的に導通させる、請求項１５に記載の発振器。
前記第一トランジスタ及び第二トランジスタはＰＭＯＳトランジスタであり、
前記第三トランジスタ及び第四トランジスタはＮＭＯＳトランジスタである、請求項１４に記載の発振器。
前記第一電流源及び第二電流源はそれぞれ電流ミラー回路を有する、請求項１３に記載の発振器。
前記制御器は遅延素子である、請求項１０に記載の発振器。