JP3686176B2 - 定電流発生回路及び内部電源電圧発生回路 - Google Patents
定電流発生回路及び内部電源電圧発生回路 Download PDFInfo
- Publication number
- JP3686176B2 JP3686176B2 JP20689396A JP20689396A JP3686176B2 JP 3686176 B2 JP3686176 B2 JP 3686176B2 JP 20689396 A JP20689396 A JP 20689396A JP 20689396 A JP20689396 A JP 20689396A JP 3686176 B2 JP3686176 B2 JP 3686176B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- current
- node
- supply voltage
- internal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
- G05F3/242—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage
Description
【０００１】
【発明の属する技術分野】
この発明は定電流発生回路に関し、特に、外部電源電圧を降圧して内部電源電圧を生成する内部電源降圧回路に用いられる定電流発生回路に関する。より特定的には、この発明は、内部電源降圧回路において内部電源電圧レベルを決定する基準電圧を発生するために用いられる定電流を発生する回路に関する。
【０００２】
【従来の技術】
半導体装置などの消費電力を低減するためには、その動作電源電圧を低くするのが有効である。動作電源電圧を低くすると、負荷容量（内部配線）の充放電電流が、この電源電圧の低下分減少する。したがって、消費電力Ｐが、電流Ｉと電源電圧Ｖの積で与えられるため（Ｐ＝Ｉ・Ｖ）、電源電圧の低電圧化を実施すると、電流および電圧ともに低下するため、動作電源電圧の低減率の自乗に比例して消費電力が減少する。
【０００３】
たとえば、広く用いられているＤＲＡＭ（ダイナミック・ランダム・アクセス・メモリ）などの汎用メモリを例にとると、この汎用メモリは、以下のような内部構成を有する。内部回路の構成要素であるＭＯＳトランジスタ（絶縁ゲート型電界効果トランジスタ）のゲート長（チャネル長）は各世代において微細加工の限界付近までスケールダウンし、ＭＯＳトランジスタの占有面積を低減する。一方、オンチップに設けられた降圧回路を用いて外部から供給される電源電圧を内部で降圧して、汎用メモリの内部回路をこの内部降圧電源電圧で動作させる。このように、外部の汎用ＬＳＩ（大規模集積回路）の電源電圧と汎用メモリの外部から供給される電源電圧とを等しく保ち、単一電源のシステムを構成し、かつ前世代の汎用メモリとの互換性を維持する。この内部降圧電源電圧を用いることにより、スケールダウンされたＭＯＳトランジスタの耐圧特性が保障され、高信頼性および低消費電力をともに実現することができる。
【０００４】
この内部電源降圧方式は、さらに以下のような特徴を有する。すなわち、降圧電源電圧が外部電源電圧よりも十分に低く一定値に設定されている場合には、外部電源電圧が変動しても、その変動の影響を受けず安定に一定のレベルに保持され、構成要素であるＭＯＳトランジスタのゲート電位は、この外部電源電圧の変動の影響を受けず、したがって、内部回路の動作速度は、外部電源電圧の影響を受けず、安定になる。また、この内部電源電圧が正の温度特性を有する場合、温度上昇により、構成要素であるＭＯＳトランジスタの動作速度が低下しても、温度上昇に伴って内部電源電圧が上昇し、応じてＭＯＳトランジスタのゲートへ与えられるＨレベルの電位も上昇し、ＭＯＳトランジスタの電流駆動力が増大し、温度上昇による動作速度の低下を抑制することができる。
【０００５】
図１７は、従来の内部電源降圧回路の構成を概略的に示す図である。図１７において、内部電源降圧回路は、外部電源電圧ＥＸＶｃｃおよび接地電圧Ｖｓｓを両動作電源電圧として動作して基準電圧Ｖｒｅｆを発生する基準電圧発生回路ＶＲＧと、外部電源電圧ＥＸＶｃｃおよび接地電圧Ｖｓｓを両動作電源電圧として動作し、基準電圧Ｖｒｅｆと内部電源線ＰＳＬ上の内部電源電圧ＩＮＶｃｃを比較する比較器ＣＭＰと、比較器ＣＭＰの出力信号に従って外部電源ノードＥＸＶｃｃ（電源ノードとそこに与えられる電圧を同じ符号で示す）から内部電源線ＰＳＬへ電流を供給するｐチャネルＭＯＳトランジスタで構成されるドライブトランジスタＤＴを含む。
【０００６】
基準電圧発生回路ＶＲＧは、その内部構成は後に詳細に説明するが、外部電源電圧ＥＸＶｃｃが所定電圧レベル以上のときに、この外部電源電圧ＥＸＶｃｃに依存しない基準電圧Ｖｒｅｆを発生する。
【０００７】
比較器ＣＭＰは、内部電源電圧ＩＮＶｃｃが基準電圧Ｖｒｅｆよりも低い場合には、その出力信号レベルを低下させ、一方、内部電源電圧ＩＮＶｃｃが基準電圧Ｖｒｅｆよりも高い場合には、Ｈレベルの信号を出力する。ドライブトランジスタＤＴは、この比較器ＣＭＰの出力信号の電位レベルが低下すると、そのコンダクタンスが大きくなり、大きな電流を供給する。一方、基準電圧Ｖｒｅｆよりも内部電源電圧ＩＮＶｃｃが高くなると、ドライブトランジスタＤＴは、そのコンダクタンスが小さくされ、内部電源線ＰＳＬ上への電流供給を停止する。したがって、この内部電源降圧回路は、内部電源電圧ＩＮＶｃｃを、基準電圧Ｖｒｅｆのレベルに維持する。内部回路ＩＮＣが、この内部電源線ＰＳＬ上の内部電源電圧ＩＮＶｃｃを一方動作電源電圧として動作する。
【０００８】
図１８は、図１７に示す比較器ＣＭＰの構成の一例を示す図である。図１８において、比較器ＣＭＰは、外部電源ノードＥＸＶｃｃから電流を供給され、カレントミラー段を構成するｐチャネルＭＯＳトランジスタＴＰａおよびＴＰｂと、ＭＯＳトランジスタＴＰａおよびＴＰｂから電流を供給され、基準電圧Ｖｒｅｆおよび内部電源電圧ＩＮＶｃｃを比較する比較段を構成するｎチャネルＭＯＳトランジスタＴＮａおよびＴＮｂと、ＭＯＳトランジスタＴＮａおよびＴＮｂの一方導通ノードと接地ノードＶｓｓの間に接続される、電流源となるｎチャネルＭＯＳトランジスタＴを含む。
【０００９】
ＭＯＳトランジスタＴＰｂのゲートおよび一方導通ノードがＭＯＳトランジスタＴＮｂの他方導通ノードに接続される。ＭＯＳトランジスタＴＰａおよびＴＮａの接続ノードＮＯからドライブトランジスタＤＴのゲートへ与えられる信号が出力される。ＭＯＳトランジスタＴＮａおよびＴＮｂは、それぞれゲートに基準電圧Ｖｒｅｆおよび内部電源電圧ＩＮＶｃｃを受ける。ＭＯＳトランジスタＴは、そのゲートに、活性化信号ＡＣＴを受け、内部回路動作時において導通し、この比較器ＣＭＰを活性状態とする。活性化信号ＡＣＴがＬレベルのときには、ＭＯＳトランジスタＴは、オフ状態であり、この比較器ＣＭＰにおいて外部電源ノードＥＸＶｃｃから接地ノードＶｓｓへの電流が流れる経路は遮断され、出力ノードＮＯからの信号レベルは外部電源電圧ＥＸＶｃｃレベルのＨレベルとなる。
【００１０】
基準電圧Ｖｒｅｆが内部電源電圧ＩＮＶｃｃよりも高いときには、ＭＯＳトランジスタＴＮａのコンダクタンスがＭＯＳトランジスタＴＮｂのそれよりも大きくなり、ＭＯＳトランジスタＴＮａを介して流れる電流は、ＭＯＳトランジスタＴＮｂを介して流れる電流よりも大きくなる。これらのＭＯＳトランジスタＴＮａおよびＴＮｂへの電流は、ＭＯＳトランジスタＴＰａおよびＴＰｂを介して与えられる。ＭＯＳトランジスタＴＰａおよびＴＰｂは、カレントミラー回路を構成しており、ＭＯＳトランジスタＴＰｂがマスタ段を構成する。ＭＯＳトランジスタＴＰａおよびＴＰｂのサイズ（コンダクタンス係数β）が同じ場合には、ＭＯＳトランジスタＴＰａおよびＴＰｂには、同じ大きさの電流が流れる。したがって、ＭＯＳトランジスタＴＮｂを介して流れる電流と同じ大きさの電流がＭＯＳトランジスタＴＰａからＭＯＳトランジスタＴＮａへ供給され、出力ノードＮＯの電位レベルが低下する。
【００１１】
一方、内部電源電圧ＩＮＶｃｃが、基準電圧Ｖｒｅｆよりも高い場合には、ＭＯＳトランジスタＴＮｂを介して流れる電流量は、ＭＯＳトランジスタＴＮａを介して流れる電流量よりも大きくなり、このＭＯＳトランジスタＴＮｂを介して流れる電流と同じ大きさの電流がＭＯＳトランジスタＴＰａを介してＭＯＳトランジスタＴＮａへ与えられる。したがって出力ノードＮＯの電位レベルが上昇する。
【００１２】
この図１８に示すように、比較器ＣＭＰは、基準電圧Ｖｒｅｆと内部電源電圧ＩＮＶｃｃとの差を増幅する差動増幅器である。これにより、内部電源電圧ＩＮＶｃｃと基準電圧Ｖｒｅｆの差に応じた電流を、外部電源ノードＥＸＶｃｃから内部電源線ＰＳＬへドライブトランジスタＤＴを介して供給することができ、内部電源電圧ＩＮＶｃｃを安定に一定レベルに保持することができる。
【００１３】
図１９は、図１７に示す基準電圧発生回路の構成を示す図である。図１９において、基準電圧発生回路ＶＲＧは、外部電源電圧ＥＸＶｃｃおよび接地電圧Ｖｓｓを両動作電源電圧として動作し、この外部電源電圧ＥＸＶｃｃに依存しない一定の電流Ｉを生成する定電流発生回路ＣＣＧと、この定電流発生回路ＣＣＧからの電流Ｉを、電圧に変換して基準電圧Ｖｒｅｆを生成する電流／電圧変換回路ＣＶＣと、外部電源電圧ＥＸＶｃｃが所定電位レベルに上昇したときに、定電流発生回路ＣＣＧの定電流発生動作を活性化するスタートアップ回路ＳＴＣを含む。
【００１４】
定電流発生回路ＣＣＧは、外部電源ノードＥＸＶｃｃと内部ノードＮＡの間に接続されかつそのゲートが内部ノードＮＢに接続されるｐチャネルＭＯＳトランジスタＴＰ１と、外部電源ノードＥＸＶｃｃに一方端が接続される抵抗素子Ｒと、抵抗素子Ｒと内部ノードＮＤの間に接続されかつそのゲートが内部ノードＮＢに接続されるｐチャネルＭＯＳトランジスタＴＰ２と、内部ノードＮＡと接地ノードＶｓｓの間に接続されかつそのゲートが内部ノードＮＣを介して内部ノードＮＤに接続されるｎチャネルＭＯＳトランジスタＴＮ１と、内部ノードＮＤと接地ノードＶｓｓの間に接続されかつそのゲートが内部ノードＮＣおよびＮＤに接続されるｎチャネルＭＯＳトランジスタＴＮ２を含む。ｐチャネルＭＯＳトランジスタＴＰ２のゲート幅とゲート長の比（チャネル幅とチャネル長の比）Ｗ／Ｌまたはコンダクタンス係数βは、ｐチャネルＭＯＳトランジスタＴＰ１のそれの約１０倍とされる。ＭＯＳトランジスタＴＮ１およびＴＮ２は、ほぼ同じサイズ（ゲート幅とゲート長の比）を備える。
【００１５】
定電流発生回路ＣＣＧは、さらに、内部ノードＮＥと接地ノードの間に接続されかつそのゲートが内部ノードＮＣに接続されるｎチャネルＭＯＳトランジスタＴＮ３と、外部電源ノードＥＸＶｃｃと内部ノードＮＥとの間に接続されかつそのゲートが内部ノードＮＥに接続されるｐチャネルＭＯＳトランジスタＴＰ３と、外部電源ノードＥＸＶｃｃと電流出力ノードＮＦとの間に接続されかつそのゲートがＭＯＳトランジスタＴＰ３のゲートに接続されるｐチャネルＭＯＳトランジスタＴＰ４を含む。ＭＯＳトランジスタＴＰ３およびＴＰ４は、カレントミラー回路を構成し、両者のサイズは同じである。
【００１６】
電流／電圧変換回路ＣＶＣは、電流出力ノードＮＦと接地ノードの間に直列に接続されるｐチャネルＭＯＳトランジスタＰＲａ…ＰＲｂおよびＰＲｃと、ＭＯＳトランジスタＰＲａ…ＰＲｂの各々と並列に接続されるヒューズ素子Ｌａ…Ｌｂを含む。ＭＯＳトランジスタＰＲａ…ＰＲｂおよびＰＲｃのバックゲート（基板領域）は、電流出力ノードＮＦに接続され、かつこれらのＭＯＳトランジスタＰＲａ…ＰＲｂおよびＰＲｃのゲートは接地ノードに接続される。
【００１７】
スタートアップ回路ＳＴＣは、外部電源ノードＥＸＶｃｃと内部ノードＮＧの間に接続されかつそのゲートが接地ノードに接続されるｐチャネルＭＯＳトランジスタＴＰ５と、内部ノードＮＡと接地ノードの間に接続されかつそのゲートが内部ノードＮＧに接続されるｎチャネルＭＯＳトランジスタＴＮ４と、内部ノードＮＧと接地ノードの間に接続されかつそのゲートが内部ノードＮＣに接続されるｎチャネルＭＯＳトランジスタＴＮ５を含む。ＭＯＳトランジスタＴＰ５は、大きなチャネル長さを有し、負荷抵抗素子として機能する（コンダクタンス係数βが小さく、電流制限機能を備える）。次に各回路の動作について順に説明する。
【００１８】
外部電源電圧ＥＸＶｃｃが投入されて、その電位が上昇すると、スタートアップ回路ＳＴＣにおいて、ＭＯＳトランジスタＴＰ５を介して電流が流れ、ノードＮＧの電位が上昇する。この内部ノードＮＧの電位上昇により、ＭＯＳトランジスタＴＮ４がオン状態となり、定電流発生回路ＣＣＧの内部ノードＮＢの電位上昇を抑制する。この内部ノードＮＢの電位上昇が抑制されるため、外部電源電圧ＥＸＶｃｃの電位上昇に伴って、ＭＯＳトランジスタＴＰ１およびＴＰ２がオン状態となり、内部ノードＮＤが、抵抗素子ＲおよびＭＯＳトランジスタＴＰ２を介して電流が供給されてその電位が上昇する。この内部ノードＮＤの電位がＭＯＳトランジスタＴＮ２のしきい値電圧以上となると、ＭＯＳトランジスタＴＮ２がオン状態となり、外部電源ノードＥＸＶｃｃから接地ノードＶｓｓへ電流が流れ、定電流発生回路ＣＣＧが動作する。
【００１９】
内部ノードＮＣは、スタートアップ回路ＳＴＣのＭＯＳトランジスタＴＮ５のゲートに接続されており、ＭＯＳトランジスタＴＮ２とＭＯＳトランジスタＴＮ５はカレントミラー回路を構成し、またＭＯＳトランジスタＴＮ２とＭＯＳトランジスタＴＮ１はカレントミラー回路を構成している。したがって、この状態において、ＭＯＳトランジスタＴＮ１およびＴＮ５に同じ大きさの電流が流れ（ＭＯＳトランジスタＴＮ１およびＴＮ５は同じサイズとする）、内部ノードＮＧおよびＮＡの電位が等しくなり、ＭＯＳトランジスタＴＮ４がオフ状態となる。これにより、内部ノードＮＢのＭＯＳトランジスタＴＮ４を介しての放電が停止され、定電流発生回路ＣＣＧが定電流発生動作を開始する。
【００２０】
すなわち、スタートアップ回路ＳＴＣは、外部電源電圧ＥＸＶｃｃ投入時において、外部電源電圧ＥＸＶｃｃが不安定なときにその定電流発生動作を停止させるとともに、内部ノードＮＢの電位上昇を抑制し、電源投入後外部電源電圧ＥＸＶｃｃの上昇に伴って、内部ノードＮＤの電位が上昇し、定電流発生動作が可能となると、その動作を停止する。
【００２１】
このスタートアップ回路ＳＴＣは、また、定電流発生回路ＣＣＧにおいて、何らかの原因により、内部ノードＮＤの電位がＭＯＳトランジスタＴＮ２のしきい値電圧以下に低下し、これらのＭＯＳトランジスタＴＮ１およびＴＮ２がオフ状態となり、ノードＮＡが、ＭＯＳトランジスタＴＰ１により充電され、その電位が上昇し、ＭＯＳトランジスタＴＰ１およびＴＰ２がともにオフ状態となり、定電流発生動作を停止する、いわゆる「デッドロック現象」を防止する機能を備える。すなわち、ノードＮＤの電位が極端に低下し、ＭＯＳトランジスタＴＮ１およびＴＮ２がオフ状態のときには、スタートアップ回路ＳＴＣにおいて、ＭＯＳトランジスタＴＮ５がオフ状態となり、内部ノードＮＧの電位が上昇し、ＭＯＳトランジスタＴＮ４がオン状態とされ、内部ノードＮＢの電位上昇を抑制し、これらのＭＯＳトランジスタＴＰ１およびＴＰ２がともにオフ状態となるのを防止する。
【００２２】
定電流発生回路ＣＣＧにおいては、ＭＯＳトランジスタＴＰ２のコンダクタンス係数またはゲート幅とゲート長の比が、ＭＯＳトランジスタＴＰ１のそれの１０倍に設定される。ＭＯＳトランジスタＴＰ１を流れる電流の１０倍の大きさの電流がＭＯＳトランジスタＴＰ２を介して流れようとする。しかしながら、抵抗素子Ｒにより、電圧降下が生じ、ＭＯＳトランジスタＴＰ２のソース電位が外部電源電圧ＥＸＶｃｃよりも低くなり、ＭＯＳトランジスタＴＰ２を流れる電流量が抑制される。このＭＯＳトランジスタＴＰ２に対して流れる電流は、ＭＯＳトランジスタＴＮ２へ供給される。このＭＯＳトランジスタＴＮ２を介して流れる電流のミラー電流がＭＯＳトランジスタＴＮ１を介して流れる。ＭＯＳトランジスタＴＮ１およびＴＮ２は同じサイズ（ゲート幅とゲート長の比）であり、両者に同じ大きさの電流が流れる。ＭＯＳトランジスタＴＮ１を介して流れる電流は、ＭＯＳトランジスタＴＰ１から供給される。したがって、ＭＯＳトランジスタＴＰ２およびＴＰ１を介して流れる電流の大きさは等しくなる。外部電源電圧ＥＸＶｃｃが高くなると、ＭＯＳトランジスタＴＰ１のゲート−ソース間電位差が拡大し、ＭＯＳトランジスタＴＰ１を介して流れる電流が多くなる。このとき、ＭＯＳトランジスタＴＰ２を介して流れる電流も大きくなり、ＭＯＳトランジスタＴＰ２のソース電位が低下し、その電流量の増大が抑制される。したがって、外部電源電圧ＥＸＶｃｃが上昇しても、このＭＯＳトランジスタＴＰ１およびＴＰ２を介して流れる電流は一定となる。逆に、外部電源電圧ＥＸＶｃｃが低下した場合、ＭＯＳトランジスタＴＰ１のゲート−ソース間電位差が小さくなり、ＭＯＳトランジスタＴＰ１を介して流れる電流量が低下する。このときには、またＭＯＳトランジスタＴＰ２を介して流れる電流が低下し、応じてＭＯＳトランジスタＴＰ２のソース電位が上昇し（抵抗素子Ｒにおける電圧降下量が小さくなる）、電流量は一定となる。したがって、このＭＯＳトランジスタＴＰ１，ＴＰ２，ＴＮ１およびＴＮ２により形成されるフィードバックループにより、外部電源電圧ＥＸＶｃｃにかかわらず、一定の電流が形成される。
【００２３】
ＭＯＳトランジスタＴＮ３は、ＭＯＳトランジスタＴＮ２とカレントミラー回路を構成しており、このＭＯＳトランジスタＴＮ２を介して流れる電流のミラー電流がＭＯＳトランジスタＴＮ３を介して流れる。このＭＯＳトランジスタＴＮ３へは、ＭＯＳトランジスタＴＰ３を介して電流が供給されており、ＭＯＳトランジスタＴＰ３へは、ＭＯＳトランジスタＴＮ３を流れる電流と同じ大きさの電流が流れる。ＭＯＳトランジスタＴＰ３およびＴＰ４はカレントミラー回路を構成しており、したがってＭＯＳトランジスタＴＰ４からミラー電流Ｉが出力される。この電流Ｉは、先に説明したように、外部電源電圧ＥＸＶｃｃに依存しない一定の電流である。
【００２４】
電流／電圧変換回路ＣＶＣは、それぞれが固有のチャネル抵抗を有する抵抗素子として機能する、ｐチャネルＭＯＳトランジスタＰＲａ…ＰＲｂおよびＰＲｃの合成抵抗をＲｃとすると、次式で示される基準電圧Ｖｒｅｆを生成する。
【００２５】
Ｖｒｅｆ＝Ｉ・Ｒｃ
抵抗値Ｒｃは、ヒューズ素子Ｌａ…Ｌｂをプログラムする（選択的に溶断する）ことにより、最適な値に設定される。
【００２６】
したがって、この基準電圧Ｖｒｅｆは、電流Ｉが外部電源電圧ＥＸＶｃｃに依存しないので、外部電源電圧ＥＸＶｃｃに依存しない一定の電圧となる（ただし、定電流発生回路ＣＣＧが安定に動作する外部電源電圧の範囲において）。
【００２７】
【発明が解決しようとする課題】
この図１９に示す定電流発生回路ＣＣＧの構成においては、ＭＯＳトランジスタＴＰ１およびＴＮ１を介して流れる電流とＭＯＳトランジスタＴＰ２およびＴＮ２を介して流れる電流を等しくしている。ＭＯＳトランジスタＴＰ１およびＴＰ２のコンダクタンス係数β（またはゲート幅とゲート長の比）は、１：１０に設定されている。これにより、ＭＯＳトランジスタＴＰ１およびＴＰ２に同じ大きさの電流が流れたときに生じるＭＯＳトランジスタＴＰ１およびＴＰ２のソース電位の差を抵抗素子Ｒにより電流に変換している。この電流が、電流／電圧変換部ＣＶＣへ伝達されるとともに、ＭＯＳトランジスタＴＰ１およびＴＮ１の経路へフィードバックされる。このフィードバック効果により、このＭＯＳトランジスタＴＰ１，ＴＰ２，ＴＮ１およびＴＮ２で構成される部分は、その出力電流の状況をモニタしながら最適な一定電流を電流／電圧変換部に伝達することができる。
【００２８】
しかしながら、この定電流発生回路ＣＣＧにおいては、フィードバックループを持つため、このフィードバック系の固有振動数に近いノイズが、たとえば外部電源電圧供給線から混入した場合、このフィードバック系がこのノイズを増幅し、フィードバックループにおいて、発振が生じ、出力電流Ｉが、変動する可能性がある。
【００２９】
また、内部ノードＮＣ（または内部ノードＮＤ）の電位が極端に低下し、接地電位Ｖｓｓレベルに近くなった場合、ＭＯＳトランジスタＴＮ１およびＴＮ２がオフ状態となり、これらのＭＯＳトランジスタＴＮ１およびＴＮ２を介して電流は流れなくなる。この場合、内部ノードＮＡ（内部ノードＮＢ）の電位も、ＭＯＳトランジスタＴＰ１から供給される電流に従って電位が上昇し、ＭＯＳトランジスタＴＰ１およびＴＰ２がオフ状態となり、この回路部分に全く電流が流れなくなるデッドロック現象が発生することがある。このような「デッドロック」現象を防止するために、スタートアップ回路ＳＴＣが必須となる。また加えて、ノイズなどによるフィードバックループの発振防止のために、このフィードバックループにローパスフィルタを挿入するかまたは外部電源ノードＥＸＶｃｃにノイズが印加されないような工夫が必要となる。
【００３０】
このようなスタートアップ回路を設ける必要があるため、基準電圧発生回路のレイアウト面積が増加するという欠点が生じる。また、このフィードバックループにローパスフィルタを設ける場合、このローパスフィルタには、大きな容量および抵抗が必要とされるため、この基準電流発生回路ＣＣＧのレイアウト面積が増加するという欠点が生じる。
【００３１】
この基準電圧Ｖｒｅｆは、正の温度特性を有している。電流Ｉは、抵抗素子Ｒの抵抗値により決定され、抵抗素子Ｒの抵抗値が温度とともに上昇すると、この電流Ｉの値が低下する。一方、電流／電圧変換回路ＣＶＣに含まれるＭＯＳトランジスタＰＲａ…ＰＲｂおよびＰＲｃのチャネル抵抗は、正の温度係数を有しており、温度上昇とともにそのチャネル抵抗値が増加する。したがって、電流Ｉと電流／電圧変換回路ＣＶＣの抵抗値Ｒｃは、温度に対して逆方向に作用し、この電流／電圧変換回路ＣＶＣのチャネル抵抗の温度依存特性を弱め、僅かな正の温度特性を備えている。
【００３２】
基準電圧Ｖｒｅｆは、電流／電圧変換部ＣＶＣのヒューズ素子Ｌａ…Ｌｂをプログラムする（選択的に溶断する）ことにより最適値に設定される。ＭＯＳトランジスタＰＲａ…ＰＲｂのチャネル抵抗はそれぞれ異なっており、半導体装置の製造後、この基準電圧Ｖｒｅｆの値をモニタして、最適値となるように、適当なヒューズ素子が溶断される。ＭＯＳトランジスタＰＲａ…ＰＲｂのバックゲートは、共通に基準電圧Ｖｒｅｆを受けるように結合される。したがって、これらのＭＯＳトランジスタＰＲａ…ＰＲｂのソース−バックゲート間の電位差が各ＭＯＳトランジスタごとに異なり、バックゲートバイアス効果がこれらのＭＯＳトランジスタＰＲａ…ＰＲｂごとに異なり、応じてこれらのＭＯＳトランジスタＰＲａ…ＰＲｂのチャネル抵抗が異なり、基準電圧Ｖｒｅｆのチューニングが困難であるという問題が生じる。
【００３３】
それゆえ、この発明の目的は、小占有面積で安定に定電流を供給することのできる定電流発生回路を提供することである。
【００３４】
この発明の他の目的は、所望の電圧レベルの基準電圧を容易かつ安定に発生することのできる、基準電圧発生のための定電流発生回路を提供することである。
【００３５】
【課題を解決するための手段】
請求項１に係る内部電源電圧発生回路は、第１の電源電圧を供給するノードと第１の内部ノードとの間に接続されかつその制御電極ノードおよび一方導通電極ノードが前記第1の内部ノードに接続される第１導電型の第1の電界効果トランジスタと、第１の電源電圧を供給するノードと第２の内部ノードとの間に接続される抵抗性素子と、第２の内部ノードと第３の内部ノードとの間に接続されかつその制御電極ノードが第１の電界効果トランジスタの制御電極ノードに接続される第１導電型の第２の電界効果トランジスタと、第１の内部ノードと第２の電源電圧を受けるノードとの間に接続されかつ内部電源線を介して内部電源電圧を制御電極ノードに受ける第２導電型の第３の電界効果トランジスタと、第３の内部ノードと前記第２の電源電圧を受けるノードとの間に第３の電界効果トランジスタと分離して結合され、第２の電界効果トランジスタを流れる電流に応じた電圧を第３の内部ノードに生成する電流／電圧変換素子と、この電流／電圧変換素子の生成する電圧をさらに電流に変換して出力する電圧／電流変換手段と、電圧／電流変換手段からの電流に従って基準電圧を生成する基準電圧発生回路と、基準電圧発生回路の発生する基準電圧と内部電源電圧とを比較する比較回路と、第 1 の電源電圧が供給されるノードと内部電源電圧を伝達する内部電源線との間に接続され、比較回路の出力信号に従って、第１の電源電圧が供給されるノードから内部電源線に電流を供給して内部電源電圧を生成する電流ドライブトランジスタと、内部電源線に結合される容量素子を備える。
【００３６】
請求項２に係る内部電源電圧発生回路は、第１の電源電圧の投入を検出する電源投入検出回路と、この電源投入検出回路の出力する電源投入検出信号に応答して、電源投入時内部電源線を前記第１の電源電圧を供給するノードに結合するスイッチング素子をさらに備える。
【００３７】
請求項３に係る内部電源電圧発生回路は、抵抗性素子が、ポリシリコン抵抗素子または拡散層を用いた拡散抵抗素子で構成される。
【００３８】
請求項４に係る内部電源電圧発生回路は、第３の電界効果トランジスタが、抵抗素子が有する抵抗値よりも大きな抵抗値に相当するコンダクタンス係数を与えるようにそのチャネル長が長くされ、内部電源電圧に応じた一定の電流を供給する。
【００３９】
請求項５に係る定電流発生回路は、第１の電源電圧を供給するノードと第１の内部ノードとの間に接続されかつその制御電極ノードおよび一方導通電極ノードが第 1 の内部ノードに接続される第１導電型の第 1 の電界効果トランジスタと、第１の電源電圧を供給するノードと第２の内部ノードとの間に接続される抵抗性素子と、第２の内部ノードと第３の内部ノードとの間に接続されかつその制御電極ノードが前記第１の電界効果トランジスタの前記制御電極ノードに接続される第１導電型の第２の電界効果トランジスタと、第１の内部ノードと第２の電源電圧を受けるノードとの間に接続されかつ制御電極ノードに与えられる電圧に応じた電流を供給する第２導電型の第３の電界効果トランジスタと、第３の内部ノードと第２の電源電圧を受けるノードとの間に第３の電界効果トランジスタと分離して結合され、第２の電界効果トランジスタを流れる電流に応じた電圧を前記第３の内部ノードに生成する、制御電極が第３の内部ノードに接続される電界効果トランジスタで構成される電流／電圧変換素子と、第４の内部ノードと第２の電源電圧を受けるノードとの間に結合され、第３の内部ノードの電圧を制御電極ノードに受け、第３の内部ノードの電圧に応じた電流を流す第２導電型の第４の電界効果トランジスタと、第１の電源電圧を供給するノードと第４の電界効果トランジスタとの間に結合されかつ制御電極ノードが第４の内部ノードに接続され、第４の電界効果トランジスタを流れる電流と同じ大きさの電流を流す第１導電型の第５の電界効果トランジスタと、第５の電界効果トランジスタとカレントミラー態様で結合され、第５の電界効果トランジスタを流れる電流のミラー電流を出力ノードに出力する第１導電型の第６の電界効果トランジスタを備える。
【００５１】
第１の電界効果トランジスタと第２の電源電圧ノードとの間に電流源として制御電極ノードに内部電源電圧を受ける第２導電型の第３の電界効果トランジスタを配置しかつこの第３の電界効果トランジスタと分離して、第２の電界効果トランジスタと第２の電源電圧供給ノードとの間に電圧/電流変換素子手段を設けることにより、フィードバックループは第１および第２の電界効果トランジスタにおいてのみ形成され、フィードバックループは構成されず、いわゆる「オープンループ」となり、ノイズによる発振動作は防止される。また、電流源として第３の電界効果トランジスタが設けられているため、この第３の電界効果トランジスタと電流／電圧変換素子が同時にオフ状態となることはなく、いわゆる「デッドロック」現象は防止される。また、この「デッドロック」防止に必要とされるスタートアップ回路も必要とされず、小占有面積の定電流発生回路を実現することができる。
また、電界効果トランジスタのカレントミラー回路により電流を生成することにより、抵抗性素子の抵抗値の温度特性を補償して必要とされる負の温度特性を有する定電流を生成することができる。これにより、電界効果トランジスタを用いて定電流から基準電圧を生成する場合においても、基準電圧に要求される弱いせいの温度特性を有する基準電圧を生成することができる。
この定電流発生回路からの定電流を電圧に変換して基準電圧を生成し、内部電源電圧との比較に基づいて第１の電源電圧供給ノードから内部電源線に電流ドライブトランジスタを介して電流を供給することにより安定に内部電源電圧を生成することができる。また、この安定な内部電源電圧を定電流発生部の電流源トランジスタ（第３の電界効果トランジスタ）の制御電極へ与えており、第１の電源電圧に対する依存性の極めて小さな定電流を生成することができ、また内部電源線の容量素子により内部電源線を介して定電流発生部比較回路、および内部電圧生成用の電流ドライブトランジスタのループノイズが吸収されこのループの発振を防止することができ、安定にかつ正確に定電流に基づいて生成された基準電圧のレベルに対応する電圧レベルの内部電源電圧を生成することができる。
【００５２】
【発明の実施の形態】
［原理的構成］
図１は、この発明の定電流発生回路の原理的構成を示す図である。図１において、定電流発生回路は、外部電源ノードＥＸＶｃｃと内部ノードＮＡの間に接続され、かつそのゲートが内部ノードＮＡおよびＮＢに接続されるｐチャネルＭＯＳトランジスタＰＴ１と、内部ノードＮＡと接地ノードＶｓｓの間に接続される電流源１と、外部電源ノードＥＸＶｃｃに一方端が接続される抵抗素子Ｒと、抵抗素子Ｒと内部ノードＮＤの間に接続されかつそのゲートが内部ノードＮＡおよびＮＢに接続されるｐチャネルＭＯＳトランジスタＰＴ２と、ＭＯＳトランジスタＰＴ２を介して流れる電流に応じた電圧を内部ノードＮＤに生成する電流／電圧変換素子２と、この内部ノードＮＤに発生した電圧に従って電流Ｉを生成して出力する電圧／電流変換部３を含む。
【００５３】
ＭＯＳトランジスタＰＴ１のゲート幅（チャネル幅）Ｗとゲート長（チャネル長）Ｌの比は、ＭＯＳトランジスタＰＴ２のそれの約１／１０に設定される。すなわち、ＭＯＳトランジスタＰＴ２のコンダクタンス係数βは、ＭＯＳトランジスタＰＴ１のそれの約１０倍に設定され、ＭＯＳトランジスタＰＴ２の電流駆動力は、ＭＯＳトランジスタＰＴ１のそれよりも大きくされる。
【００５４】
電流源１は、このＭＯＳトランジスタＰＴ１に一定の電流の流れを生じさせる。このＭＯＳトランジスタＰＴ１に電流が流れると、ノードＮＡおよびＮＢを介して、ＭＯＳトランジスタＰＴ２のゲート電位が調整され、ＭＯＳトランジスタＰＴ２において、内部ノードＮＢとこのＭＯＳトランジスタＰＴ２のソースの電位差に応じた電流が流れる。ＭＯＳトランジスタＰＴ２のソース電位は、このＭＯＳトランジスタＰＴ２を介して流れる電流が大きくなると低下し、一方、ＭＯＳトランジスタＰＴ２を介して流れる電流が小さくなると上昇する。すなわち、ＭＯＳトランジスタＰＴ１およびＰＴ２のコンダクタンス係数の差に応じた電位がＭＯＳトランジスタＰＴ２のソースに現われ、このソース電位を抵抗素子Ｒで電流に変換する。したがって、従来と同様、このＭＯＳトランジスタＰＴ２を介しては、外部電源電圧ＥＸＶｃｃへの依存性の小さい安定な電流Ｉが生成される。
【００５５】
電流／電圧変換素子２は、このＭＯＳトランジスタＰＴ２を介して流れる電流を電圧に変換し、電圧／電流変換部３は、この電流／電圧変換素子２により生成された電圧を再び電流に変換して定電流Ｉを出力する。
【００５６】
電流源１と電流／電圧変換素子２とは分離されている。したがって、この図１に示す定電流発生回路においては、内部ノードＮＡの電位がＭＯＳトランジスタＰＴ１およびＰＴ２のゲートすなわち内部ノードＮＢへフィードバックされるだけであり、フィードバックループは形成されておらず、発振を確実に防止することができる。また、電流源１および電流／電圧変換素子２は互いに分離されているため、両者が同時にオフ状態となることはなく、「デッドロック現象」を確実に防止することができる。また「デッドロック現象」を防止するためのスタートアップ回路を設ける必要がなく、回路占有面積が低減される。また、フィードバックループが存在しないため、発振現象を防止するためのローパスフィルタを定電流発生回路に設ける必要がなく、回路占有面積が低減される。次に各具体例について説明する。
【００５７】
［実施の形態１］
図２は、この発明の実施の形態１に従う定電流発生回路の構成を示す図である。図２において、電流源１は、内部ノードＮＡと接地ノードＶｓｓの間に接続されかつそのゲートが外部電源電圧ＥＸＶｃｃを受けるように接続されるｎチャネルＭＯＳトランジスタＮＴ１で構成される。このＭＯＳトランジスタＮＴ１は、大きなゲート長Ｌを有しており、抵抗素子として作用し、外部電源電圧ＥＸＶｃｃが、そのしきい値電圧Ｖｔｈｎ以上となると導通して、常時電流を供給する。
【００５８】
電流／電圧変換素子２は、内部ノードＮＤと接地ノードＶｓｓの間に接続されかつそのゲートおよびドレインが相互接続されるｎチャネルＭＯＳトランジスタＮＴ２を備える。この電流／電圧変換素子２は、ＭＯＳトランジスタＰＴ２のコンダクタンス係数に比べて小さなコンダクタンス係数を有しており、このＭＯＳトランジスタＰＴ２を介して供給される電流に応じた電圧をノードＮＤに発生する。
【００５９】
電圧／電流変換部３は、内部ノードＮＥと接地ノードＶｓｓの間に接続されかつそのゲートが内部ノードＮＤに接続されるｎチャネルＭＯＳトランジスタＮＴ３と、外部電源ノードＥＸＶｃｃと内部ノードＮＥの間に接続されかつそのゲートが内部ノードＮＥに接続されるｐチャネルＭＯＳトランジスタＰＴ３と、このＭＯＳトランジスタＰＴ３とカレントミラー態様で接続され、外部電源ノードＥＸＶｃｃから出力ノードＮＦへ電流を供給するｐチャネルＭＯＳトランジスタＰＴ４を含む。この電圧／電流変換部３は、実質的に先の図１９に示す定電流発生回路ＣＣＧに含まれる定電流出力段の構成と同じである。ＭＯＳトランジスタＮＴ３が、ノードＮＤの電位をゲートに受け、ＭＯＳトランジスタＮＴ２を流れる電流のミラー電流を生成する。このＭＯＳトランジスタＮＴ３を介して流れる電流は、ノードＮＤの電位により決定されており、ノードＮＤの電圧がＭＯＳトランジスタＮＴ３により電流に変換される。ＭＯＳトランジスタＰＴ３がこのＭＯＳトランジスタＮＴ３を介して流れる電流を供給し、このＭＯＳトランジスタＰＴ３を流れる電流のミラー電流がＭＯＳトランジスタＰＴ４を介して流れて出力ノードＮＦから出力される。
【００６０】
この図２に示す定電流発生回路の構成においては、ＭＯＳトランジスタＮＴ１およびＮＴ２のゲートは分離されており、「オープンループ型」定電流発生回路の構成を備える。
【００６１】
ＭＯＳトランジスタＮＴ１を介して流れる電流は、外部電源電圧ＥＸＶｃｃの電圧レベルにより決定される。温度上昇時、このＭＯＳトランジスタＮＴ１のチャネル抵抗が増大し、このＭＯＳトランジスタＮＴ１を介して流れる電流が低下する。この場合、ＭＯＳトランジスタＰＴ２を介して流れる電流も低下する（ＭＯＳトランジスタＰＴ１のゲート／ドレイン電圧が、ＭＯＳトランジスタＰＴ２のゲートへ与えられている）。しかしながら、温度上昇時、抵抗素子Ｒの抵抗値が上昇し、ＭＯＳトランジスタＰＴ２のソースの電位低下は抑制される。抵抗素子Ｒをポリシリコン抵抗または拡散抵抗で構成した場合、ＭＯＳトランジスタＮＴ１のチャネル抵抗の温度依存性よりも、抵抗素子Ｒの温度依存性が強い。したがって、温度上昇時においても、このＭＯＳトランジスタＮＴ１のチャネル抵抗の温度依存特性を補償して、このＭＯＳトランジスタＰＴ２を介して流れる電流は、負の温度依存特性を持つ。ノードＮＤの電位は、ＭＯＳトランジスタＰＴ２を介して流れる電流により決定され、したがって電圧／電流変換部３から出力される電流Ｉも、同様負の温度依存特性を備える。この電流Ｉは、先の図１９に示すような、ＭＯＳトランジスタを用いて電圧に変換することにより、弱い正の温度依存特性を備える基準電圧Ｖｒｅｆを生成することができる。
【００６２】
また、ＭＯＳトランジスタＰＴ１およびＰＴ２を用いることにより、このＭＯＳトランジスタＮＴ１を介して流れる電流の外部電源電圧ＥＸＶｃｃ依存性を低減し、このＭＯＳトランジスタＰＴ２を介して流れる電流の外部電源電圧ＥＸＶｃｃ依存性を小さくすることができる。これにより、外部電源電圧に対する依存性が小さく、かつまた温度特性が正であるという従来のフィードバックループ型基準電位発生回路の基本特性を維持した基準電位発生回路を実現することができる。
【００６３】
また、ＭＯＳトランジスタＮＴ１が、外部電源電圧ＥＸＶｃｃが投入されて、その電圧レベルがしきい値電圧以上になると導通し、常時電流を供給するため、「デッドロック」現象の可能性が大幅に低減される。また、ＭＯＳトランジスタＮＴ１およびＮＴ２のゲートが互いに分離されているため、フィードバックループが存在せず、ノイズなどによる発振は低減することができる。次に、このＭＯＳトランジスタＰＴ２を介して流れる電流について、その外部電源電圧依存性を求める。
【００６４】
今、図３に示すように、ＭＯＳトランジスタＰＴ１およびＰＴ２のしきい値電圧をＶｔｈｐとし、ＭＯＳトランジスタＮＴ１およびＮＴ２のしきい値電圧をＶｔｈｎとする。また、ＭＯＳトランジスタＮＴ１，ＰＴ１，ＰＴ２，およびＮＴ２のコンダクタンス係数は、それぞれ、β１，β２，β３およびβ４とする。また、ＭＯＳトランジスタＰＴ１およびＰＴ２のゲート電位をＶｇとする。
【００６５】
ＭＯＳトランジスタＮＴ１は、そのゲート電圧ＶＢに従って電流Ｉ１を生成するため、次式（１）が得られる。
【００６６】
Ｉ１＝β１・（ＶＢ−Ｖｔｈｎ）2 …（１）
また、この電流Ｉ１は、ＭＯＳトランジスタＰＴ１を介して流れるため、次式（２）が得られる。
【００６７】
Ｉ１＝β２・（ＥＸＶｃｃ−Ｖｇ−Ｖｔｈｐ）2 …（２）
一方、電流Ｉ２は、ＭＯＳトランジスタＰＴ２により与えられるため、ＭＯＳトランジスタＰＴ２のソース電圧をＶａとすると、次式が得られる。
【００６８】
Ｉ２＝β３・（ＶＡ−Ｖｇ−Ｖｔｈｐ）2
＝β３・（ＥＸＶｃｃ−Ｉ２・Ｒ−Ｖｇ−Ｖｔｈｐ）2 …（３）
上式（１）および（２）から次式（４）が得られる。
【００６９】
【数１】
【００７０】
この式（４）を上式（３）へ代入すると、次式（５）が得られる。
【００７１】
【数２】
【００７２】
この式（５）をＩ２について整理すると、次式が得られる。
【００７３】
【数３】
【００７４】
上式において、コンダクタンス係数β１およびβ２を、等しく１０-6Ａ／Ｖとし、ＭＯＳトランジスタＰＴ２のコンダクタンス係数を、その１０倍の１０-5Ａ／Ｖとする。また抵抗素子Ｒの抵抗値は２．５ＫΩとすると、次式が得られる。
【００７５】
【数４】
【００７６】
上式において、復号の負の符号は、電流Ｉ２が負の値をとるため、用いられない。外部電源電圧ＥＸＶｃｃとしきい値電圧Ｖｔｈｎの差Ｘの値は、２程度である（外部電源電圧ＥＸＶｃｃが、３．３Ｖのとき）。したがって、上式から、電流Ｉ２は、ほぼ次式で近似することができる。
【００７７】
Ｉ２〜（２＋０．１Ｘ）／１．２５・１０6
したがって、電流Ｉ２は、Ｘの値が少し変動しても、その影響をほとんど受けず、ほぼ一定値を保持する。これにより、外部電源電圧ＥＸＶｃｃに対する依存性が極めて少ない電流Ｉ２が生成される。この電流Ｉ２に従って、ＭＯＳトランジスタＮＴ２のゲート電位が決定され、このＭＯＳトランジスタＮＴ２のゲート／ドレイン電位に従って、電圧／電流変換部３から、外部電源電圧ＥＸＶｃｃに対する極めて依存性の小さな定電流Ｉが供給される。
【００７８】
また、上式から明らかに、抵抗素子Ｒの抵抗値が増大すると、電流Ｉ２の値が小さくなり、したがってこの抵抗素子Ｒの抵抗値が温度上昇とともに上昇した場合、電流Ｉ２が低下し、基準電圧発生部におけるＭＯＳトランジスタのチャネル抵抗の正の温度特性を補償し、基準電圧Ｖｒｅｆに要求される弱い正の温度特性を実現する。
【００７９】
以上のように、この実施の形態１に従えば、電流源に、外部電源電圧ＥＸＶｃｃを受けるｎチャネルＭＯＳトランジスタを用いたことにより、外部電源電圧投入時、外部電源電圧ＥＸＶｃｃの上昇に伴って即座に電流を供給して定電流を発生することができる。
【００８０】
［実施の形態２］
図４は、この発明の実施の形態２に従う定電流発生回路の構成を示す図である。図４に示す定電流発生回路においては、電流源１が、そのゲートが内部電源電圧ＩＮＶｃｃを受けるように接続されかつ内部ノードＮＡと接地ノードＶｓｓの間に接続されるｎチャネルＭＯＳトランジスタＮＴ４を備える。他の構成は、図２に示す構成と同じであり、対応する部分には同一の参照番号を付す。ＭＯＳトランジスタＮＴ４のチャネル長さは大きくされ、ＭＯＳトランジスタＮＴ４は、この内部電源電圧ＩＮＶｃｃに従った一定電流を供給する定電流源として作用する。
【００８１】
図５に示すように、内部電源電圧ＩＮＶｃｃは、外部電源電圧ＥＸＶｃｃが、ある一定の電位以上になると、ほとんど変化せず、一定の値（基準電圧Ｖｒｅｆレベル）を維持する。したがって、この図４に示すように、電流源が、内部電源電圧ＩＮＶｃｃのゲートに受けるＭＯＳトランジスタＮＴ４を用いることにより、この定電流発生回路から出力される電流Ｉの外部電源電圧ＥＸＶｃｃ依存性を大幅に低減することができる。外部電源電圧ＥＸＶｃｃが変動した場合、ＭＯＳトランジスタＰＴ１およびＰＴ２において、そのゲート−ソース間電圧も同様に変化し、この外部電源電圧ＥＸＶｃｃの変動を相殺し、外部電源電圧ＥＸＶｃｃに対する依存性の極めて小さい（内部電源電圧ＩＮＶｃｃとしての依存性のみ）定電流を生成することができる。
【００８２】
図６は、この図４に示す定電流発生回路を用いる内部電源電圧発生部の構成を概略的に示す図である。この図６に示す内部電源電圧発生部は、定電流発生回路１０からの定電流Ｉを電圧に変換して基準電圧Ｖｒｅｆを発生する基準電圧発生部ＣＶＣと、内部電源線ＰＳＬ上の内部電源電圧ＩＮＶｃｃと基準電圧Ｖｒｅｆを比較する比較器ＣＭＰと、外部電源ノードＥＸＶｃｃから内部電源線ＰＳＬへ比較器ＣＭＰの出力信号に従って電流を供給するドライブトランジスタＤＴを含む。
【００８３】
定電流発生回路１０は、この図４に示す定電流発生回路である。この定電流発生回路１０は、したがって内部電源線ＰＳＬ上の内部電源電圧ＩＮＶｃｃを、そこに含まれる電流源１で受けて、電流を発生する。この図４に示す定電流発生回路１０を用いた場合、定電流発生回路１０からの定電流Ｉに従って基準電圧Ｖｒｅｆが生成され、比較器ＣＭＰの出力信号に従ってドライブトランジスタＤＴが駆動されて、内部電源電圧ＩＮＶｃｃがレベル調整されて、定電流発生回路１０へ伝達される。したがって定電流発生回路１０、基準電圧発生部ＣＶＣ、比較器ＣＭＰ、ドライブトランジスタＤＴおよび内部電源線ＰＳＬにより１つのフィードバックループが形成される。しかしながら、内部電源線ＰＳＬには、内部電源電圧ＩＮＶｃｃおよび接地電圧Ｖｓｓを安定化するためのデカップリング容量ＤＣＡが設けられる。したがって、このフィードバックループにおいて、ノイズはデカップリング容量ＤＣＡにより吸収され、このフィードバックループが発振する可能性は極めて低い。
【００８４】
内部回路ＩＮＣは、内部電源線ＰＳＬ上の内部電源電圧ＩＮＶｃｃを使用して所定の動作を行なっている。この内部回路ＩＮＣ動作時において、内部電源電圧ＩＮＶｃｃが低下する場合、ドライブトランジスタＤＴのコンダクタンスが大きくなり、外部電源ノードＥＸＶｃｃから内部電源線ＰＳＬへ電流を供給する。この内部電源電圧ＩＮＶｃｃの変化は、急激な変化であり、先のフィードバックループの有する固有振動数に比べて十分早く、フィードバックループがこの急激な内部電源電圧ＩＮＶｃｃの変動に従って振動するのは抑制される。
【００８５】
この内部電源電圧発生部においては、さらに、外部電源電圧ＥＸＶｃｃの投入を検出する電源投入検出回路ＰＤＴと、電源投入検出回路ＰＤＴからの電源投入検出信号／ＰＯＲに応答して、オン状態となり、外部電源ノードＥＸＶｃｃと内部電源線ＰＳＬを電気的に接続するｐチャネルＭＯＳトランジスタで構成されるスイッチングトランジスタＳＷが設けられる。この電源投入検出回路ＰＤＴは、外部電源電圧ＥＸＶｃｃが投入され、その電源電圧レベルが所定電圧レベル以上になると、所定期間この電源投入検出信号／ＰＯＲをＬレベルの活性状態とする。これにより、スイッチングトランジスタＳＷが導通し、外部電源ノードＥＸＶｃｃと内部電源線ＰＳＬとを電気的に接続し、内部電源電圧ＩＮＶｃｃは、外部電源電圧ＥＸＶｃｃとともに上昇させる。この電源投入検出信号／ＰＯＲにより、スイッチングトランジスタＳＷをオン状態とすることにより、電源投入後、内部電源電圧ＩＮＶｃｃを外部電源電圧ＥＸＶｃｃとともに上昇させて、定電流発生回路１０の電流源ＭＯＳトランジスタＮＴ４の制御電極ノード（ゲート）へ与えることができ、外部電源電圧ＥＸＶｃｃ投入後、即座に定電流発生回路１０を動作させることができる。
【００８６】
この電源投入検出信号／ＰＯＲがＨレベルとなると、スイッチングトランジスタＳＷがオフ状態となり、内部電源電圧ＩＮＶｃｃに従って定電流発生回路１０が定電流Ｉを生成する。この定電流発生回路１０へ与えられる内部電源電圧ＩＮＶｃｃの外部電源電圧ＥＸＶｃｃからの切換が行なわれる領域は、図５において、外部電源電圧ＥＸＶｃｃの値が小さい領域の、勾配を有する直線部分の領域に相当し、内部電源電圧ＩＮＶｃｃが所定の電圧レベル以上となると、この定電流発生回路１０からの定電流Ｉは、ほぼ一定の電流Ｉを生成する（先の式において示したように、電流Ｉ２のバイアス電圧ＶＢへの依存性は極めて小さい）。
【００８７】
以上のように、この発明の実施の形態２に従えば、定電流発生回路の電流源のＭＯＳトランジスタのゲートへ、内部電源電圧ＩＮＶｃｃを与えるように構成したため、外部電源電圧に対する依存性が極めて小さくされた定電流を発生することができる。
【００８８】
［実施の形態３］
図７は、この発明の実施の形態３に従う定電流発生回路の構成を示す図である。図７に示す定電流発生回路においては、電流源１が、外部電源ノードＥＸＶｃｃに接続されるソースと、接地ノードＶｓｓに接続されるゲートとを有するｐチャネルＭＯＳトランジスタＰＴ５と、このＭＯＳトランジスタＰＴ５のドレインと接地ノードＶｓｓとの間に接続されかつそのゲートがＭＯＳトランジスタＰＴ５のドレインに接続されるｎチャネルＭＯＳトランジスタＮＴ５と、内部ノードＮＡと接地ノードＶｓｓの間に接続されかつそのゲートがＭＯＳトランジスタＮＴ５のゲートおよびドレインに接続されるｎチャネルＭＯＳトランジスタＮＴ６を含む。
【００８９】
ＭＯＳトランジスタＰＴ５は、そのチャネル長Ｌが十分大きくされ、大きな抵抗値を有し、ＭＯＳトランジスタＮＴ５のゲート／ドレイン電圧を、ほぼこのＭＯＳトランジスタＮＴ５のしきい値電圧レベル程度とし、ＭＯＳトランジスタＮＴ５のゲート／ドレイン電圧の外部電源電圧ＥＸＶｃｃへの依存性を十分小さくする。ＭＯＳトランジスタＮＴ５およびＮＴ６はカレントミラー回路を構成し、このＭＯＳトランジスタＮＴ５を介して流れる電流のミラー電流がＭＯＳトランジスタＮＴ６を介して流れる。したがって、このＭＯＳトランジスタＮＴ６を介して流れる電流の外部電源電圧ＥＸＶｃｃへの依存性を極めて小さくすることができ、ノードＮＢの電位の外部電源電圧ＥＸＶｃｃ依存性を十分小さくする。
【００９０】
内部ノードＮＢの電位は、ＭＯＳトランジスタＰＴ２を介して流れる電流量を決定しており、したがって電流Ｉの電流値を決定し、さらに基準電圧Ｖｒｅｆの電圧レベルも決定している。この基準電圧Ｖｒｅｆに従って内部電源電圧ＩＮＶｃｃが調整されるため、内部ノードＮＢの電位の外部電源電圧ＥＸＶｃｃへの依存性を極めて小さくすることにより、内部電源電圧ＩＮＶｃｃの外部電源電圧ＥＸＶｃｃへの依存性を極めて小さくすることができる。
【００９１】
ＭＯＳトランジスタＰＴ５を介して流れる電流Ｉ３の大きさは、電圧／電流変換部３から出力される基準電流Ｉの大きさと同程度にするのが理想的である（消費電流の増大を抑制するため）。ＭＯＳトランジスタＮＴ５およびＮＴ６は物理的に隣接して配置される場合、製造パラメータのばらつきが、同じ方向にこれらのＭＯＳトランジスタＮＴ５およびＮＴ６において生じ、素子特性の変動が相殺され、電流Ｉ３と同じ大きさの電流をこのＭＯＳトランジスタＮＴ６を介して供給することができる。
【００９２】
しかしながら、ＭＯＳトランジスタＮＴ５とＭＯＳトランジスタＮＴ６の製造パラメータのばらつきにより、その特性が異なって変動する可能性がある。ＭＯＳトランジスタＮＴ５のコンダクタンス係数βが、ＭＯＳトランジスタＮＴ６のコンダクタンス係数よりも大きくなった場合、ＭＯＳトランジスタＮＴ６を介して流れる電流は、電流Ｉ３より小さくなり、応じて電流Ｉの大きさが小さくなり、必要とされる大きさの基準電流Ｉを供給することができなくなる可能性がある。このＭＯＳトランジスタＮＴ６のコンダクタンス係数が、ＭＯＳトランジスタＮＴ５のコンダクタンス係数よりも小さくなる可能性が存在する場合には、予め、ＭＯＳトランジスタＮＴ５のチャネル長さＬａ′を、ＭＯＳトランジスタＮＴ６のチャネル長さＬｂ′よりも長くする（ただしチャネル幅（ゲート幅）は同じとする）。これにより、製造パラメータがばらついて、ＭＯＳトランジスタＮＴ６のチャネル長さが長くなった場合、これらのＭＯＳトランジスタＮＴ５およびＮＴ６のコンダクタンス係数βを同じとすることができ、電流Ｉ３とほぼ同じ大きさの電流をＭＯＳトランジスタＰＴ１およびＮＴ６を介して流すことができ、応じて必要とされる大きさの基準電流Ｉを生成することができる。
【００９３】
またこれに代えて、ＭＯＳトランジスタＰＴ５を介して流れる電流Ｉ３が、基準電流Ｉよりも大きくなるように、ＭＯＳトランジスタＰＴ５のサイズを設計する。この場合、ＭＯＳトランジスタＮＴ５およびＮＴ６のサイズ（ゲート幅／ゲート長）を同じに設計し、製造パラメータがばらついたＭＯＳトランジスタＮＴ６のコンダクタンス係数βがＭＯＳトランジスタＮＴ５のそれよりも小さくされた場合においても、電流Ｉ３は、基準電流Ｉよりも大きいため、必要とされる大きさの電流をＭＯＳトランジスタＰＴ１およびＮＴ６を介して流すことができ、応じて必要とされる大きさの基準電流Ｉを生成することができる。
【００９４】
以上のように、この発明の実施の形態３に従えば、高抵抗素子を用いて電流を発生し、ダイオード接続されたＭＯＳトランジスタにより、基準電位を発生し、この基準電位を用いて内部ノードＮＡと接地ノードの間に接続される電流源トランジスタのゲート電位を調整しているため、このゲート電位の外部電源電圧ＥＸＶｃｃへの依存性を極めて小さくすることができ、応じて外部電源電圧ＥＸＶｃｃに対する依存性の極めて小さな定電流Ｉを発生することができる。また、この抵抗性負荷素子を流れる電流または、ダイオード接続されたＭＯＳトランジスタと電流源トランジスタのゲート長さを適当に調整することにより、製造パラメータがばらついても、電流源トランジスタとダイオード接続されたＭＯＳトランジスタを介して流れる電流をほぼ同じとすることができ、製造パラメータがばらついても、必要とされる大きさの基準電流を生成することができ、安定な定電流発生回路を実現することができる。
【００９５】
［実施の形態４］
図８は、この発明の実施の形態４に従う定電流発生回路の構成を示す図である。図８に示す構成においては、電流源１に含まれる、内部ノードＮＡと接地ノードＶｓｓに接続される電流源トランジスタとして、低しきい値電圧を有するＭＯＳトランジスタ（ローＶｔｈトランジスタと以下称す）ＮＴ７が用いられる。他の構成は、図７に示す構成と同じであり、対応する部分には同一の参照番号を付す。
【００９６】
ＭＯＳトランジスタにおいては、図９に、そのゲート電圧Ｖｇｓとドレイン電流Ｉｄｓの関係を示すように、しきい値電圧Ｖｔｈが小さいと、線形領域において流れる電流が他の通常のしきい値電圧を有するＭＯＳトランジスタよりも多くなる。図９においては、しきい値電圧Ｖｔｈ１のＭＯＳトランジスタのドレイン電流Ｉｄｓ１と、しきい値電圧Ｖｔｈ２のＭＯＳトランジスタのドレイン電流Ｉｄｓ２を示す。ローＶｔｈトランジスタＮＴ７は、しきい値電圧Ｖｔｈ１を有し、ＭＯＳトランジスタＮＴ５が、しきい値電圧Ｖｔｈ２を有する場合、動作点が線形領域に設定されるため、ＭＯＳトランジスタＮＴ５を介して流れる電流よりも、ローＶｔｈトランジスタＮＴ７を介して流れる電流が大きくなる。
【００９７】
したがって、製造パラメータのばらつきにより、このＭＯＳトランジスタＮＴ７のコンダクタンス係数がＭＯＳトランジスタＮＴ５のそれよりも小さくされた場合においても、十分な大きさの電流をＭＯＳトランジスタＰＴ１およびＮＴ７を介して流すことができ、必要とされる大きさの基準電流Ｉを生成することができる。また、製造パラメータのばらつきにより、ローＶｔｈトランジスタＮＴ７のしきい値電圧が高くなった場合においても、このトランジスタＮＴ７は、しきい値電圧がＭＯＳトランジスタＮＴ５のそれよりも十分小さいように設計されているため、ＭＯＳトランジスタＮＴ５のしきい値電圧よりもトランジスタＮＴ７のしきい値電圧が高くなるのを防止することができ、応じて必要とされる大きさの電流をＭＯＳトランジスタＰＴ１に流すことができ、必要とされる大きさの基準電流Ｉを生成することができる。
【００９８】
以上のように、この発明の実施の形態４に従えば、電流源トランジスタに低しきい値電圧のＭＯＳトランジスタを用いてこの低しきい値電圧のＭＯＳトランジスタのゲートへ、基準電圧を印加するように構成しているため、製造パラメータのばらつきの影響を受けることなく安定に必要とされる大きさの基準電流を生成することができ、また、実施の形態３と同様、外部電源電圧に依存性の小さな基準電流を生成することができる。
【００９９】
［実施の形態５］
図１０は、この発明の実施の形態５に従う定電流発生回路の構成を示す図である。この図１０に示す定電流発生回路は、電流源１において、ＭＯＳトランジスタＰＴ５とＭＯＳトランジスタＮＴ５の間に、そのゲートが外部電源電圧ＥＸＶｃｃを受けるように接続されるｎチャネルＭＯＳトランジスタＮＴ８が追加される点が図７に示す構成と異なっている。他の構成は、図７に示す定電流発生回路の構成と同じであり、対応する部分には同一参照番号を付す。ＭＯＳトランジスタＮＴ５およびＮＴ６のゲートは、ＭＯＳトランジスタＰＴ５のドレインに接続される。
【０１００】
ＭＯＳトランジスタＰＴ５は、外部電源電圧ＥＸＶｃｃが増加すると、そのゲート−ソース間電位差が大きくなり、チャネル抵抗が低下し、一方、逆に外部電源電圧ＥＸＶｃｃが低下すると、ゲート−ソース間電位差が小さくされ、チャネル抵抗が大きくなる。外部電源電圧ＥＸＶｃｃが上昇すると、ＭＯＳトランジスタＰＴ５を介して流れる電流が多くなり、ＭＯＳトランジスタＰＴ５のドレイン電位が低下する。応じてＭＯＳトランジスタＮＴ５のゲート電位が低下し、ＭＯＳトランジスタＮＴ５の供給電流量が低下し、ＭＯＳトランジスタＮＴ８のソース電位が上昇し、ＭＯＳトランジスタＮＴ８のゲート−ソース間電位差が小さくなり、このＭＯＳトランジスタＰＴ５から供給される電流量を低減し、ＭＯＳトランジスタＰＴ５のドレイン電位（ＭＯＳトランジスタＮＴ５のゲート電位）を上昇させる。
【０１０１】
一方、外部電源電圧ＥＸＶｃｃが低下すると、ＭＯＳトランジスタＰＴ５のゲート−ソース間電位差が小さくなり、ＭＯＳトランジスタＰＴ５を介して供給される電流量が低下し、ＭＯＳトランジスタＰＴ５のドレイン電位、すなわちＭＯＳトランジスタＮＴ５のゲート電位が上昇する。この結果、ＭＯＳトランジスタＮＴ５を介して流れる電流が多くなり、ＭＯＳトランジスタＮＴ８のソース電位が低下し、ＭＯＳトランジスタＮＴ８のゲート−ソース間電位差が大きくなり、大きな電流を流し、このＭＯＳトランジスタＰＴ５のドレイン電位、すなわちＭＯＳトランジスタＮＴ５のゲート電位を低下させる。これにより、ＭＯＳトランジスタＮＴ５のゲート電位の外部電源電圧ＥＸＶｃｃへの依存性が低減され、外部電源電圧ＥＸＶｃｃに対する依存性の極めて小さな電流をＭＯＳトランジスタＰＴ１およびＮＴ６に流すことができ、応じて基準電流Ｉの外部電源電圧ＥＸＶｃｃへの依存性をより小さくすることができる。
【０１０２】
以上のように、この発明の実施の形態５に従えば、電流源の基準電位発生部において、負荷抵抗性素子としてのＭＯＳトランジスタＰＴ５と基準電位発生のためのＭＯＳトランジスタＮＴ５の間に外部電源電圧ＥＸＶｃｃをゲートに受けるＭＯＳトランジスタＮＴ８を接続しているため、ＭＯＳトランジスタＮＴ５のゲート電位の外部電源電圧ＥＸＶｃｃへの依存性を極めて小さくすることができ、外部電源電圧ＥＸＶｃｃに対する依存性の極めて小さな基準電流Ｉを生成することができ、結果として、外部電源電圧ＥＸＶｃｃに対する依存性の極めて小さな内部電源電圧ＩＮＶｃｃを生成することができる。
【０１０３】
［実施の形態６］
図１１は、この発明の実施の形態６に従う定電流発生回路の構成を示す図である。図１１においては、外部電源ノードＥＸＶｃｃに、電流源１１、電流／電圧変換素子１２および電圧／電流変換部１３が結合される。電流源１１と接地ノードＶｓｓの間に、そのゲートとドレインが相互接続されたｎチャネルＭＯＳトランジスタＮＴ１１が接続され、電流／電圧変換素子１２と接地ノードＶｓｓの間に、ＭＯＳトランジスタＮＴ１２および抵抗素子ＲＲが直列に接続される。ＭＯＳトランジスタＮＴ１２は、ゲートがＭＯＳトランジスタＮＴ１１のゲートに接続される。ＭＯＳトランジスタＮＴ１２のコンダクタンス係数（またはゲート幅とゲート長の比）は、ＭＯＳトランジスタＮＴ１１のそれの１０倍程度に設定される。
【０１０４】
電流源１１は、外部電源ノードとＭＯＳトランジスタＮＴ１１の間に接続され、かつそのゲートが接地ノードへ結合されるｐチャネルＭＯＳトランジスタＰＴ１１を含む。ＭＯＳトランジスタＰＴ１１は、そのチャネル長が十分大きくされ、高抵抗の負荷素子として作用し、ＭＯＳトランジスタＮＴ１１へ流れる電流を決定する。
【０１０５】
電流／電圧変換素子１２は、外部電源ノードＥＸＶｃｃとＭＯＳトランジスタＮＴ１２の間に接続されかつそのゲートおよびドレインが相互接続されるｐチャネルＭＯＳトランジスタＰＴ１２を含む。
【０１０６】
電圧／電流変換部１３は、外部電源ノードＥＸＶｃｃに一方導通ノード（ソース）が接続されかつそのゲートがＭＯＳトランジスタＰＴ１２のゲートおよびドレインに接続されるｐチャネルＭＯＳトランジスタＰＴ１３を含む。このＭＯＳトランジスタＰＴ１３のドレインから基準電流Ｉが出力される。
【０１０７】
この図１１に示す定電流発生回路の構成は、実質的に、図２に示す定電流発生回路の電源電圧の極性およびＭＯＳトランジスタの導電型を反対にしたものである。この図１１に示す定電流発生回路においても、ＭＯＳトランジスタＮＴ１１およびＮＴ１２のコンダクタンス係数（またはゲート幅とゲート長の比）の差により、ＭＯＳトランジスタＮＴ１２のソース電位とＭＯＳトランジスタＮＴ１１のソース電位とに差を生じさせ、この差を抵抗素子ＲＲにより、電流Ｉに変換している。したがって、先の図３を参照して説明した電流と同じ大きさの電流が流れる。
【０１０８】
ＭＯＳトランジスタＰＴ１２およびＰＴ１３は、カレントミラー回路を構成している。したがって、これらのＭＯＳトランジスタＰＴ１２およびＰＴ１３のサイズ（ゲート幅とゲート長の比）が同じであれば、このＭＯＳトランジスタＰＴ１２を介して流れる電流と同じ大きさの電流が基準電流Ｉとして出力される。ＭＯＳトランジスタＰＴ１２を介して流れる電流は、ＭＯＳトランジスタＮＴ１２により決定されている。したがって、先の図２に示す定電流発生回路と同様にして、外部電源電圧ＥＸＶｃｃに対する依存性の小さな基準電流Ｉを生成することができる。また、抵抗素子ＲＲの正の温度特性により、温度上昇時、ＭＯＳトランジスタＮＴ１２のソース電位が上昇し、電流Ｉが低下する。すなわち、この基準電流Ｉは、負の温度特性を備えている。したがって、基準電圧発生回路として、先の図１９に示す回路を用いれば、その基準電圧発生部のチャネル抵抗の正の温度特性を補償し、弱い正の温度特性を備える基準電圧Ｖｒｅｆを発生することができる。
【０１０９】
この図１１に示す定電流発生回路においては、電圧／電流変換部１３は、ＭＯＳトランジスタＰＴ１３で構成されるだけであり、回路占有面積を低減することができる。
【０１１０】
また、この図１１に示す構成においても、ＭＯＳトランジスタＰＴ１２とＭＯＳトランジスタＰＴ１１のゲートは分離されており、フィードバックループは存在せず、「オープンループ型」定電流発生回路であり、発振などは生じず、安定に所望のレベルの基準電流を生成することができる。
【０１１１】
電流源１１は、１つのＭＯＳトランジスタＰＴ１１で構成し、このＭＯＳトランジスタＰＴ１１のゲートは接地電位を受けるように結合されており、外部電源電圧ＥＸＶｃｃが所定値以上上昇すると、即座にこのＭＯＳトランジスタＰＴ１１が導通し常時電流を供給するため、スタートアップ回路などが不要となり、回路占有面積が低減される。
【０１１２】
［実施の形態７］
図１２は、この発明の実施の形態７に従う定電流発生回路の構成を示す図である。この図１２に示す定電流発生回路は、電流源１１の構成が図１１に示す定電流発生回路のそれと異なる。残りの部分は同じであり、対応する部分には同一参照番号を付し、その詳細説明は省略する。
【０１１３】
図１２において、電流源１１は、外部電源ノードＥＸＶｃｃにその一方導通ノード（ソース）が接続されかつそのゲートおよび他方導通ノード（ドレイン）が相互接続されるｐチャネルＭＯＳトランジスタＰＴ１０と、ＭＯＳトランジスタＰＴ１０のゲート／ドレインと接地ノードＶｓｓとの間に接続されかつそのゲートが外部電源電圧ＥＸＶｃｃを受けるように接続されるｎチャネルＭＯＳトランジスタＮＴ１３と、外部電源ノードＥＸＶｃｃとＭＯＳトランジスタＮＴ１１との間に接続されかつそのゲートがＭＯＳトランジスタＰＴ１０のゲート／ドレインに接続されるｐチャネルＭＯＳトランジスタＰＴ１１を含む。
【０１１４】
この電流源１１の構成においては、ＭＯＳトランジスタＮＴ１３が、大きなチャネル長Ｌを有し、高抵抗負荷素子として機能し、外部電源電圧ＥＸＶｃｃに従って一定の電流を供給する。ＭＯＳトランジスタＮＴ１３がオン状態となると、外部電源ノードＥＸＶｃｃから接地ノードＶｓｓへ電流Ｉ４が流れ、この電流Ｉ４に従ってＭＯＳトランジスタＰＴ１０のゲート電位が決定される。このＭＯＳトランジスタＰＴ１０のゲート電位は、ＥＸＶｃｃ−｜Ｖｔｈｐ｜−Ｉ４・Ｒｃでほぼ近似される。ここで、Ｒｃは、ＭＯＳトランジスタＰＴ１０のチャネル抵抗を示し、かつＶｔｈｐは、ＭＯＳトランジスタＰＴ１２のしきい値電圧を示す。電流Ｉ４は、ＭＯＳトランジスタＮＴ１２のコンダクタンス係数と、外部電源電圧ＥＸＶｃｃと、ＭＯＳトランジスタＮＴ１０のしきい値電圧とにより決定される。
【０１１５】
ＭＯＳトランジスタＰＴ１１およびＰＴ１０が、ほぼ同じサイズであれば（コンダクタンス係数βが同じであれば）、ＭＯＳトランジスタＰＴ１１に、電流Ｉ４が流れる。ＭＯＳトランジスタＰＴ１１およびＰＴ１０は、カレントミラー回路を構成しており、外部電源電圧ＥＸＶｃｃが変動した場合、この外部電源電圧ＥＸＶｃｃの変動は、ＭＯＳトランジスタＰＴ１１およびＰＴ１０に共通に現われるため、この外部電源電圧ＥＸＶｃｃの変動は相殺され、この外部電源電圧ＥＸＶｃｃの変動に対する影響は極めて抑制された電流がＭＯＳトランジスタＰＴ１０を介して流れる。これにより、ＭＯＳトランジスタＰＴ１０およびＮＴ１２を介して流れる電流Ｉは、外部電源電圧ＥＸＶｃｃに対する依存性を小さくすることができ、応じて基準電流Ｉの外部電源電圧ＥＸＶｃｃに対する依存性を小さくすることができる。
【０１１６】
このＭＯＳトランジスタＰＴ１１およびＰＴ１０は、近接して形成される。しかしながらこれらのＭＯＳトランジスタＰＴ１１およびＰＴ１０の製造パラメータなどのばらつきにより、素子特性が異なる可能性がある。この場合、図７に示す構成と同様の措置を行なう。すなわち、ＭＯＳトランジスタＰＴ１２のゲート長さＬｄをＭＯＳトランジスタＰＴ１０のゲート長さＬｃよりも長くする。ＭＯＳトランジスタＰＴ１０のコンダクタンス係数は、ＭＯＳトランジスタＰＴ１１のコンダクタンス係数よりも小さくされる。製造パラメータのばらつきにより、このＭＯＳトランジスタＰＴ１１のゲート長さが長くなり、コンダクタンス係数が小さくなっても、このＭＯＳトランジスタＰＴ１１のコンダクタンス係数がＭＯＳトランジスタＰＴ１０のコンダクタンス係数に近くなるだけであり、電流Ｉ４とほぼ同じ大きさの電流Ｉ３を供給することができる。これにより、製造パラメータがばらついても、必要とされる大きさの基準電流を供給することができ、応じて必要な電圧レベルの基準電圧Ｖｒｅｆを生成することができる。
【０１１７】
またこれに代えて、先の図７に示す構成と同様、電流Ｉ４の値が、電流Ｉ３の値よりも大きくなるように予め設計する。製造パラメータがばらつき、ＭＯＳトランジスタＰＴ１１のコンダクタンス係数が小さくされても、電流Ｉ４は、予め大きく設定されているため、必要とされる大きさの電流Ｉ３を供給することができる（ただしこの場合には、ＭＯＳトランジスタＰＴ１１およびＰＴ１０のコンダクタンス係数は同じように設計される）。
【０１１８】
したがって、この図１２に示す実施の形態７に従う定電流発生回路の構成によっても、先の図７に示す実施の形態３と同様の効果を得ることができ、外部電源電圧に対する依存性の少ない基準電流、すなわち基準電圧を生成することができる。
【０１１９】
［実施の形態８］
図１３は、この発明の実施の形態８に従う定電流発生回路の構成を示す図である。図１３に示す定電流発生回路は、電流源１１において、しきい値電圧の絶対値の小さなｐチャネルＭＯＳトランジスタＰＴ１４が外部電源ノードＥＸＶｃｃとＭＯＳトランジスタＮＴ１１の間に接続される点を除いて、図１２に示す定電流発生回路の構成と同じである。対応する部分には同一参照番号を付し、その詳細説明は省略する。
【０１２０】
このＭＯＳトランジスタＰＴ１４のゲート長さは、比較的大きくされる。ＭＯＳトランジスタＰＴ１０のゲート／ドレイン電位は、ほぼそのしきい値電圧の絶対値の近い電圧レベルである。製造パラメータのばらつきにより、このＭＯＳトランジスタＰＴ１４のしきい値電圧の絶対値が大きくなっても、このＭＯＳトランジスタＰＴ１４のしきい値電圧の絶対値は、予め十分小さく設定されているため、確実にこのＭＯＳトランジスタＰＴ１４をオン状態として、電流を外部電源ノードＥＸＶｃｃからＭＯＳトランジスタＮＴ１１へ供給することができる。
【０１２１】
しきい値電圧の絶対値が小さい場合、その線形領域においては、先の図１０においてｎチャネルＭＯＳトランジスタについて示したように、比較的大きな電流が流れる。この大きな電流は、そのゲート長Ｌを比較的大きくすることにより抑制し、電流Ｉ４とほぼ同じ大きさの電流Ｉ３を流すようにする（ＭＯＳトランジスタＰＴ１４のコンダクタンス係数βは少し小さくする）。これにより、製造パラメータのばらつきなどが生じても確実に電流源１１からＭＯＳトランジスタＮＴ１１へ電流を供給することができ、外部電源電圧ＥＸＶｃｃ投入後比較的早いタイミングでＭＯＳトランジスタＰＴ１４をオン状態として（ＭＯＳトランジスタＰＴ１０のオンする前に、ＭＯＳトランジスタＰＴ１４がオン状態とすることができる）、高速で安定に基準電流Ｉを生成することができる。
【０１２２】
［実施の形態９］
図１４は、この発明の実施の形態９に従う定電流発生回路の構成を示す図である。図１４に示す定電流発生回路は、電流源１１の構成が、図１２に示す定電流発生回路の構成と異なる。図１４に示す電流源１１は、ＭＯＳトランジスタＰＴ１０とＭＯＳトランジスタＮＴ１３の間に、ゲートが接地電圧Ｖｓｓを受けるように接続されるｐチャネルＭＯＳトランジスタＰＴ１５がさらに設けられる点が図１２に示す構成と異なっている。
【０１２３】
ＭＯＳトランジスタＮＴ１３は、外部電源電圧ＥＸＶｃｃの電圧レベルが上昇すると、その駆動電流が増加し、ＭＯＳトランジスタＰＴ１０のゲート電位を低下させる。このＭＯＳトランジスタＰＴ１０のゲート電位が低下すると、ＭＯＳトランジスタＰＴ１０を介して流れる電流が増加し、ＭＯＳトランジスタＰＴ１５のソース電位が上昇する。応じてＭＯＳトランジスタＰＴ１５が、そのゲート−ソース間電位差が拡大し、大きな電流をＭＯＳトランジスタＮＴ１３へ供給し、このＭＯＳトランジスタＰＴ１０のゲート電位の低下を抑制する。
【０１２４】
一方、外部電源電圧ＥＸＶｃｃが低下すると、ＭＯＳトランジスタＮＴ１３の駆動電流量が低下する。この電流低下に従って、ＭＯＳトランジスタＰＴ１０のゲート電位が上昇し、応じてＭＯＳトランジスタＰＴ１０のゲート−ソース間電位差が小さくなり、その駆動電流が小さくなる。
【０１２５】
応じて、ＭＯＳトランジスタＰＴ１５のゲート−ソース間電位差が小さくなり、ＭＯＳトランジスタＰＴ１５がＭＯＳトランジスタＮＴ１３へ与える電流量が小さくなり、応じてＭＯＳトランジスタＰＴ１０のゲート電位の上昇は抑制される。これにより、ＭＯＳトランジスタＰＴ１０およびＰＴ１１のゲート電位の外部電源電圧ＥＸＶｃｃ依存性が大幅に低減され、ＭＯＳトランジスタＰＴ１１を介して流れる電流Ｉ３の外部電源電圧ＥＸＶｃｃへの依存性が大幅に低減される。応じて、電圧／電流変換部１３から出力される基準電流Ｉの外部電源電圧ＥＸＶｃｃへの依存性が大幅に低減される。
【０１２６】
以上のように、この発明の実施の形態９に従えば、電流源１１において、接地電位をゲートに受けるｐチャネルＭＯＳトランジスタＰＴ１５を、ＭＯＳトランジスタＰＴ１０と電流源となる負荷ＭＯＳトランジスタＮＴ１３の間に接続したため、このＭＯＳトランジスタＰＴ１０のゲート電位の外部電源電圧ＥＸＶｃｃへの依存性が大幅に低減され、安定な基準電流Ｉを生成することができる。
【０１２７】
［実施の形態１０］
図１５は、この発明の実施の形態１０に従う定電流発生回路の構成を示す図である。図１５において、定電流発生回路１０は、外部電源ノードＥＸＶｃｃを介して外部電源線２３に電気的に接続されかつ接地ノードＶｓｓを介して接地線２７に接続される。外部電源線２３は、ローパスフィルタ２４を介して電源パッド２２に接続される。この電源パッド２２は、ボンディングワイヤを介して外部からの電源電圧Ｖｃｃを受けるリード端子２１に接続される。ローパスフィルタ２４は、外部電源線２３に挿入される抵抗素子２４ａと、外部電源線２３と接地ノードＶｓｓの間に接続される容量２４ｂを含む。
【０１２８】
接地線２７は、ローパスフィルタ２８を介して接地パッド２６に接続される。この接地パッド２６は、ボンディングワイヤを介して外部からの接地電圧Ｖｓｓを受けるリード端子２５に接続される。ローパスフィルタ２８は、この接地線２７に介挿される抵抗素子２８ａと、接地線２７と外部電源ノードＥＸＶｃｃとの間に接続される容量２８ｂを含む。容量２４ｂおよび２８ｂは、たとえばＭＯＳキャパシタで構成することにより、容量の占有面積を低減する。ローパスフィルタ２４および２８の遮断周波数ｆｃは、１／（２・π・Ｒ・Ｃ）で与えられる。ここで、Ｒは、抵抗素子２４ａまたは２８ａの抵抗値を示し、Ｃは、容量２４ｂまたは２８ｂの容量値を示す。
【０１２９】
外部電源線２３および接地線２７は、ローパスフィルタ２４および２８を介して外部のリード端子２１および２５にそれぞれ結合される。したがって、外部電源電圧ＥＸＶｃｃおよび外部接地電圧Ｖｓｓにノイズが発生しても、このローパスフィルタ２４ａおよび２８ａによりノイズが吸収され、外部電源線２３上の電源電圧ＥＸＶｃｃおよび接地線２７上の接地電圧Ｖｓｓのノイズの影響を受けることなく安定に一定の電圧レベルを保持することができる。外部電源ノードＥＸＶｃｃおよび接地ノードＶｓｓが定電流発生回路１０に対する両動作電源電圧を供給しており、したがって定電流発生回路１０は、ローパスフィルタ２４および２８によるそのレイアウトへの影響を受けることがなく、小占有面積でこの外部の電源電圧Ｖｃｃおよび外部からの接地電圧Ｖｓｓのノイズの影響を受けることなく安定に動作して、所望の安定な基準電流Ｉを生成することができる。定電流発生回路は実施の形態１ないし９のいずれの構成でもよい。
【０１３０】
なお、このローパスフィルタ２４および２８は、一方のみが設けられてもよい。
【０１３１】
以上のように、この発明の実施の形態１０に従えば、外部電源線および接地線にローパスフィルタを設けたため、定電流発生回路のレイアウトに影響を及ぼすことなく、ノイズの影響を受けることなく安定な外部電源電圧ＥＸＶｃｃおよび接地電圧Ｖｓｓを定電流発生回路へ供給することができ、安定に所望の電圧レベルのノイズの影響を受けることのない基準電流を生成することができる。
【０１３２】
［実施の形態１１］
図１６は、この発明の実施の形態１１に従う定電流発生回路の構成を示す図である。図１６においては、電流／電圧変換素子２からの電圧情報に従って基準電流Ｉを生成する電圧／電流変換部３の構成が示される。図１６において、電圧／電流変換部３は、ノードＮＥと接地ノードＶｓｓの間に接続され、そのゲートに電流／電圧変換素子２で生成された電圧を受けるｎチャネルＭＯＳトランジスタＮＴ３と、外部電源ノードＥＸＶｃｃと内部ノードＮＥの間に接続されかつそのゲートが内部ノードＮＥに接続されるｐチャネルＭＯＳトランジスタＰＴ３と、外部電源ノードＥＸＶｃｃと電流出力ノードＮＦとの間に互いに並列に結合されるｐチャネルＭＯＳトランジスタＰ１〜Ｐｍと、ＭＯＳトランジスタＰ２〜Ｐｍと直列にそれぞれ接続される溶断可能なリンク素子ＦＬ２〜ＦＬｍを含む。ＭＯＳトランジスタＰ１〜Ｐｍのコンダクタンス係数（またはゲート幅とゲート長の比）は、ＭＯＳトランジスタＰＴ３のそれの１／ｎ倍とされる。ｎは２以上の整数である。リンク素子がＭＯＳトランジスタＰ１に対して設けられていないのは、このＭＯＳトランジスタＰ１は外部電源ノードＥＸＶｃｃと電流出力ノードＮＦとの間に接続されて電流を供給するために用いられるためである。
【０１３３】
ＭＯＳトランジスタＰ１〜Ｐｍのゲートは、ＭＯＳトランジスタＰＴ３のゲートに接続される。したがって、このＭＯＳトランジスタＰＴ３とＭＯＳトランジスタＰ１〜Ｐｍは、カレントミラー回路を構成する。リンク素子ＦＬ２〜ＦＬｍを選択的に溶断することにより、この電流出力ノードＮＦから出力される基準電流Ｉの電流値を決定することができる。リンク素子ＦＬ２〜ＦＬｍがすべて導通状態にあれば、ＭＯＳトランジスタＰ１〜Ｐｍがすべて外部電源ノードＥＸＶｃｃから電流出力ノードＮＦへ電流を供給する。一方、リンク素子ＦＬ２〜ＦＬｍを選択的に溶断することにより、この基準電流Ｉの電流値は、選択的に小さくすることができる。したがって、この基準電流Ｉの電流値を、Ｉｃ／ｎのステップで調節することができる。ここで、電流Ｉｃは、ＭＯＳトランジスタＰＴ３を流れる電流である。
【０１３４】
基準電圧発生部３０は、この基準電流Ｉを受ける、ｐチャネルＭＯＳトランジスタＰＴ２０で構成される。ＭＯＳトランジスタＰＴ２０は、そのゲートおよびドレインが接地ノードＶｓｓに接続され、抵抗モードで動作する。このＭＯＳトランジスタＰＴ２０のチャネル抵抗をＲ２０とすると、基準電圧Ｖｒｅｆは、次式で与えられる。
【０１３５】
Ｖｒｅｆ＝Ｉ・Ｒ２０＋Ｖｔｈ
ここで、Ｖｔｈは、ＭＯＳトランジスタＰＴ２０のしきい値電圧の絶対値を示す。リンク素子ＦＬ２〜ＦＬｍを選択的に溶断することにより、電流Ｉは、Ｉｃ／ｎのステップで調節することができる。したがって基準電圧Ｖｒｅｆは、Ｉｃ・Ｒ２０／ｎのステップで調節することができる。ＭＯＳトランジスタＰ１〜Ｐｍは、それぞれ並列に接続されており、それらのバックゲートは、図１６には明確には示さないが、それぞれ外部電源ノードＥＸＶｃｃに接続され、ゲートは、ＭＯＳトランジスタＰＴ３のゲートに接続される。したがって、これらのＭＯＳトランジスタＰ１〜Ｐｍのバックゲートバイアス効果は同じであり、これらのＭＯＳトランジスタＰ１〜Ｐｍのバックゲートバイアス効果を考慮してリンク素子を溶断する必要がなく、容易に基準電圧Ｖｒｅｆの調節を行なうことができる。
【０１３６】
なお、図１６に示す構成において、ＭＯＳトランジスタＰ１〜Ｐｍのゲート幅の総和が、ＭＯＳトランジスタＰＴ３のゲート幅に等しくなるように設定されてもよく、また、このＭＯＳトランジスタＰ１〜Ｐｍの数を多くし、この基準電流出力ノードＮＦから出力される電流Ｉを、ＭＯＳトランジスタＰＴ３を介して流れる電流Ｉｃよりも大きくするように調整される構成が用いられてもよい。
【０１３７】
なお、この図１６に示す電圧／電流変換部３における基準電流値を調整するための互いに並列に接続されるＭＯＳトランジスタを用いる構成は、図１１〜１４に示す構成に適用されてもよく、また図１９に示す従来の基準電流発生回路において利用されてもよい。
【０１３８】
以上のように、この発明の実施の形態１１に従えば、基準電流を生成するためのカレントミラー回路のスレーブ段のＭＯＳトランジスタのゲート幅をマスタ段のＭＯＳトランジスタのゲート幅の１／ｎ倍とし、これらのＭＯＳトランジスタに直列に接続されるリンク素子を選択的に溶断することにより、容易に基準電圧の電圧レベルの調整を行なうことが可能となる。
【０１３９】
［その他の適用例］
この発明に従う定電流発生回路は、ＤＲＡＭの内部電源電圧を生成するための基準電圧発生のために好ましくは用いられる。しかしながら、半導体装置内の一定の基準電流が必要とされる定電流回路としても利用することができる。また、外部電源電圧と内部電源電圧の２つの電源電圧が用いられず、単に単一の外部電源電圧のみが用いられる構成であっても、定電流が必要とされるところに本発明に従う定電流発生回路は適用可能である。
【０１４０】
【発明の効果】
以上のように、この発明に従えば、カレントミラー回路を構成するＭＯＳトランジスタのゲート幅（コンダクタンス係数）が異ならされ、これらのコンダクタンス係数の差が、抵抗素子により電流に変換される定電流発生回路において、これらのカレントミラー回路に電流を供給する電流源と、このカレントミラー回路からの電流を電圧情報に変換する電流／電圧変換素子とをそれぞれ分離して設けたため、フィードバックループは形成されず、いわゆる「オープンループ型」基準電流発生回路が実現され、フィードバックループのノイズによる発振を防止することができ、またこのカレントミラー回路に電流が流れなくなる「デッドロック現象」をも防止することができ、安定に必要とされる大きさの電流を供給することのできる定電流発生回路を実現することができる。
【０１４１】
また、このような低電流発生回路を利用して内部電源電圧を外部電源電圧から生成しており、安定に所望の電圧レベルの内部電源電圧を小占有面積の回路を利用して生成することができる。
すなわち、請求項１に係る発明に従えば、定電流発生回路において電流源トランジスタの制御電極に内部電源電圧を与えており、外部電源電圧に対する依存性の小さな定電流を生成して応じて外部電源電圧に対する依存性の小さな基準電圧を生成することができ、この基準電圧に基づいて内部電源電圧を生成することにより安定に発振を生じさせることのない内部電源電圧を生成することができる。
また、内部電源線に結合される容量素子により内部電源電圧生成のフィードバックループのノイズを抑制することができ、このループの発振を防止することができ安定に内部電源電圧を生成することができる。
【０１４２】
請求項２に係る発明に従えば、電源投入検出信号に従って内部電源線を外部電源伝供給ノードに結合しており、電源投入時において高速で内部電源電圧を外部電源電圧に従って生成することができ、また、定電流発生部においてスタートアップ回路を設ける必要がなく外部電源電圧投入後即座に定電流発生を行うことができる。
【０１４３】
請求項３に係る発明に従えば、抵抗素子をポリシリコン抵抗または拡散抵抗で構成しており、電界効果トランジスタのチャネル抵抗の温度依存性を補償して必要とされる弱いせいの温度依存性を有する基準電圧を生成することができる。
【０１４４】
請求項４に係る発明に従えば、定電流発生部の電流源トランジスタを、コンダクタンス係数が抵抗素子の抵抗値よりも大きな抵抗値を与えるようにチャネル長を長くしており、抵抗素子として機能して安定に内部電源電圧に従って一定の電流を供給することができる。
【図面の簡単な説明】
【図１】 この発明に従う定電流発生回路の原理的構成を示す図である。
【図２】 この発明の実施の形態１に従う定電流発生回路の構成を示す図である。
【図３】 図２に示す定電流発生回路の動作を説明するための図である。
【図４】 この発明の実施の形態２に従う定電流発生回路の構成を示す図である。
【図５】 内部電源電圧と外部電源電圧との関係を示す図である。
【図６】 この発明に従う定電流発生回路を用いる内部電源電圧発生部の構成を概略的に示す図である。
【図７】 この発明の実施の形態３に従う定電流発生回路の構成を示す図である。
【図８】 この発明の実施の形態４に従う定電流発生回路の構成を示す図である。
【図９】 図８に示す定電流発生回路の動作を説明するための図である。
【図１０】 この発明の実施の形態５に従う定電流発生回路の構成を示す図である。
【図１１】 この発明の実施の形態６に従う定電流発生回路の構成を示す図である。
【図１２】 この発明の実施の形態７に従う定電流発生回路の構成を示す図である。
【図１３】 この発明の実施の形態８に従う定電流発生回路の構成を示す図である。
【図１４】 この発明の実施の形態９に従う定電流発生回路の構成を示す図である。
【図１５】 この発明の実施の形態１０に従う定電流発生回路の構成を示す図である。
【図１６】 この発明の実施の形態１１に従う定電流発生回路の構成を示す図である。
【図１７】 従来の内部電源電圧発生部の構成を概略的に示す図である。
【図１８】 図１７に示す比較器の構成の一例を示す図である。
【図１９】 図１７に示す基準電圧発生回路の構成を示す図である。
【符号の説明】
１ 電流源、２ 電流／電圧変換素子、３ 電圧／電流変換部、ＰＴ１〜ＰＴ５，ＰＴ１１〜ＰＴ１５，Ｐ１〜Ｐｍ ｐチャネルＭＯＳトランジスタ、ＮＴ１〜ＮＴ６，ＮＴ１１〜ＮＴ１３ ｎチャネルＭＯＳトランジスタ、１１ 電流源、１２ 電流／電圧変換素子、１３ 電圧／電流変換部、２４ リード端子、２２ 電源パッド、２３ 外部電源線、２４ ローパスフィルタ、２５ リード端子、２６ パッド、２７ 接地線、２８ ローパスフィルタ。
【発明の属する技術分野】
この発明は定電流発生回路に関し、特に、外部電源電圧を降圧して内部電源電圧を生成する内部電源降圧回路に用いられる定電流発生回路に関する。より特定的には、この発明は、内部電源降圧回路において内部電源電圧レベルを決定する基準電圧を発生するために用いられる定電流を発生する回路に関する。
【０００２】
【従来の技術】
半導体装置などの消費電力を低減するためには、その動作電源電圧を低くするのが有効である。動作電源電圧を低くすると、負荷容量（内部配線）の充放電電流が、この電源電圧の低下分減少する。したがって、消費電力Ｐが、電流Ｉと電源電圧Ｖの積で与えられるため（Ｐ＝Ｉ・Ｖ）、電源電圧の低電圧化を実施すると、電流および電圧ともに低下するため、動作電源電圧の低減率の自乗に比例して消費電力が減少する。
【０００３】
たとえば、広く用いられているＤＲＡＭ（ダイナミック・ランダム・アクセス・メモリ）などの汎用メモリを例にとると、この汎用メモリは、以下のような内部構成を有する。内部回路の構成要素であるＭＯＳトランジスタ（絶縁ゲート型電界効果トランジスタ）のゲート長（チャネル長）は各世代において微細加工の限界付近までスケールダウンし、ＭＯＳトランジスタの占有面積を低減する。一方、オンチップに設けられた降圧回路を用いて外部から供給される電源電圧を内部で降圧して、汎用メモリの内部回路をこの内部降圧電源電圧で動作させる。このように、外部の汎用ＬＳＩ（大規模集積回路）の電源電圧と汎用メモリの外部から供給される電源電圧とを等しく保ち、単一電源のシステムを構成し、かつ前世代の汎用メモリとの互換性を維持する。この内部降圧電源電圧を用いることにより、スケールダウンされたＭＯＳトランジスタの耐圧特性が保障され、高信頼性および低消費電力をともに実現することができる。
【０００４】
この内部電源降圧方式は、さらに以下のような特徴を有する。すなわち、降圧電源電圧が外部電源電圧よりも十分に低く一定値に設定されている場合には、外部電源電圧が変動しても、その変動の影響を受けず安定に一定のレベルに保持され、構成要素であるＭＯＳトランジスタのゲート電位は、この外部電源電圧の変動の影響を受けず、したがって、内部回路の動作速度は、外部電源電圧の影響を受けず、安定になる。また、この内部電源電圧が正の温度特性を有する場合、温度上昇により、構成要素であるＭＯＳトランジスタの動作速度が低下しても、温度上昇に伴って内部電源電圧が上昇し、応じてＭＯＳトランジスタのゲートへ与えられるＨレベルの電位も上昇し、ＭＯＳトランジスタの電流駆動力が増大し、温度上昇による動作速度の低下を抑制することができる。
【０００５】
図１７は、従来の内部電源降圧回路の構成を概略的に示す図である。図１７において、内部電源降圧回路は、外部電源電圧ＥＸＶｃｃおよび接地電圧Ｖｓｓを両動作電源電圧として動作して基準電圧Ｖｒｅｆを発生する基準電圧発生回路ＶＲＧと、外部電源電圧ＥＸＶｃｃおよび接地電圧Ｖｓｓを両動作電源電圧として動作し、基準電圧Ｖｒｅｆと内部電源線ＰＳＬ上の内部電源電圧ＩＮＶｃｃを比較する比較器ＣＭＰと、比較器ＣＭＰの出力信号に従って外部電源ノードＥＸＶｃｃ（電源ノードとそこに与えられる電圧を同じ符号で示す）から内部電源線ＰＳＬへ電流を供給するｐチャネルＭＯＳトランジスタで構成されるドライブトランジスタＤＴを含む。
【０００６】
基準電圧発生回路ＶＲＧは、その内部構成は後に詳細に説明するが、外部電源電圧ＥＸＶｃｃが所定電圧レベル以上のときに、この外部電源電圧ＥＸＶｃｃに依存しない基準電圧Ｖｒｅｆを発生する。
【０００７】
比較器ＣＭＰは、内部電源電圧ＩＮＶｃｃが基準電圧Ｖｒｅｆよりも低い場合には、その出力信号レベルを低下させ、一方、内部電源電圧ＩＮＶｃｃが基準電圧Ｖｒｅｆよりも高い場合には、Ｈレベルの信号を出力する。ドライブトランジスタＤＴは、この比較器ＣＭＰの出力信号の電位レベルが低下すると、そのコンダクタンスが大きくなり、大きな電流を供給する。一方、基準電圧Ｖｒｅｆよりも内部電源電圧ＩＮＶｃｃが高くなると、ドライブトランジスタＤＴは、そのコンダクタンスが小さくされ、内部電源線ＰＳＬ上への電流供給を停止する。したがって、この内部電源降圧回路は、内部電源電圧ＩＮＶｃｃを、基準電圧Ｖｒｅｆのレベルに維持する。内部回路ＩＮＣが、この内部電源線ＰＳＬ上の内部電源電圧ＩＮＶｃｃを一方動作電源電圧として動作する。
【０００８】
図１８は、図１７に示す比較器ＣＭＰの構成の一例を示す図である。図１８において、比較器ＣＭＰは、外部電源ノードＥＸＶｃｃから電流を供給され、カレントミラー段を構成するｐチャネルＭＯＳトランジスタＴＰａおよびＴＰｂと、ＭＯＳトランジスタＴＰａおよびＴＰｂから電流を供給され、基準電圧Ｖｒｅｆおよび内部電源電圧ＩＮＶｃｃを比較する比較段を構成するｎチャネルＭＯＳトランジスタＴＮａおよびＴＮｂと、ＭＯＳトランジスタＴＮａおよびＴＮｂの一方導通ノードと接地ノードＶｓｓの間に接続される、電流源となるｎチャネルＭＯＳトランジスタＴを含む。
【０００９】
ＭＯＳトランジスタＴＰｂのゲートおよび一方導通ノードがＭＯＳトランジスタＴＮｂの他方導通ノードに接続される。ＭＯＳトランジスタＴＰａおよびＴＮａの接続ノードＮＯからドライブトランジスタＤＴのゲートへ与えられる信号が出力される。ＭＯＳトランジスタＴＮａおよびＴＮｂは、それぞれゲートに基準電圧Ｖｒｅｆおよび内部電源電圧ＩＮＶｃｃを受ける。ＭＯＳトランジスタＴは、そのゲートに、活性化信号ＡＣＴを受け、内部回路動作時において導通し、この比較器ＣＭＰを活性状態とする。活性化信号ＡＣＴがＬレベルのときには、ＭＯＳトランジスタＴは、オフ状態であり、この比較器ＣＭＰにおいて外部電源ノードＥＸＶｃｃから接地ノードＶｓｓへの電流が流れる経路は遮断され、出力ノードＮＯからの信号レベルは外部電源電圧ＥＸＶｃｃレベルのＨレベルとなる。
【００１０】
基準電圧Ｖｒｅｆが内部電源電圧ＩＮＶｃｃよりも高いときには、ＭＯＳトランジスタＴＮａのコンダクタンスがＭＯＳトランジスタＴＮｂのそれよりも大きくなり、ＭＯＳトランジスタＴＮａを介して流れる電流は、ＭＯＳトランジスタＴＮｂを介して流れる電流よりも大きくなる。これらのＭＯＳトランジスタＴＮａおよびＴＮｂへの電流は、ＭＯＳトランジスタＴＰａおよびＴＰｂを介して与えられる。ＭＯＳトランジスタＴＰａおよびＴＰｂは、カレントミラー回路を構成しており、ＭＯＳトランジスタＴＰｂがマスタ段を構成する。ＭＯＳトランジスタＴＰａおよびＴＰｂのサイズ（コンダクタンス係数β）が同じ場合には、ＭＯＳトランジスタＴＰａおよびＴＰｂには、同じ大きさの電流が流れる。したがって、ＭＯＳトランジスタＴＮｂを介して流れる電流と同じ大きさの電流がＭＯＳトランジスタＴＰａからＭＯＳトランジスタＴＮａへ供給され、出力ノードＮＯの電位レベルが低下する。
【００１１】
一方、内部電源電圧ＩＮＶｃｃが、基準電圧Ｖｒｅｆよりも高い場合には、ＭＯＳトランジスタＴＮｂを介して流れる電流量は、ＭＯＳトランジスタＴＮａを介して流れる電流量よりも大きくなり、このＭＯＳトランジスタＴＮｂを介して流れる電流と同じ大きさの電流がＭＯＳトランジスタＴＰａを介してＭＯＳトランジスタＴＮａへ与えられる。したがって出力ノードＮＯの電位レベルが上昇する。
【００１２】
この図１８に示すように、比較器ＣＭＰは、基準電圧Ｖｒｅｆと内部電源電圧ＩＮＶｃｃとの差を増幅する差動増幅器である。これにより、内部電源電圧ＩＮＶｃｃと基準電圧Ｖｒｅｆの差に応じた電流を、外部電源ノードＥＸＶｃｃから内部電源線ＰＳＬへドライブトランジスタＤＴを介して供給することができ、内部電源電圧ＩＮＶｃｃを安定に一定レベルに保持することができる。
【００１３】
図１９は、図１７に示す基準電圧発生回路の構成を示す図である。図１９において、基準電圧発生回路ＶＲＧは、外部電源電圧ＥＸＶｃｃおよび接地電圧Ｖｓｓを両動作電源電圧として動作し、この外部電源電圧ＥＸＶｃｃに依存しない一定の電流Ｉを生成する定電流発生回路ＣＣＧと、この定電流発生回路ＣＣＧからの電流Ｉを、電圧に変換して基準電圧Ｖｒｅｆを生成する電流／電圧変換回路ＣＶＣと、外部電源電圧ＥＸＶｃｃが所定電位レベルに上昇したときに、定電流発生回路ＣＣＧの定電流発生動作を活性化するスタートアップ回路ＳＴＣを含む。
【００１４】
定電流発生回路ＣＣＧは、外部電源ノードＥＸＶｃｃと内部ノードＮＡの間に接続されかつそのゲートが内部ノードＮＢに接続されるｐチャネルＭＯＳトランジスタＴＰ１と、外部電源ノードＥＸＶｃｃに一方端が接続される抵抗素子Ｒと、抵抗素子Ｒと内部ノードＮＤの間に接続されかつそのゲートが内部ノードＮＢに接続されるｐチャネルＭＯＳトランジスタＴＰ２と、内部ノードＮＡと接地ノードＶｓｓの間に接続されかつそのゲートが内部ノードＮＣを介して内部ノードＮＤに接続されるｎチャネルＭＯＳトランジスタＴＮ１と、内部ノードＮＤと接地ノードＶｓｓの間に接続されかつそのゲートが内部ノードＮＣおよびＮＤに接続されるｎチャネルＭＯＳトランジスタＴＮ２を含む。ｐチャネルＭＯＳトランジスタＴＰ２のゲート幅とゲート長の比（チャネル幅とチャネル長の比）Ｗ／Ｌまたはコンダクタンス係数βは、ｐチャネルＭＯＳトランジスタＴＰ１のそれの約１０倍とされる。ＭＯＳトランジスタＴＮ１およびＴＮ２は、ほぼ同じサイズ（ゲート幅とゲート長の比）を備える。
【００１５】
定電流発生回路ＣＣＧは、さらに、内部ノードＮＥと接地ノードの間に接続されかつそのゲートが内部ノードＮＣに接続されるｎチャネルＭＯＳトランジスタＴＮ３と、外部電源ノードＥＸＶｃｃと内部ノードＮＥとの間に接続されかつそのゲートが内部ノードＮＥに接続されるｐチャネルＭＯＳトランジスタＴＰ３と、外部電源ノードＥＸＶｃｃと電流出力ノードＮＦとの間に接続されかつそのゲートがＭＯＳトランジスタＴＰ３のゲートに接続されるｐチャネルＭＯＳトランジスタＴＰ４を含む。ＭＯＳトランジスタＴＰ３およびＴＰ４は、カレントミラー回路を構成し、両者のサイズは同じである。
【００１６】
電流／電圧変換回路ＣＶＣは、電流出力ノードＮＦと接地ノードの間に直列に接続されるｐチャネルＭＯＳトランジスタＰＲａ…ＰＲｂおよびＰＲｃと、ＭＯＳトランジスタＰＲａ…ＰＲｂの各々と並列に接続されるヒューズ素子Ｌａ…Ｌｂを含む。ＭＯＳトランジスタＰＲａ…ＰＲｂおよびＰＲｃのバックゲート（基板領域）は、電流出力ノードＮＦに接続され、かつこれらのＭＯＳトランジスタＰＲａ…ＰＲｂおよびＰＲｃのゲートは接地ノードに接続される。
【００１７】
スタートアップ回路ＳＴＣは、外部電源ノードＥＸＶｃｃと内部ノードＮＧの間に接続されかつそのゲートが接地ノードに接続されるｐチャネルＭＯＳトランジスタＴＰ５と、内部ノードＮＡと接地ノードの間に接続されかつそのゲートが内部ノードＮＧに接続されるｎチャネルＭＯＳトランジスタＴＮ４と、内部ノードＮＧと接地ノードの間に接続されかつそのゲートが内部ノードＮＣに接続されるｎチャネルＭＯＳトランジスタＴＮ５を含む。ＭＯＳトランジスタＴＰ５は、大きなチャネル長さを有し、負荷抵抗素子として機能する（コンダクタンス係数βが小さく、電流制限機能を備える）。次に各回路の動作について順に説明する。
【００１８】
外部電源電圧ＥＸＶｃｃが投入されて、その電位が上昇すると、スタートアップ回路ＳＴＣにおいて、ＭＯＳトランジスタＴＰ５を介して電流が流れ、ノードＮＧの電位が上昇する。この内部ノードＮＧの電位上昇により、ＭＯＳトランジスタＴＮ４がオン状態となり、定電流発生回路ＣＣＧの内部ノードＮＢの電位上昇を抑制する。この内部ノードＮＢの電位上昇が抑制されるため、外部電源電圧ＥＸＶｃｃの電位上昇に伴って、ＭＯＳトランジスタＴＰ１およびＴＰ２がオン状態となり、内部ノードＮＤが、抵抗素子ＲおよびＭＯＳトランジスタＴＰ２を介して電流が供給されてその電位が上昇する。この内部ノードＮＤの電位がＭＯＳトランジスタＴＮ２のしきい値電圧以上となると、ＭＯＳトランジスタＴＮ２がオン状態となり、外部電源ノードＥＸＶｃｃから接地ノードＶｓｓへ電流が流れ、定電流発生回路ＣＣＧが動作する。
【００１９】
内部ノードＮＣは、スタートアップ回路ＳＴＣのＭＯＳトランジスタＴＮ５のゲートに接続されており、ＭＯＳトランジスタＴＮ２とＭＯＳトランジスタＴＮ５はカレントミラー回路を構成し、またＭＯＳトランジスタＴＮ２とＭＯＳトランジスタＴＮ１はカレントミラー回路を構成している。したがって、この状態において、ＭＯＳトランジスタＴＮ１およびＴＮ５に同じ大きさの電流が流れ（ＭＯＳトランジスタＴＮ１およびＴＮ５は同じサイズとする）、内部ノードＮＧおよびＮＡの電位が等しくなり、ＭＯＳトランジスタＴＮ４がオフ状態となる。これにより、内部ノードＮＢのＭＯＳトランジスタＴＮ４を介しての放電が停止され、定電流発生回路ＣＣＧが定電流発生動作を開始する。
【００２０】
すなわち、スタートアップ回路ＳＴＣは、外部電源電圧ＥＸＶｃｃ投入時において、外部電源電圧ＥＸＶｃｃが不安定なときにその定電流発生動作を停止させるとともに、内部ノードＮＢの電位上昇を抑制し、電源投入後外部電源電圧ＥＸＶｃｃの上昇に伴って、内部ノードＮＤの電位が上昇し、定電流発生動作が可能となると、その動作を停止する。
【００２１】
このスタートアップ回路ＳＴＣは、また、定電流発生回路ＣＣＧにおいて、何らかの原因により、内部ノードＮＤの電位がＭＯＳトランジスタＴＮ２のしきい値電圧以下に低下し、これらのＭＯＳトランジスタＴＮ１およびＴＮ２がオフ状態となり、ノードＮＡが、ＭＯＳトランジスタＴＰ１により充電され、その電位が上昇し、ＭＯＳトランジスタＴＰ１およびＴＰ２がともにオフ状態となり、定電流発生動作を停止する、いわゆる「デッドロック現象」を防止する機能を備える。すなわち、ノードＮＤの電位が極端に低下し、ＭＯＳトランジスタＴＮ１およびＴＮ２がオフ状態のときには、スタートアップ回路ＳＴＣにおいて、ＭＯＳトランジスタＴＮ５がオフ状態となり、内部ノードＮＧの電位が上昇し、ＭＯＳトランジスタＴＮ４がオン状態とされ、内部ノードＮＢの電位上昇を抑制し、これらのＭＯＳトランジスタＴＰ１およびＴＰ２がともにオフ状態となるのを防止する。
【００２２】
定電流発生回路ＣＣＧにおいては、ＭＯＳトランジスタＴＰ２のコンダクタンス係数またはゲート幅とゲート長の比が、ＭＯＳトランジスタＴＰ１のそれの１０倍に設定される。ＭＯＳトランジスタＴＰ１を流れる電流の１０倍の大きさの電流がＭＯＳトランジスタＴＰ２を介して流れようとする。しかしながら、抵抗素子Ｒにより、電圧降下が生じ、ＭＯＳトランジスタＴＰ２のソース電位が外部電源電圧ＥＸＶｃｃよりも低くなり、ＭＯＳトランジスタＴＰ２を流れる電流量が抑制される。このＭＯＳトランジスタＴＰ２に対して流れる電流は、ＭＯＳトランジスタＴＮ２へ供給される。このＭＯＳトランジスタＴＮ２を介して流れる電流のミラー電流がＭＯＳトランジスタＴＮ１を介して流れる。ＭＯＳトランジスタＴＮ１およびＴＮ２は同じサイズ（ゲート幅とゲート長の比）であり、両者に同じ大きさの電流が流れる。ＭＯＳトランジスタＴＮ１を介して流れる電流は、ＭＯＳトランジスタＴＰ１から供給される。したがって、ＭＯＳトランジスタＴＰ２およびＴＰ１を介して流れる電流の大きさは等しくなる。外部電源電圧ＥＸＶｃｃが高くなると、ＭＯＳトランジスタＴＰ１のゲート−ソース間電位差が拡大し、ＭＯＳトランジスタＴＰ１を介して流れる電流が多くなる。このとき、ＭＯＳトランジスタＴＰ２を介して流れる電流も大きくなり、ＭＯＳトランジスタＴＰ２のソース電位が低下し、その電流量の増大が抑制される。したがって、外部電源電圧ＥＸＶｃｃが上昇しても、このＭＯＳトランジスタＴＰ１およびＴＰ２を介して流れる電流は一定となる。逆に、外部電源電圧ＥＸＶｃｃが低下した場合、ＭＯＳトランジスタＴＰ１のゲート−ソース間電位差が小さくなり、ＭＯＳトランジスタＴＰ１を介して流れる電流量が低下する。このときには、またＭＯＳトランジスタＴＰ２を介して流れる電流が低下し、応じてＭＯＳトランジスタＴＰ２のソース電位が上昇し（抵抗素子Ｒにおける電圧降下量が小さくなる）、電流量は一定となる。したがって、このＭＯＳトランジスタＴＰ１，ＴＰ２，ＴＮ１およびＴＮ２により形成されるフィードバックループにより、外部電源電圧ＥＸＶｃｃにかかわらず、一定の電流が形成される。
【００２３】
ＭＯＳトランジスタＴＮ３は、ＭＯＳトランジスタＴＮ２とカレントミラー回路を構成しており、このＭＯＳトランジスタＴＮ２を介して流れる電流のミラー電流がＭＯＳトランジスタＴＮ３を介して流れる。このＭＯＳトランジスタＴＮ３へは、ＭＯＳトランジスタＴＰ３を介して電流が供給されており、ＭＯＳトランジスタＴＰ３へは、ＭＯＳトランジスタＴＮ３を流れる電流と同じ大きさの電流が流れる。ＭＯＳトランジスタＴＰ３およびＴＰ４はカレントミラー回路を構成しており、したがってＭＯＳトランジスタＴＰ４からミラー電流Ｉが出力される。この電流Ｉは、先に説明したように、外部電源電圧ＥＸＶｃｃに依存しない一定の電流である。
【００２４】
電流／電圧変換回路ＣＶＣは、それぞれが固有のチャネル抵抗を有する抵抗素子として機能する、ｐチャネルＭＯＳトランジスタＰＲａ…ＰＲｂおよびＰＲｃの合成抵抗をＲｃとすると、次式で示される基準電圧Ｖｒｅｆを生成する。
【００２５】
Ｖｒｅｆ＝Ｉ・Ｒｃ
抵抗値Ｒｃは、ヒューズ素子Ｌａ…Ｌｂをプログラムする（選択的に溶断する）ことにより、最適な値に設定される。
【００２６】
したがって、この基準電圧Ｖｒｅｆは、電流Ｉが外部電源電圧ＥＸＶｃｃに依存しないので、外部電源電圧ＥＸＶｃｃに依存しない一定の電圧となる（ただし、定電流発生回路ＣＣＧが安定に動作する外部電源電圧の範囲において）。
【００２７】
【発明が解決しようとする課題】
この図１９に示す定電流発生回路ＣＣＧの構成においては、ＭＯＳトランジスタＴＰ１およびＴＮ１を介して流れる電流とＭＯＳトランジスタＴＰ２およびＴＮ２を介して流れる電流を等しくしている。ＭＯＳトランジスタＴＰ１およびＴＰ２のコンダクタンス係数β（またはゲート幅とゲート長の比）は、１：１０に設定されている。これにより、ＭＯＳトランジスタＴＰ１およびＴＰ２に同じ大きさの電流が流れたときに生じるＭＯＳトランジスタＴＰ１およびＴＰ２のソース電位の差を抵抗素子Ｒにより電流に変換している。この電流が、電流／電圧変換部ＣＶＣへ伝達されるとともに、ＭＯＳトランジスタＴＰ１およびＴＮ１の経路へフィードバックされる。このフィードバック効果により、このＭＯＳトランジスタＴＰ１，ＴＰ２，ＴＮ１およびＴＮ２で構成される部分は、その出力電流の状況をモニタしながら最適な一定電流を電流／電圧変換部に伝達することができる。
【００２８】
しかしながら、この定電流発生回路ＣＣＧにおいては、フィードバックループを持つため、このフィードバック系の固有振動数に近いノイズが、たとえば外部電源電圧供給線から混入した場合、このフィードバック系がこのノイズを増幅し、フィードバックループにおいて、発振が生じ、出力電流Ｉが、変動する可能性がある。
【００２９】
また、内部ノードＮＣ（または内部ノードＮＤ）の電位が極端に低下し、接地電位Ｖｓｓレベルに近くなった場合、ＭＯＳトランジスタＴＮ１およびＴＮ２がオフ状態となり、これらのＭＯＳトランジスタＴＮ１およびＴＮ２を介して電流は流れなくなる。この場合、内部ノードＮＡ（内部ノードＮＢ）の電位も、ＭＯＳトランジスタＴＰ１から供給される電流に従って電位が上昇し、ＭＯＳトランジスタＴＰ１およびＴＰ２がオフ状態となり、この回路部分に全く電流が流れなくなるデッドロック現象が発生することがある。このような「デッドロック」現象を防止するために、スタートアップ回路ＳＴＣが必須となる。また加えて、ノイズなどによるフィードバックループの発振防止のために、このフィードバックループにローパスフィルタを挿入するかまたは外部電源ノードＥＸＶｃｃにノイズが印加されないような工夫が必要となる。
【００３０】
このようなスタートアップ回路を設ける必要があるため、基準電圧発生回路のレイアウト面積が増加するという欠点が生じる。また、このフィードバックループにローパスフィルタを設ける場合、このローパスフィルタには、大きな容量および抵抗が必要とされるため、この基準電流発生回路ＣＣＧのレイアウト面積が増加するという欠点が生じる。
【００３１】
この基準電圧Ｖｒｅｆは、正の温度特性を有している。電流Ｉは、抵抗素子Ｒの抵抗値により決定され、抵抗素子Ｒの抵抗値が温度とともに上昇すると、この電流Ｉの値が低下する。一方、電流／電圧変換回路ＣＶＣに含まれるＭＯＳトランジスタＰＲａ…ＰＲｂおよびＰＲｃのチャネル抵抗は、正の温度係数を有しており、温度上昇とともにそのチャネル抵抗値が増加する。したがって、電流Ｉと電流／電圧変換回路ＣＶＣの抵抗値Ｒｃは、温度に対して逆方向に作用し、この電流／電圧変換回路ＣＶＣのチャネル抵抗の温度依存特性を弱め、僅かな正の温度特性を備えている。
【００３２】
基準電圧Ｖｒｅｆは、電流／電圧変換部ＣＶＣのヒューズ素子Ｌａ…Ｌｂをプログラムする（選択的に溶断する）ことにより最適値に設定される。ＭＯＳトランジスタＰＲａ…ＰＲｂのチャネル抵抗はそれぞれ異なっており、半導体装置の製造後、この基準電圧Ｖｒｅｆの値をモニタして、最適値となるように、適当なヒューズ素子が溶断される。ＭＯＳトランジスタＰＲａ…ＰＲｂのバックゲートは、共通に基準電圧Ｖｒｅｆを受けるように結合される。したがって、これらのＭＯＳトランジスタＰＲａ…ＰＲｂのソース−バックゲート間の電位差が各ＭＯＳトランジスタごとに異なり、バックゲートバイアス効果がこれらのＭＯＳトランジスタＰＲａ…ＰＲｂごとに異なり、応じてこれらのＭＯＳトランジスタＰＲａ…ＰＲｂのチャネル抵抗が異なり、基準電圧Ｖｒｅｆのチューニングが困難であるという問題が生じる。
【００３３】
それゆえ、この発明の目的は、小占有面積で安定に定電流を供給することのできる定電流発生回路を提供することである。
【００３４】
この発明の他の目的は、所望の電圧レベルの基準電圧を容易かつ安定に発生することのできる、基準電圧発生のための定電流発生回路を提供することである。
【００３５】
【課題を解決するための手段】
請求項１に係る内部電源電圧発生回路は、第１の電源電圧を供給するノードと第１の内部ノードとの間に接続されかつその制御電極ノードおよび一方導通電極ノードが前記第1の内部ノードに接続される第１導電型の第1の電界効果トランジスタと、第１の電源電圧を供給するノードと第２の内部ノードとの間に接続される抵抗性素子と、第２の内部ノードと第３の内部ノードとの間に接続されかつその制御電極ノードが第１の電界効果トランジスタの制御電極ノードに接続される第１導電型の第２の電界効果トランジスタと、第１の内部ノードと第２の電源電圧を受けるノードとの間に接続されかつ内部電源線を介して内部電源電圧を制御電極ノードに受ける第２導電型の第３の電界効果トランジスタと、第３の内部ノードと前記第２の電源電圧を受けるノードとの間に第３の電界効果トランジスタと分離して結合され、第２の電界効果トランジスタを流れる電流に応じた電圧を第３の内部ノードに生成する電流／電圧変換素子と、この電流／電圧変換素子の生成する電圧をさらに電流に変換して出力する電圧／電流変換手段と、電圧／電流変換手段からの電流に従って基準電圧を生成する基準電圧発生回路と、基準電圧発生回路の発生する基準電圧と内部電源電圧とを比較する比較回路と、第 1 の電源電圧が供給されるノードと内部電源電圧を伝達する内部電源線との間に接続され、比較回路の出力信号に従って、第１の電源電圧が供給されるノードから内部電源線に電流を供給して内部電源電圧を生成する電流ドライブトランジスタと、内部電源線に結合される容量素子を備える。
【００３６】
請求項２に係る内部電源電圧発生回路は、第１の電源電圧の投入を検出する電源投入検出回路と、この電源投入検出回路の出力する電源投入検出信号に応答して、電源投入時内部電源線を前記第１の電源電圧を供給するノードに結合するスイッチング素子をさらに備える。
【００３７】
請求項３に係る内部電源電圧発生回路は、抵抗性素子が、ポリシリコン抵抗素子または拡散層を用いた拡散抵抗素子で構成される。
【００３８】
請求項４に係る内部電源電圧発生回路は、第３の電界効果トランジスタが、抵抗素子が有する抵抗値よりも大きな抵抗値に相当するコンダクタンス係数を与えるようにそのチャネル長が長くされ、内部電源電圧に応じた一定の電流を供給する。
【００３９】
請求項５に係る定電流発生回路は、第１の電源電圧を供給するノードと第１の内部ノードとの間に接続されかつその制御電極ノードおよび一方導通電極ノードが第 1 の内部ノードに接続される第１導電型の第 1 の電界効果トランジスタと、第１の電源電圧を供給するノードと第２の内部ノードとの間に接続される抵抗性素子と、第２の内部ノードと第３の内部ノードとの間に接続されかつその制御電極ノードが前記第１の電界効果トランジスタの前記制御電極ノードに接続される第１導電型の第２の電界効果トランジスタと、第１の内部ノードと第２の電源電圧を受けるノードとの間に接続されかつ制御電極ノードに与えられる電圧に応じた電流を供給する第２導電型の第３の電界効果トランジスタと、第３の内部ノードと第２の電源電圧を受けるノードとの間に第３の電界効果トランジスタと分離して結合され、第２の電界効果トランジスタを流れる電流に応じた電圧を前記第３の内部ノードに生成する、制御電極が第３の内部ノードに接続される電界効果トランジスタで構成される電流／電圧変換素子と、第４の内部ノードと第２の電源電圧を受けるノードとの間に結合され、第３の内部ノードの電圧を制御電極ノードに受け、第３の内部ノードの電圧に応じた電流を流す第２導電型の第４の電界効果トランジスタと、第１の電源電圧を供給するノードと第４の電界効果トランジスタとの間に結合されかつ制御電極ノードが第４の内部ノードに接続され、第４の電界効果トランジスタを流れる電流と同じ大きさの電流を流す第１導電型の第５の電界効果トランジスタと、第５の電界効果トランジスタとカレントミラー態様で結合され、第５の電界効果トランジスタを流れる電流のミラー電流を出力ノードに出力する第１導電型の第６の電界効果トランジスタを備える。
【００５１】
第１の電界効果トランジスタと第２の電源電圧ノードとの間に電流源として制御電極ノードに内部電源電圧を受ける第２導電型の第３の電界効果トランジスタを配置しかつこの第３の電界効果トランジスタと分離して、第２の電界効果トランジスタと第２の電源電圧供給ノードとの間に電圧/電流変換素子手段を設けることにより、フィードバックループは第１および第２の電界効果トランジスタにおいてのみ形成され、フィードバックループは構成されず、いわゆる「オープンループ」となり、ノイズによる発振動作は防止される。また、電流源として第３の電界効果トランジスタが設けられているため、この第３の電界効果トランジスタと電流／電圧変換素子が同時にオフ状態となることはなく、いわゆる「デッドロック」現象は防止される。また、この「デッドロック」防止に必要とされるスタートアップ回路も必要とされず、小占有面積の定電流発生回路を実現することができる。
また、電界効果トランジスタのカレントミラー回路により電流を生成することにより、抵抗性素子の抵抗値の温度特性を補償して必要とされる負の温度特性を有する定電流を生成することができる。これにより、電界効果トランジスタを用いて定電流から基準電圧を生成する場合においても、基準電圧に要求される弱いせいの温度特性を有する基準電圧を生成することができる。
この定電流発生回路からの定電流を電圧に変換して基準電圧を生成し、内部電源電圧との比較に基づいて第１の電源電圧供給ノードから内部電源線に電流ドライブトランジスタを介して電流を供給することにより安定に内部電源電圧を生成することができる。また、この安定な内部電源電圧を定電流発生部の電流源トランジスタ（第３の電界効果トランジスタ）の制御電極へ与えており、第１の電源電圧に対する依存性の極めて小さな定電流を生成することができ、また内部電源線の容量素子により内部電源線を介して定電流発生部比較回路、および内部電圧生成用の電流ドライブトランジスタのループノイズが吸収されこのループの発振を防止することができ、安定にかつ正確に定電流に基づいて生成された基準電圧のレベルに対応する電圧レベルの内部電源電圧を生成することができる。
【００５２】
【発明の実施の形態】
［原理的構成］
図１は、この発明の定電流発生回路の原理的構成を示す図である。図１において、定電流発生回路は、外部電源ノードＥＸＶｃｃと内部ノードＮＡの間に接続され、かつそのゲートが内部ノードＮＡおよびＮＢに接続されるｐチャネルＭＯＳトランジスタＰＴ１と、内部ノードＮＡと接地ノードＶｓｓの間に接続される電流源１と、外部電源ノードＥＸＶｃｃに一方端が接続される抵抗素子Ｒと、抵抗素子Ｒと内部ノードＮＤの間に接続されかつそのゲートが内部ノードＮＡおよびＮＢに接続されるｐチャネルＭＯＳトランジスタＰＴ２と、ＭＯＳトランジスタＰＴ２を介して流れる電流に応じた電圧を内部ノードＮＤに生成する電流／電圧変換素子２と、この内部ノードＮＤに発生した電圧に従って電流Ｉを生成して出力する電圧／電流変換部３を含む。
【００５３】
ＭＯＳトランジスタＰＴ１のゲート幅（チャネル幅）Ｗとゲート長（チャネル長）Ｌの比は、ＭＯＳトランジスタＰＴ２のそれの約１／１０に設定される。すなわち、ＭＯＳトランジスタＰＴ２のコンダクタンス係数βは、ＭＯＳトランジスタＰＴ１のそれの約１０倍に設定され、ＭＯＳトランジスタＰＴ２の電流駆動力は、ＭＯＳトランジスタＰＴ１のそれよりも大きくされる。
【００５４】
電流源１は、このＭＯＳトランジスタＰＴ１に一定の電流の流れを生じさせる。このＭＯＳトランジスタＰＴ１に電流が流れると、ノードＮＡおよびＮＢを介して、ＭＯＳトランジスタＰＴ２のゲート電位が調整され、ＭＯＳトランジスタＰＴ２において、内部ノードＮＢとこのＭＯＳトランジスタＰＴ２のソースの電位差に応じた電流が流れる。ＭＯＳトランジスタＰＴ２のソース電位は、このＭＯＳトランジスタＰＴ２を介して流れる電流が大きくなると低下し、一方、ＭＯＳトランジスタＰＴ２を介して流れる電流が小さくなると上昇する。すなわち、ＭＯＳトランジスタＰＴ１およびＰＴ２のコンダクタンス係数の差に応じた電位がＭＯＳトランジスタＰＴ２のソースに現われ、このソース電位を抵抗素子Ｒで電流に変換する。したがって、従来と同様、このＭＯＳトランジスタＰＴ２を介しては、外部電源電圧ＥＸＶｃｃへの依存性の小さい安定な電流Ｉが生成される。
【００５５】
電流／電圧変換素子２は、このＭＯＳトランジスタＰＴ２を介して流れる電流を電圧に変換し、電圧／電流変換部３は、この電流／電圧変換素子２により生成された電圧を再び電流に変換して定電流Ｉを出力する。
【００５６】
電流源１と電流／電圧変換素子２とは分離されている。したがって、この図１に示す定電流発生回路においては、内部ノードＮＡの電位がＭＯＳトランジスタＰＴ１およびＰＴ２のゲートすなわち内部ノードＮＢへフィードバックされるだけであり、フィードバックループは形成されておらず、発振を確実に防止することができる。また、電流源１および電流／電圧変換素子２は互いに分離されているため、両者が同時にオフ状態となることはなく、「デッドロック現象」を確実に防止することができる。また「デッドロック現象」を防止するためのスタートアップ回路を設ける必要がなく、回路占有面積が低減される。また、フィードバックループが存在しないため、発振現象を防止するためのローパスフィルタを定電流発生回路に設ける必要がなく、回路占有面積が低減される。次に各具体例について説明する。
【００５７】
［実施の形態１］
図２は、この発明の実施の形態１に従う定電流発生回路の構成を示す図である。図２において、電流源１は、内部ノードＮＡと接地ノードＶｓｓの間に接続されかつそのゲートが外部電源電圧ＥＸＶｃｃを受けるように接続されるｎチャネルＭＯＳトランジスタＮＴ１で構成される。このＭＯＳトランジスタＮＴ１は、大きなゲート長Ｌを有しており、抵抗素子として作用し、外部電源電圧ＥＸＶｃｃが、そのしきい値電圧Ｖｔｈｎ以上となると導通して、常時電流を供給する。
【００５８】
電流／電圧変換素子２は、内部ノードＮＤと接地ノードＶｓｓの間に接続されかつそのゲートおよびドレインが相互接続されるｎチャネルＭＯＳトランジスタＮＴ２を備える。この電流／電圧変換素子２は、ＭＯＳトランジスタＰＴ２のコンダクタンス係数に比べて小さなコンダクタンス係数を有しており、このＭＯＳトランジスタＰＴ２を介して供給される電流に応じた電圧をノードＮＤに発生する。
【００５９】
電圧／電流変換部３は、内部ノードＮＥと接地ノードＶｓｓの間に接続されかつそのゲートが内部ノードＮＤに接続されるｎチャネルＭＯＳトランジスタＮＴ３と、外部電源ノードＥＸＶｃｃと内部ノードＮＥの間に接続されかつそのゲートが内部ノードＮＥに接続されるｐチャネルＭＯＳトランジスタＰＴ３と、このＭＯＳトランジスタＰＴ３とカレントミラー態様で接続され、外部電源ノードＥＸＶｃｃから出力ノードＮＦへ電流を供給するｐチャネルＭＯＳトランジスタＰＴ４を含む。この電圧／電流変換部３は、実質的に先の図１９に示す定電流発生回路ＣＣＧに含まれる定電流出力段の構成と同じである。ＭＯＳトランジスタＮＴ３が、ノードＮＤの電位をゲートに受け、ＭＯＳトランジスタＮＴ２を流れる電流のミラー電流を生成する。このＭＯＳトランジスタＮＴ３を介して流れる電流は、ノードＮＤの電位により決定されており、ノードＮＤの電圧がＭＯＳトランジスタＮＴ３により電流に変換される。ＭＯＳトランジスタＰＴ３がこのＭＯＳトランジスタＮＴ３を介して流れる電流を供給し、このＭＯＳトランジスタＰＴ３を流れる電流のミラー電流がＭＯＳトランジスタＰＴ４を介して流れて出力ノードＮＦから出力される。
【００６０】
この図２に示す定電流発生回路の構成においては、ＭＯＳトランジスタＮＴ１およびＮＴ２のゲートは分離されており、「オープンループ型」定電流発生回路の構成を備える。
【００６１】
ＭＯＳトランジスタＮＴ１を介して流れる電流は、外部電源電圧ＥＸＶｃｃの電圧レベルにより決定される。温度上昇時、このＭＯＳトランジスタＮＴ１のチャネル抵抗が増大し、このＭＯＳトランジスタＮＴ１を介して流れる電流が低下する。この場合、ＭＯＳトランジスタＰＴ２を介して流れる電流も低下する（ＭＯＳトランジスタＰＴ１のゲート／ドレイン電圧が、ＭＯＳトランジスタＰＴ２のゲートへ与えられている）。しかしながら、温度上昇時、抵抗素子Ｒの抵抗値が上昇し、ＭＯＳトランジスタＰＴ２のソースの電位低下は抑制される。抵抗素子Ｒをポリシリコン抵抗または拡散抵抗で構成した場合、ＭＯＳトランジスタＮＴ１のチャネル抵抗の温度依存性よりも、抵抗素子Ｒの温度依存性が強い。したがって、温度上昇時においても、このＭＯＳトランジスタＮＴ１のチャネル抵抗の温度依存特性を補償して、このＭＯＳトランジスタＰＴ２を介して流れる電流は、負の温度依存特性を持つ。ノードＮＤの電位は、ＭＯＳトランジスタＰＴ２を介して流れる電流により決定され、したがって電圧／電流変換部３から出力される電流Ｉも、同様負の温度依存特性を備える。この電流Ｉは、先の図１９に示すような、ＭＯＳトランジスタを用いて電圧に変換することにより、弱い正の温度依存特性を備える基準電圧Ｖｒｅｆを生成することができる。
【００６２】
また、ＭＯＳトランジスタＰＴ１およびＰＴ２を用いることにより、このＭＯＳトランジスタＮＴ１を介して流れる電流の外部電源電圧ＥＸＶｃｃ依存性を低減し、このＭＯＳトランジスタＰＴ２を介して流れる電流の外部電源電圧ＥＸＶｃｃ依存性を小さくすることができる。これにより、外部電源電圧に対する依存性が小さく、かつまた温度特性が正であるという従来のフィードバックループ型基準電位発生回路の基本特性を維持した基準電位発生回路を実現することができる。
【００６３】
また、ＭＯＳトランジスタＮＴ１が、外部電源電圧ＥＸＶｃｃが投入されて、その電圧レベルがしきい値電圧以上になると導通し、常時電流を供給するため、「デッドロック」現象の可能性が大幅に低減される。また、ＭＯＳトランジスタＮＴ１およびＮＴ２のゲートが互いに分離されているため、フィードバックループが存在せず、ノイズなどによる発振は低減することができる。次に、このＭＯＳトランジスタＰＴ２を介して流れる電流について、その外部電源電圧依存性を求める。
【００６４】
今、図３に示すように、ＭＯＳトランジスタＰＴ１およびＰＴ２のしきい値電圧をＶｔｈｐとし、ＭＯＳトランジスタＮＴ１およびＮＴ２のしきい値電圧をＶｔｈｎとする。また、ＭＯＳトランジスタＮＴ１，ＰＴ１，ＰＴ２，およびＮＴ２のコンダクタンス係数は、それぞれ、β１，β２，β３およびβ４とする。また、ＭＯＳトランジスタＰＴ１およびＰＴ２のゲート電位をＶｇとする。
【００６５】
ＭＯＳトランジスタＮＴ１は、そのゲート電圧ＶＢに従って電流Ｉ１を生成するため、次式（１）が得られる。
【００６６】
Ｉ１＝β１・（ＶＢ−Ｖｔｈｎ）2 …（１）
また、この電流Ｉ１は、ＭＯＳトランジスタＰＴ１を介して流れるため、次式（２）が得られる。
【００６７】
Ｉ１＝β２・（ＥＸＶｃｃ−Ｖｇ−Ｖｔｈｐ）2 …（２）
一方、電流Ｉ２は、ＭＯＳトランジスタＰＴ２により与えられるため、ＭＯＳトランジスタＰＴ２のソース電圧をＶａとすると、次式が得られる。
【００６８】
Ｉ２＝β３・（ＶＡ−Ｖｇ−Ｖｔｈｐ）2
＝β３・（ＥＸＶｃｃ−Ｉ２・Ｒ−Ｖｇ−Ｖｔｈｐ）2 …（３）
上式（１）および（２）から次式（４）が得られる。
【００６９】
【数１】
この式（４）を上式（３）へ代入すると、次式（５）が得られる。
【００７１】
【数２】
この式（５）をＩ２について整理すると、次式が得られる。
【００７３】
【数３】
上式において、コンダクタンス係数β１およびβ２を、等しく１０-6Ａ／Ｖとし、ＭＯＳトランジスタＰＴ２のコンダクタンス係数を、その１０倍の１０-5Ａ／Ｖとする。また抵抗素子Ｒの抵抗値は２．５ＫΩとすると、次式が得られる。
【００７５】
【数４】
上式において、復号の負の符号は、電流Ｉ２が負の値をとるため、用いられない。外部電源電圧ＥＸＶｃｃとしきい値電圧Ｖｔｈｎの差Ｘの値は、２程度である（外部電源電圧ＥＸＶｃｃが、３．３Ｖのとき）。したがって、上式から、電流Ｉ２は、ほぼ次式で近似することができる。
【００７７】
Ｉ２〜（２＋０．１Ｘ）／１．２５・１０6
したがって、電流Ｉ２は、Ｘの値が少し変動しても、その影響をほとんど受けず、ほぼ一定値を保持する。これにより、外部電源電圧ＥＸＶｃｃに対する依存性が極めて少ない電流Ｉ２が生成される。この電流Ｉ２に従って、ＭＯＳトランジスタＮＴ２のゲート電位が決定され、このＭＯＳトランジスタＮＴ２のゲート／ドレイン電位に従って、電圧／電流変換部３から、外部電源電圧ＥＸＶｃｃに対する極めて依存性の小さな定電流Ｉが供給される。
【００７８】
また、上式から明らかに、抵抗素子Ｒの抵抗値が増大すると、電流Ｉ２の値が小さくなり、したがってこの抵抗素子Ｒの抵抗値が温度上昇とともに上昇した場合、電流Ｉ２が低下し、基準電圧発生部におけるＭＯＳトランジスタのチャネル抵抗の正の温度特性を補償し、基準電圧Ｖｒｅｆに要求される弱い正の温度特性を実現する。
【００７９】
以上のように、この実施の形態１に従えば、電流源に、外部電源電圧ＥＸＶｃｃを受けるｎチャネルＭＯＳトランジスタを用いたことにより、外部電源電圧投入時、外部電源電圧ＥＸＶｃｃの上昇に伴って即座に電流を供給して定電流を発生することができる。
【００８０】
［実施の形態２］
図４は、この発明の実施の形態２に従う定電流発生回路の構成を示す図である。図４に示す定電流発生回路においては、電流源１が、そのゲートが内部電源電圧ＩＮＶｃｃを受けるように接続されかつ内部ノードＮＡと接地ノードＶｓｓの間に接続されるｎチャネルＭＯＳトランジスタＮＴ４を備える。他の構成は、図２に示す構成と同じであり、対応する部分には同一の参照番号を付す。ＭＯＳトランジスタＮＴ４のチャネル長さは大きくされ、ＭＯＳトランジスタＮＴ４は、この内部電源電圧ＩＮＶｃｃに従った一定電流を供給する定電流源として作用する。
【００８１】
図５に示すように、内部電源電圧ＩＮＶｃｃは、外部電源電圧ＥＸＶｃｃが、ある一定の電位以上になると、ほとんど変化せず、一定の値（基準電圧Ｖｒｅｆレベル）を維持する。したがって、この図４に示すように、電流源が、内部電源電圧ＩＮＶｃｃのゲートに受けるＭＯＳトランジスタＮＴ４を用いることにより、この定電流発生回路から出力される電流Ｉの外部電源電圧ＥＸＶｃｃ依存性を大幅に低減することができる。外部電源電圧ＥＸＶｃｃが変動した場合、ＭＯＳトランジスタＰＴ１およびＰＴ２において、そのゲート−ソース間電圧も同様に変化し、この外部電源電圧ＥＸＶｃｃの変動を相殺し、外部電源電圧ＥＸＶｃｃに対する依存性の極めて小さい（内部電源電圧ＩＮＶｃｃとしての依存性のみ）定電流を生成することができる。
【００８２】
図６は、この図４に示す定電流発生回路を用いる内部電源電圧発生部の構成を概略的に示す図である。この図６に示す内部電源電圧発生部は、定電流発生回路１０からの定電流Ｉを電圧に変換して基準電圧Ｖｒｅｆを発生する基準電圧発生部ＣＶＣと、内部電源線ＰＳＬ上の内部電源電圧ＩＮＶｃｃと基準電圧Ｖｒｅｆを比較する比較器ＣＭＰと、外部電源ノードＥＸＶｃｃから内部電源線ＰＳＬへ比較器ＣＭＰの出力信号に従って電流を供給するドライブトランジスタＤＴを含む。
【００８３】
定電流発生回路１０は、この図４に示す定電流発生回路である。この定電流発生回路１０は、したがって内部電源線ＰＳＬ上の内部電源電圧ＩＮＶｃｃを、そこに含まれる電流源１で受けて、電流を発生する。この図４に示す定電流発生回路１０を用いた場合、定電流発生回路１０からの定電流Ｉに従って基準電圧Ｖｒｅｆが生成され、比較器ＣＭＰの出力信号に従ってドライブトランジスタＤＴが駆動されて、内部電源電圧ＩＮＶｃｃがレベル調整されて、定電流発生回路１０へ伝達される。したがって定電流発生回路１０、基準電圧発生部ＣＶＣ、比較器ＣＭＰ、ドライブトランジスタＤＴおよび内部電源線ＰＳＬにより１つのフィードバックループが形成される。しかしながら、内部電源線ＰＳＬには、内部電源電圧ＩＮＶｃｃおよび接地電圧Ｖｓｓを安定化するためのデカップリング容量ＤＣＡが設けられる。したがって、このフィードバックループにおいて、ノイズはデカップリング容量ＤＣＡにより吸収され、このフィードバックループが発振する可能性は極めて低い。
【００８４】
内部回路ＩＮＣは、内部電源線ＰＳＬ上の内部電源電圧ＩＮＶｃｃを使用して所定の動作を行なっている。この内部回路ＩＮＣ動作時において、内部電源電圧ＩＮＶｃｃが低下する場合、ドライブトランジスタＤＴのコンダクタンスが大きくなり、外部電源ノードＥＸＶｃｃから内部電源線ＰＳＬへ電流を供給する。この内部電源電圧ＩＮＶｃｃの変化は、急激な変化であり、先のフィードバックループの有する固有振動数に比べて十分早く、フィードバックループがこの急激な内部電源電圧ＩＮＶｃｃの変動に従って振動するのは抑制される。
【００８５】
この内部電源電圧発生部においては、さらに、外部電源電圧ＥＸＶｃｃの投入を検出する電源投入検出回路ＰＤＴと、電源投入検出回路ＰＤＴからの電源投入検出信号／ＰＯＲに応答して、オン状態となり、外部電源ノードＥＸＶｃｃと内部電源線ＰＳＬを電気的に接続するｐチャネルＭＯＳトランジスタで構成されるスイッチングトランジスタＳＷが設けられる。この電源投入検出回路ＰＤＴは、外部電源電圧ＥＸＶｃｃが投入され、その電源電圧レベルが所定電圧レベル以上になると、所定期間この電源投入検出信号／ＰＯＲをＬレベルの活性状態とする。これにより、スイッチングトランジスタＳＷが導通し、外部電源ノードＥＸＶｃｃと内部電源線ＰＳＬとを電気的に接続し、内部電源電圧ＩＮＶｃｃは、外部電源電圧ＥＸＶｃｃとともに上昇させる。この電源投入検出信号／ＰＯＲにより、スイッチングトランジスタＳＷをオン状態とすることにより、電源投入後、内部電源電圧ＩＮＶｃｃを外部電源電圧ＥＸＶｃｃとともに上昇させて、定電流発生回路１０の電流源ＭＯＳトランジスタＮＴ４の制御電極ノード（ゲート）へ与えることができ、外部電源電圧ＥＸＶｃｃ投入後、即座に定電流発生回路１０を動作させることができる。
【００８６】
この電源投入検出信号／ＰＯＲがＨレベルとなると、スイッチングトランジスタＳＷがオフ状態となり、内部電源電圧ＩＮＶｃｃに従って定電流発生回路１０が定電流Ｉを生成する。この定電流発生回路１０へ与えられる内部電源電圧ＩＮＶｃｃの外部電源電圧ＥＸＶｃｃからの切換が行なわれる領域は、図５において、外部電源電圧ＥＸＶｃｃの値が小さい領域の、勾配を有する直線部分の領域に相当し、内部電源電圧ＩＮＶｃｃが所定の電圧レベル以上となると、この定電流発生回路１０からの定電流Ｉは、ほぼ一定の電流Ｉを生成する（先の式において示したように、電流Ｉ２のバイアス電圧ＶＢへの依存性は極めて小さい）。
【００８７】
以上のように、この発明の実施の形態２に従えば、定電流発生回路の電流源のＭＯＳトランジスタのゲートへ、内部電源電圧ＩＮＶｃｃを与えるように構成したため、外部電源電圧に対する依存性が極めて小さくされた定電流を発生することができる。
【００８８】
［実施の形態３］
図７は、この発明の実施の形態３に従う定電流発生回路の構成を示す図である。図７に示す定電流発生回路においては、電流源１が、外部電源ノードＥＸＶｃｃに接続されるソースと、接地ノードＶｓｓに接続されるゲートとを有するｐチャネルＭＯＳトランジスタＰＴ５と、このＭＯＳトランジスタＰＴ５のドレインと接地ノードＶｓｓとの間に接続されかつそのゲートがＭＯＳトランジスタＰＴ５のドレインに接続されるｎチャネルＭＯＳトランジスタＮＴ５と、内部ノードＮＡと接地ノードＶｓｓの間に接続されかつそのゲートがＭＯＳトランジスタＮＴ５のゲートおよびドレインに接続されるｎチャネルＭＯＳトランジスタＮＴ６を含む。
【００８９】
ＭＯＳトランジスタＰＴ５は、そのチャネル長Ｌが十分大きくされ、大きな抵抗値を有し、ＭＯＳトランジスタＮＴ５のゲート／ドレイン電圧を、ほぼこのＭＯＳトランジスタＮＴ５のしきい値電圧レベル程度とし、ＭＯＳトランジスタＮＴ５のゲート／ドレイン電圧の外部電源電圧ＥＸＶｃｃへの依存性を十分小さくする。ＭＯＳトランジスタＮＴ５およびＮＴ６はカレントミラー回路を構成し、このＭＯＳトランジスタＮＴ５を介して流れる電流のミラー電流がＭＯＳトランジスタＮＴ６を介して流れる。したがって、このＭＯＳトランジスタＮＴ６を介して流れる電流の外部電源電圧ＥＸＶｃｃへの依存性を極めて小さくすることができ、ノードＮＢの電位の外部電源電圧ＥＸＶｃｃ依存性を十分小さくする。
【００９０】
内部ノードＮＢの電位は、ＭＯＳトランジスタＰＴ２を介して流れる電流量を決定しており、したがって電流Ｉの電流値を決定し、さらに基準電圧Ｖｒｅｆの電圧レベルも決定している。この基準電圧Ｖｒｅｆに従って内部電源電圧ＩＮＶｃｃが調整されるため、内部ノードＮＢの電位の外部電源電圧ＥＸＶｃｃへの依存性を極めて小さくすることにより、内部電源電圧ＩＮＶｃｃの外部電源電圧ＥＸＶｃｃへの依存性を極めて小さくすることができる。
【００９１】
ＭＯＳトランジスタＰＴ５を介して流れる電流Ｉ３の大きさは、電圧／電流変換部３から出力される基準電流Ｉの大きさと同程度にするのが理想的である（消費電流の増大を抑制するため）。ＭＯＳトランジスタＮＴ５およびＮＴ６は物理的に隣接して配置される場合、製造パラメータのばらつきが、同じ方向にこれらのＭＯＳトランジスタＮＴ５およびＮＴ６において生じ、素子特性の変動が相殺され、電流Ｉ３と同じ大きさの電流をこのＭＯＳトランジスタＮＴ６を介して供給することができる。
【００９２】
しかしながら、ＭＯＳトランジスタＮＴ５とＭＯＳトランジスタＮＴ６の製造パラメータのばらつきにより、その特性が異なって変動する可能性がある。ＭＯＳトランジスタＮＴ５のコンダクタンス係数βが、ＭＯＳトランジスタＮＴ６のコンダクタンス係数よりも大きくなった場合、ＭＯＳトランジスタＮＴ６を介して流れる電流は、電流Ｉ３より小さくなり、応じて電流Ｉの大きさが小さくなり、必要とされる大きさの基準電流Ｉを供給することができなくなる可能性がある。このＭＯＳトランジスタＮＴ６のコンダクタンス係数が、ＭＯＳトランジスタＮＴ５のコンダクタンス係数よりも小さくなる可能性が存在する場合には、予め、ＭＯＳトランジスタＮＴ５のチャネル長さＬａ′を、ＭＯＳトランジスタＮＴ６のチャネル長さＬｂ′よりも長くする（ただしチャネル幅（ゲート幅）は同じとする）。これにより、製造パラメータがばらついて、ＭＯＳトランジスタＮＴ６のチャネル長さが長くなった場合、これらのＭＯＳトランジスタＮＴ５およびＮＴ６のコンダクタンス係数βを同じとすることができ、電流Ｉ３とほぼ同じ大きさの電流をＭＯＳトランジスタＰＴ１およびＮＴ６を介して流すことができ、応じて必要とされる大きさの基準電流Ｉを生成することができる。
【００９３】
またこれに代えて、ＭＯＳトランジスタＰＴ５を介して流れる電流Ｉ３が、基準電流Ｉよりも大きくなるように、ＭＯＳトランジスタＰＴ５のサイズを設計する。この場合、ＭＯＳトランジスタＮＴ５およびＮＴ６のサイズ（ゲート幅／ゲート長）を同じに設計し、製造パラメータがばらついたＭＯＳトランジスタＮＴ６のコンダクタンス係数βがＭＯＳトランジスタＮＴ５のそれよりも小さくされた場合においても、電流Ｉ３は、基準電流Ｉよりも大きいため、必要とされる大きさの電流をＭＯＳトランジスタＰＴ１およびＮＴ６を介して流すことができ、応じて必要とされる大きさの基準電流Ｉを生成することができる。
【００９４】
以上のように、この発明の実施の形態３に従えば、高抵抗素子を用いて電流を発生し、ダイオード接続されたＭＯＳトランジスタにより、基準電位を発生し、この基準電位を用いて内部ノードＮＡと接地ノードの間に接続される電流源トランジスタのゲート電位を調整しているため、このゲート電位の外部電源電圧ＥＸＶｃｃへの依存性を極めて小さくすることができ、応じて外部電源電圧ＥＸＶｃｃに対する依存性の極めて小さな定電流Ｉを発生することができる。また、この抵抗性負荷素子を流れる電流または、ダイオード接続されたＭＯＳトランジスタと電流源トランジスタのゲート長さを適当に調整することにより、製造パラメータがばらついても、電流源トランジスタとダイオード接続されたＭＯＳトランジスタを介して流れる電流をほぼ同じとすることができ、製造パラメータがばらついても、必要とされる大きさの基準電流を生成することができ、安定な定電流発生回路を実現することができる。
【００９５】
［実施の形態４］
図８は、この発明の実施の形態４に従う定電流発生回路の構成を示す図である。図８に示す構成においては、電流源１に含まれる、内部ノードＮＡと接地ノードＶｓｓに接続される電流源トランジスタとして、低しきい値電圧を有するＭＯＳトランジスタ（ローＶｔｈトランジスタと以下称す）ＮＴ７が用いられる。他の構成は、図７に示す構成と同じであり、対応する部分には同一の参照番号を付す。
【００９６】
ＭＯＳトランジスタにおいては、図９に、そのゲート電圧Ｖｇｓとドレイン電流Ｉｄｓの関係を示すように、しきい値電圧Ｖｔｈが小さいと、線形領域において流れる電流が他の通常のしきい値電圧を有するＭＯＳトランジスタよりも多くなる。図９においては、しきい値電圧Ｖｔｈ１のＭＯＳトランジスタのドレイン電流Ｉｄｓ１と、しきい値電圧Ｖｔｈ２のＭＯＳトランジスタのドレイン電流Ｉｄｓ２を示す。ローＶｔｈトランジスタＮＴ７は、しきい値電圧Ｖｔｈ１を有し、ＭＯＳトランジスタＮＴ５が、しきい値電圧Ｖｔｈ２を有する場合、動作点が線形領域に設定されるため、ＭＯＳトランジスタＮＴ５を介して流れる電流よりも、ローＶｔｈトランジスタＮＴ７を介して流れる電流が大きくなる。
【００９７】
したがって、製造パラメータのばらつきにより、このＭＯＳトランジスタＮＴ７のコンダクタンス係数がＭＯＳトランジスタＮＴ５のそれよりも小さくされた場合においても、十分な大きさの電流をＭＯＳトランジスタＰＴ１およびＮＴ７を介して流すことができ、必要とされる大きさの基準電流Ｉを生成することができる。また、製造パラメータのばらつきにより、ローＶｔｈトランジスタＮＴ７のしきい値電圧が高くなった場合においても、このトランジスタＮＴ７は、しきい値電圧がＭＯＳトランジスタＮＴ５のそれよりも十分小さいように設計されているため、ＭＯＳトランジスタＮＴ５のしきい値電圧よりもトランジスタＮＴ７のしきい値電圧が高くなるのを防止することができ、応じて必要とされる大きさの電流をＭＯＳトランジスタＰＴ１に流すことができ、必要とされる大きさの基準電流Ｉを生成することができる。
【００９８】
以上のように、この発明の実施の形態４に従えば、電流源トランジスタに低しきい値電圧のＭＯＳトランジスタを用いてこの低しきい値電圧のＭＯＳトランジスタのゲートへ、基準電圧を印加するように構成しているため、製造パラメータのばらつきの影響を受けることなく安定に必要とされる大きさの基準電流を生成することができ、また、実施の形態３と同様、外部電源電圧に依存性の小さな基準電流を生成することができる。
【００９９】
［実施の形態５］
図１０は、この発明の実施の形態５に従う定電流発生回路の構成を示す図である。この図１０に示す定電流発生回路は、電流源１において、ＭＯＳトランジスタＰＴ５とＭＯＳトランジスタＮＴ５の間に、そのゲートが外部電源電圧ＥＸＶｃｃを受けるように接続されるｎチャネルＭＯＳトランジスタＮＴ８が追加される点が図７に示す構成と異なっている。他の構成は、図７に示す定電流発生回路の構成と同じであり、対応する部分には同一参照番号を付す。ＭＯＳトランジスタＮＴ５およびＮＴ６のゲートは、ＭＯＳトランジスタＰＴ５のドレインに接続される。
【０１００】
ＭＯＳトランジスタＰＴ５は、外部電源電圧ＥＸＶｃｃが増加すると、そのゲート−ソース間電位差が大きくなり、チャネル抵抗が低下し、一方、逆に外部電源電圧ＥＸＶｃｃが低下すると、ゲート−ソース間電位差が小さくされ、チャネル抵抗が大きくなる。外部電源電圧ＥＸＶｃｃが上昇すると、ＭＯＳトランジスタＰＴ５を介して流れる電流が多くなり、ＭＯＳトランジスタＰＴ５のドレイン電位が低下する。応じてＭＯＳトランジスタＮＴ５のゲート電位が低下し、ＭＯＳトランジスタＮＴ５の供給電流量が低下し、ＭＯＳトランジスタＮＴ８のソース電位が上昇し、ＭＯＳトランジスタＮＴ８のゲート−ソース間電位差が小さくなり、このＭＯＳトランジスタＰＴ５から供給される電流量を低減し、ＭＯＳトランジスタＰＴ５のドレイン電位（ＭＯＳトランジスタＮＴ５のゲート電位）を上昇させる。
【０１０１】
一方、外部電源電圧ＥＸＶｃｃが低下すると、ＭＯＳトランジスタＰＴ５のゲート−ソース間電位差が小さくなり、ＭＯＳトランジスタＰＴ５を介して供給される電流量が低下し、ＭＯＳトランジスタＰＴ５のドレイン電位、すなわちＭＯＳトランジスタＮＴ５のゲート電位が上昇する。この結果、ＭＯＳトランジスタＮＴ５を介して流れる電流が多くなり、ＭＯＳトランジスタＮＴ８のソース電位が低下し、ＭＯＳトランジスタＮＴ８のゲート−ソース間電位差が大きくなり、大きな電流を流し、このＭＯＳトランジスタＰＴ５のドレイン電位、すなわちＭＯＳトランジスタＮＴ５のゲート電位を低下させる。これにより、ＭＯＳトランジスタＮＴ５のゲート電位の外部電源電圧ＥＸＶｃｃへの依存性が低減され、外部電源電圧ＥＸＶｃｃに対する依存性の極めて小さな電流をＭＯＳトランジスタＰＴ１およびＮＴ６に流すことができ、応じて基準電流Ｉの外部電源電圧ＥＸＶｃｃへの依存性をより小さくすることができる。
【０１０２】
以上のように、この発明の実施の形態５に従えば、電流源の基準電位発生部において、負荷抵抗性素子としてのＭＯＳトランジスタＰＴ５と基準電位発生のためのＭＯＳトランジスタＮＴ５の間に外部電源電圧ＥＸＶｃｃをゲートに受けるＭＯＳトランジスタＮＴ８を接続しているため、ＭＯＳトランジスタＮＴ５のゲート電位の外部電源電圧ＥＸＶｃｃへの依存性を極めて小さくすることができ、外部電源電圧ＥＸＶｃｃに対する依存性の極めて小さな基準電流Ｉを生成することができ、結果として、外部電源電圧ＥＸＶｃｃに対する依存性の極めて小さな内部電源電圧ＩＮＶｃｃを生成することができる。
【０１０３】
［実施の形態６］
図１１は、この発明の実施の形態６に従う定電流発生回路の構成を示す図である。図１１においては、外部電源ノードＥＸＶｃｃに、電流源１１、電流／電圧変換素子１２および電圧／電流変換部１３が結合される。電流源１１と接地ノードＶｓｓの間に、そのゲートとドレインが相互接続されたｎチャネルＭＯＳトランジスタＮＴ１１が接続され、電流／電圧変換素子１２と接地ノードＶｓｓの間に、ＭＯＳトランジスタＮＴ１２および抵抗素子ＲＲが直列に接続される。ＭＯＳトランジスタＮＴ１２は、ゲートがＭＯＳトランジスタＮＴ１１のゲートに接続される。ＭＯＳトランジスタＮＴ１２のコンダクタンス係数（またはゲート幅とゲート長の比）は、ＭＯＳトランジスタＮＴ１１のそれの１０倍程度に設定される。
【０１０４】
電流源１１は、外部電源ノードとＭＯＳトランジスタＮＴ１１の間に接続され、かつそのゲートが接地ノードへ結合されるｐチャネルＭＯＳトランジスタＰＴ１１を含む。ＭＯＳトランジスタＰＴ１１は、そのチャネル長が十分大きくされ、高抵抗の負荷素子として作用し、ＭＯＳトランジスタＮＴ１１へ流れる電流を決定する。
【０１０５】
電流／電圧変換素子１２は、外部電源ノードＥＸＶｃｃとＭＯＳトランジスタＮＴ１２の間に接続されかつそのゲートおよびドレインが相互接続されるｐチャネルＭＯＳトランジスタＰＴ１２を含む。
【０１０６】
電圧／電流変換部１３は、外部電源ノードＥＸＶｃｃに一方導通ノード（ソース）が接続されかつそのゲートがＭＯＳトランジスタＰＴ１２のゲートおよびドレインに接続されるｐチャネルＭＯＳトランジスタＰＴ１３を含む。このＭＯＳトランジスタＰＴ１３のドレインから基準電流Ｉが出力される。
【０１０７】
この図１１に示す定電流発生回路の構成は、実質的に、図２に示す定電流発生回路の電源電圧の極性およびＭＯＳトランジスタの導電型を反対にしたものである。この図１１に示す定電流発生回路においても、ＭＯＳトランジスタＮＴ１１およびＮＴ１２のコンダクタンス係数（またはゲート幅とゲート長の比）の差により、ＭＯＳトランジスタＮＴ１２のソース電位とＭＯＳトランジスタＮＴ１１のソース電位とに差を生じさせ、この差を抵抗素子ＲＲにより、電流Ｉに変換している。したがって、先の図３を参照して説明した電流と同じ大きさの電流が流れる。
【０１０８】
ＭＯＳトランジスタＰＴ１２およびＰＴ１３は、カレントミラー回路を構成している。したがって、これらのＭＯＳトランジスタＰＴ１２およびＰＴ１３のサイズ（ゲート幅とゲート長の比）が同じであれば、このＭＯＳトランジスタＰＴ１２を介して流れる電流と同じ大きさの電流が基準電流Ｉとして出力される。ＭＯＳトランジスタＰＴ１２を介して流れる電流は、ＭＯＳトランジスタＮＴ１２により決定されている。したがって、先の図２に示す定電流発生回路と同様にして、外部電源電圧ＥＸＶｃｃに対する依存性の小さな基準電流Ｉを生成することができる。また、抵抗素子ＲＲの正の温度特性により、温度上昇時、ＭＯＳトランジスタＮＴ１２のソース電位が上昇し、電流Ｉが低下する。すなわち、この基準電流Ｉは、負の温度特性を備えている。したがって、基準電圧発生回路として、先の図１９に示す回路を用いれば、その基準電圧発生部のチャネル抵抗の正の温度特性を補償し、弱い正の温度特性を備える基準電圧Ｖｒｅｆを発生することができる。
【０１０９】
この図１１に示す定電流発生回路においては、電圧／電流変換部１３は、ＭＯＳトランジスタＰＴ１３で構成されるだけであり、回路占有面積を低減することができる。
【０１１０】
また、この図１１に示す構成においても、ＭＯＳトランジスタＰＴ１２とＭＯＳトランジスタＰＴ１１のゲートは分離されており、フィードバックループは存在せず、「オープンループ型」定電流発生回路であり、発振などは生じず、安定に所望のレベルの基準電流を生成することができる。
【０１１１】
電流源１１は、１つのＭＯＳトランジスタＰＴ１１で構成し、このＭＯＳトランジスタＰＴ１１のゲートは接地電位を受けるように結合されており、外部電源電圧ＥＸＶｃｃが所定値以上上昇すると、即座にこのＭＯＳトランジスタＰＴ１１が導通し常時電流を供給するため、スタートアップ回路などが不要となり、回路占有面積が低減される。
【０１１２】
［実施の形態７］
図１２は、この発明の実施の形態７に従う定電流発生回路の構成を示す図である。この図１２に示す定電流発生回路は、電流源１１の構成が図１１に示す定電流発生回路のそれと異なる。残りの部分は同じであり、対応する部分には同一参照番号を付し、その詳細説明は省略する。
【０１１３】
図１２において、電流源１１は、外部電源ノードＥＸＶｃｃにその一方導通ノード（ソース）が接続されかつそのゲートおよび他方導通ノード（ドレイン）が相互接続されるｐチャネルＭＯＳトランジスタＰＴ１０と、ＭＯＳトランジスタＰＴ１０のゲート／ドレインと接地ノードＶｓｓとの間に接続されかつそのゲートが外部電源電圧ＥＸＶｃｃを受けるように接続されるｎチャネルＭＯＳトランジスタＮＴ１３と、外部電源ノードＥＸＶｃｃとＭＯＳトランジスタＮＴ１１との間に接続されかつそのゲートがＭＯＳトランジスタＰＴ１０のゲート／ドレインに接続されるｐチャネルＭＯＳトランジスタＰＴ１１を含む。
【０１１４】
この電流源１１の構成においては、ＭＯＳトランジスタＮＴ１３が、大きなチャネル長Ｌを有し、高抵抗負荷素子として機能し、外部電源電圧ＥＸＶｃｃに従って一定の電流を供給する。ＭＯＳトランジスタＮＴ１３がオン状態となると、外部電源ノードＥＸＶｃｃから接地ノードＶｓｓへ電流Ｉ４が流れ、この電流Ｉ４に従ってＭＯＳトランジスタＰＴ１０のゲート電位が決定される。このＭＯＳトランジスタＰＴ１０のゲート電位は、ＥＸＶｃｃ−｜Ｖｔｈｐ｜−Ｉ４・Ｒｃでほぼ近似される。ここで、Ｒｃは、ＭＯＳトランジスタＰＴ１０のチャネル抵抗を示し、かつＶｔｈｐは、ＭＯＳトランジスタＰＴ１２のしきい値電圧を示す。電流Ｉ４は、ＭＯＳトランジスタＮＴ１２のコンダクタンス係数と、外部電源電圧ＥＸＶｃｃと、ＭＯＳトランジスタＮＴ１０のしきい値電圧とにより決定される。
【０１１５】
ＭＯＳトランジスタＰＴ１１およびＰＴ１０が、ほぼ同じサイズであれば（コンダクタンス係数βが同じであれば）、ＭＯＳトランジスタＰＴ１１に、電流Ｉ４が流れる。ＭＯＳトランジスタＰＴ１１およびＰＴ１０は、カレントミラー回路を構成しており、外部電源電圧ＥＸＶｃｃが変動した場合、この外部電源電圧ＥＸＶｃｃの変動は、ＭＯＳトランジスタＰＴ１１およびＰＴ１０に共通に現われるため、この外部電源電圧ＥＸＶｃｃの変動は相殺され、この外部電源電圧ＥＸＶｃｃの変動に対する影響は極めて抑制された電流がＭＯＳトランジスタＰＴ１０を介して流れる。これにより、ＭＯＳトランジスタＰＴ１０およびＮＴ１２を介して流れる電流Ｉは、外部電源電圧ＥＸＶｃｃに対する依存性を小さくすることができ、応じて基準電流Ｉの外部電源電圧ＥＸＶｃｃに対する依存性を小さくすることができる。
【０１１６】
このＭＯＳトランジスタＰＴ１１およびＰＴ１０は、近接して形成される。しかしながらこれらのＭＯＳトランジスタＰＴ１１およびＰＴ１０の製造パラメータなどのばらつきにより、素子特性が異なる可能性がある。この場合、図７に示す構成と同様の措置を行なう。すなわち、ＭＯＳトランジスタＰＴ１２のゲート長さＬｄをＭＯＳトランジスタＰＴ１０のゲート長さＬｃよりも長くする。ＭＯＳトランジスタＰＴ１０のコンダクタンス係数は、ＭＯＳトランジスタＰＴ１１のコンダクタンス係数よりも小さくされる。製造パラメータのばらつきにより、このＭＯＳトランジスタＰＴ１１のゲート長さが長くなり、コンダクタンス係数が小さくなっても、このＭＯＳトランジスタＰＴ１１のコンダクタンス係数がＭＯＳトランジスタＰＴ１０のコンダクタンス係数に近くなるだけであり、電流Ｉ４とほぼ同じ大きさの電流Ｉ３を供給することができる。これにより、製造パラメータがばらついても、必要とされる大きさの基準電流を供給することができ、応じて必要な電圧レベルの基準電圧Ｖｒｅｆを生成することができる。
【０１１７】
またこれに代えて、先の図７に示す構成と同様、電流Ｉ４の値が、電流Ｉ３の値よりも大きくなるように予め設計する。製造パラメータがばらつき、ＭＯＳトランジスタＰＴ１１のコンダクタンス係数が小さくされても、電流Ｉ４は、予め大きく設定されているため、必要とされる大きさの電流Ｉ３を供給することができる（ただしこの場合には、ＭＯＳトランジスタＰＴ１１およびＰＴ１０のコンダクタンス係数は同じように設計される）。
【０１１８】
したがって、この図１２に示す実施の形態７に従う定電流発生回路の構成によっても、先の図７に示す実施の形態３と同様の効果を得ることができ、外部電源電圧に対する依存性の少ない基準電流、すなわち基準電圧を生成することができる。
【０１１９】
［実施の形態８］
図１３は、この発明の実施の形態８に従う定電流発生回路の構成を示す図である。図１３に示す定電流発生回路は、電流源１１において、しきい値電圧の絶対値の小さなｐチャネルＭＯＳトランジスタＰＴ１４が外部電源ノードＥＸＶｃｃとＭＯＳトランジスタＮＴ１１の間に接続される点を除いて、図１２に示す定電流発生回路の構成と同じである。対応する部分には同一参照番号を付し、その詳細説明は省略する。
【０１２０】
このＭＯＳトランジスタＰＴ１４のゲート長さは、比較的大きくされる。ＭＯＳトランジスタＰＴ１０のゲート／ドレイン電位は、ほぼそのしきい値電圧の絶対値の近い電圧レベルである。製造パラメータのばらつきにより、このＭＯＳトランジスタＰＴ１４のしきい値電圧の絶対値が大きくなっても、このＭＯＳトランジスタＰＴ１４のしきい値電圧の絶対値は、予め十分小さく設定されているため、確実にこのＭＯＳトランジスタＰＴ１４をオン状態として、電流を外部電源ノードＥＸＶｃｃからＭＯＳトランジスタＮＴ１１へ供給することができる。
【０１２１】
しきい値電圧の絶対値が小さい場合、その線形領域においては、先の図１０においてｎチャネルＭＯＳトランジスタについて示したように、比較的大きな電流が流れる。この大きな電流は、そのゲート長Ｌを比較的大きくすることにより抑制し、電流Ｉ４とほぼ同じ大きさの電流Ｉ３を流すようにする（ＭＯＳトランジスタＰＴ１４のコンダクタンス係数βは少し小さくする）。これにより、製造パラメータのばらつきなどが生じても確実に電流源１１からＭＯＳトランジスタＮＴ１１へ電流を供給することができ、外部電源電圧ＥＸＶｃｃ投入後比較的早いタイミングでＭＯＳトランジスタＰＴ１４をオン状態として（ＭＯＳトランジスタＰＴ１０のオンする前に、ＭＯＳトランジスタＰＴ１４がオン状態とすることができる）、高速で安定に基準電流Ｉを生成することができる。
【０１２２】
［実施の形態９］
図１４は、この発明の実施の形態９に従う定電流発生回路の構成を示す図である。図１４に示す定電流発生回路は、電流源１１の構成が、図１２に示す定電流発生回路の構成と異なる。図１４に示す電流源１１は、ＭＯＳトランジスタＰＴ１０とＭＯＳトランジスタＮＴ１３の間に、ゲートが接地電圧Ｖｓｓを受けるように接続されるｐチャネルＭＯＳトランジスタＰＴ１５がさらに設けられる点が図１２に示す構成と異なっている。
【０１２３】
ＭＯＳトランジスタＮＴ１３は、外部電源電圧ＥＸＶｃｃの電圧レベルが上昇すると、その駆動電流が増加し、ＭＯＳトランジスタＰＴ１０のゲート電位を低下させる。このＭＯＳトランジスタＰＴ１０のゲート電位が低下すると、ＭＯＳトランジスタＰＴ１０を介して流れる電流が増加し、ＭＯＳトランジスタＰＴ１５のソース電位が上昇する。応じてＭＯＳトランジスタＰＴ１５が、そのゲート−ソース間電位差が拡大し、大きな電流をＭＯＳトランジスタＮＴ１３へ供給し、このＭＯＳトランジスタＰＴ１０のゲート電位の低下を抑制する。
【０１２４】
一方、外部電源電圧ＥＸＶｃｃが低下すると、ＭＯＳトランジスタＮＴ１３の駆動電流量が低下する。この電流低下に従って、ＭＯＳトランジスタＰＴ１０のゲート電位が上昇し、応じてＭＯＳトランジスタＰＴ１０のゲート−ソース間電位差が小さくなり、その駆動電流が小さくなる。
【０１２５】
応じて、ＭＯＳトランジスタＰＴ１５のゲート−ソース間電位差が小さくなり、ＭＯＳトランジスタＰＴ１５がＭＯＳトランジスタＮＴ１３へ与える電流量が小さくなり、応じてＭＯＳトランジスタＰＴ１０のゲート電位の上昇は抑制される。これにより、ＭＯＳトランジスタＰＴ１０およびＰＴ１１のゲート電位の外部電源電圧ＥＸＶｃｃ依存性が大幅に低減され、ＭＯＳトランジスタＰＴ１１を介して流れる電流Ｉ３の外部電源電圧ＥＸＶｃｃへの依存性が大幅に低減される。応じて、電圧／電流変換部１３から出力される基準電流Ｉの外部電源電圧ＥＸＶｃｃへの依存性が大幅に低減される。
【０１２６】
以上のように、この発明の実施の形態９に従えば、電流源１１において、接地電位をゲートに受けるｐチャネルＭＯＳトランジスタＰＴ１５を、ＭＯＳトランジスタＰＴ１０と電流源となる負荷ＭＯＳトランジスタＮＴ１３の間に接続したため、このＭＯＳトランジスタＰＴ１０のゲート電位の外部電源電圧ＥＸＶｃｃへの依存性が大幅に低減され、安定な基準電流Ｉを生成することができる。
【０１２７】
［実施の形態１０］
図１５は、この発明の実施の形態１０に従う定電流発生回路の構成を示す図である。図１５において、定電流発生回路１０は、外部電源ノードＥＸＶｃｃを介して外部電源線２３に電気的に接続されかつ接地ノードＶｓｓを介して接地線２７に接続される。外部電源線２３は、ローパスフィルタ２４を介して電源パッド２２に接続される。この電源パッド２２は、ボンディングワイヤを介して外部からの電源電圧Ｖｃｃを受けるリード端子２１に接続される。ローパスフィルタ２４は、外部電源線２３に挿入される抵抗素子２４ａと、外部電源線２３と接地ノードＶｓｓの間に接続される容量２４ｂを含む。
【０１２８】
接地線２７は、ローパスフィルタ２８を介して接地パッド２６に接続される。この接地パッド２６は、ボンディングワイヤを介して外部からの接地電圧Ｖｓｓを受けるリード端子２５に接続される。ローパスフィルタ２８は、この接地線２７に介挿される抵抗素子２８ａと、接地線２７と外部電源ノードＥＸＶｃｃとの間に接続される容量２８ｂを含む。容量２４ｂおよび２８ｂは、たとえばＭＯＳキャパシタで構成することにより、容量の占有面積を低減する。ローパスフィルタ２４および２８の遮断周波数ｆｃは、１／（２・π・Ｒ・Ｃ）で与えられる。ここで、Ｒは、抵抗素子２４ａまたは２８ａの抵抗値を示し、Ｃは、容量２４ｂまたは２８ｂの容量値を示す。
【０１２９】
外部電源線２３および接地線２７は、ローパスフィルタ２４および２８を介して外部のリード端子２１および２５にそれぞれ結合される。したがって、外部電源電圧ＥＸＶｃｃおよび外部接地電圧Ｖｓｓにノイズが発生しても、このローパスフィルタ２４ａおよび２８ａによりノイズが吸収され、外部電源線２３上の電源電圧ＥＸＶｃｃおよび接地線２７上の接地電圧Ｖｓｓのノイズの影響を受けることなく安定に一定の電圧レベルを保持することができる。外部電源ノードＥＸＶｃｃおよび接地ノードＶｓｓが定電流発生回路１０に対する両動作電源電圧を供給しており、したがって定電流発生回路１０は、ローパスフィルタ２４および２８によるそのレイアウトへの影響を受けることがなく、小占有面積でこの外部の電源電圧Ｖｃｃおよび外部からの接地電圧Ｖｓｓのノイズの影響を受けることなく安定に動作して、所望の安定な基準電流Ｉを生成することができる。定電流発生回路は実施の形態１ないし９のいずれの構成でもよい。
【０１３０】
なお、このローパスフィルタ２４および２８は、一方のみが設けられてもよい。
【０１３１】
以上のように、この発明の実施の形態１０に従えば、外部電源線および接地線にローパスフィルタを設けたため、定電流発生回路のレイアウトに影響を及ぼすことなく、ノイズの影響を受けることなく安定な外部電源電圧ＥＸＶｃｃおよび接地電圧Ｖｓｓを定電流発生回路へ供給することができ、安定に所望の電圧レベルのノイズの影響を受けることのない基準電流を生成することができる。
【０１３２】
［実施の形態１１］
図１６は、この発明の実施の形態１１に従う定電流発生回路の構成を示す図である。図１６においては、電流／電圧変換素子２からの電圧情報に従って基準電流Ｉを生成する電圧／電流変換部３の構成が示される。図１６において、電圧／電流変換部３は、ノードＮＥと接地ノードＶｓｓの間に接続され、そのゲートに電流／電圧変換素子２で生成された電圧を受けるｎチャネルＭＯＳトランジスタＮＴ３と、外部電源ノードＥＸＶｃｃと内部ノードＮＥの間に接続されかつそのゲートが内部ノードＮＥに接続されるｐチャネルＭＯＳトランジスタＰＴ３と、外部電源ノードＥＸＶｃｃと電流出力ノードＮＦとの間に互いに並列に結合されるｐチャネルＭＯＳトランジスタＰ１〜Ｐｍと、ＭＯＳトランジスタＰ２〜Ｐｍと直列にそれぞれ接続される溶断可能なリンク素子ＦＬ２〜ＦＬｍを含む。ＭＯＳトランジスタＰ１〜Ｐｍのコンダクタンス係数（またはゲート幅とゲート長の比）は、ＭＯＳトランジスタＰＴ３のそれの１／ｎ倍とされる。ｎは２以上の整数である。リンク素子がＭＯＳトランジスタＰ１に対して設けられていないのは、このＭＯＳトランジスタＰ１は外部電源ノードＥＸＶｃｃと電流出力ノードＮＦとの間に接続されて電流を供給するために用いられるためである。
【０１３３】
ＭＯＳトランジスタＰ１〜Ｐｍのゲートは、ＭＯＳトランジスタＰＴ３のゲートに接続される。したがって、このＭＯＳトランジスタＰＴ３とＭＯＳトランジスタＰ１〜Ｐｍは、カレントミラー回路を構成する。リンク素子ＦＬ２〜ＦＬｍを選択的に溶断することにより、この電流出力ノードＮＦから出力される基準電流Ｉの電流値を決定することができる。リンク素子ＦＬ２〜ＦＬｍがすべて導通状態にあれば、ＭＯＳトランジスタＰ１〜Ｐｍがすべて外部電源ノードＥＸＶｃｃから電流出力ノードＮＦへ電流を供給する。一方、リンク素子ＦＬ２〜ＦＬｍを選択的に溶断することにより、この基準電流Ｉの電流値は、選択的に小さくすることができる。したがって、この基準電流Ｉの電流値を、Ｉｃ／ｎのステップで調節することができる。ここで、電流Ｉｃは、ＭＯＳトランジスタＰＴ３を流れる電流である。
【０１３４】
基準電圧発生部３０は、この基準電流Ｉを受ける、ｐチャネルＭＯＳトランジスタＰＴ２０で構成される。ＭＯＳトランジスタＰＴ２０は、そのゲートおよびドレインが接地ノードＶｓｓに接続され、抵抗モードで動作する。このＭＯＳトランジスタＰＴ２０のチャネル抵抗をＲ２０とすると、基準電圧Ｖｒｅｆは、次式で与えられる。
【０１３５】
Ｖｒｅｆ＝Ｉ・Ｒ２０＋Ｖｔｈ
ここで、Ｖｔｈは、ＭＯＳトランジスタＰＴ２０のしきい値電圧の絶対値を示す。リンク素子ＦＬ２〜ＦＬｍを選択的に溶断することにより、電流Ｉは、Ｉｃ／ｎのステップで調節することができる。したがって基準電圧Ｖｒｅｆは、Ｉｃ・Ｒ２０／ｎのステップで調節することができる。ＭＯＳトランジスタＰ１〜Ｐｍは、それぞれ並列に接続されており、それらのバックゲートは、図１６には明確には示さないが、それぞれ外部電源ノードＥＸＶｃｃに接続され、ゲートは、ＭＯＳトランジスタＰＴ３のゲートに接続される。したがって、これらのＭＯＳトランジスタＰ１〜Ｐｍのバックゲートバイアス効果は同じであり、これらのＭＯＳトランジスタＰ１〜Ｐｍのバックゲートバイアス効果を考慮してリンク素子を溶断する必要がなく、容易に基準電圧Ｖｒｅｆの調節を行なうことができる。
【０１３６】
なお、図１６に示す構成において、ＭＯＳトランジスタＰ１〜Ｐｍのゲート幅の総和が、ＭＯＳトランジスタＰＴ３のゲート幅に等しくなるように設定されてもよく、また、このＭＯＳトランジスタＰ１〜Ｐｍの数を多くし、この基準電流出力ノードＮＦから出力される電流Ｉを、ＭＯＳトランジスタＰＴ３を介して流れる電流Ｉｃよりも大きくするように調整される構成が用いられてもよい。
【０１３７】
なお、この図１６に示す電圧／電流変換部３における基準電流値を調整するための互いに並列に接続されるＭＯＳトランジスタを用いる構成は、図１１〜１４に示す構成に適用されてもよく、また図１９に示す従来の基準電流発生回路において利用されてもよい。
【０１３８】
以上のように、この発明の実施の形態１１に従えば、基準電流を生成するためのカレントミラー回路のスレーブ段のＭＯＳトランジスタのゲート幅をマスタ段のＭＯＳトランジスタのゲート幅の１／ｎ倍とし、これらのＭＯＳトランジスタに直列に接続されるリンク素子を選択的に溶断することにより、容易に基準電圧の電圧レベルの調整を行なうことが可能となる。
【０１３９】
［その他の適用例］
この発明に従う定電流発生回路は、ＤＲＡＭの内部電源電圧を生成するための基準電圧発生のために好ましくは用いられる。しかしながら、半導体装置内の一定の基準電流が必要とされる定電流回路としても利用することができる。また、外部電源電圧と内部電源電圧の２つの電源電圧が用いられず、単に単一の外部電源電圧のみが用いられる構成であっても、定電流が必要とされるところに本発明に従う定電流発生回路は適用可能である。
【０１４０】
【発明の効果】
以上のように、この発明に従えば、カレントミラー回路を構成するＭＯＳトランジスタのゲート幅（コンダクタンス係数）が異ならされ、これらのコンダクタンス係数の差が、抵抗素子により電流に変換される定電流発生回路において、これらのカレントミラー回路に電流を供給する電流源と、このカレントミラー回路からの電流を電圧情報に変換する電流／電圧変換素子とをそれぞれ分離して設けたため、フィードバックループは形成されず、いわゆる「オープンループ型」基準電流発生回路が実現され、フィードバックループのノイズによる発振を防止することができ、またこのカレントミラー回路に電流が流れなくなる「デッドロック現象」をも防止することができ、安定に必要とされる大きさの電流を供給することのできる定電流発生回路を実現することができる。
【０１４１】
また、このような低電流発生回路を利用して内部電源電圧を外部電源電圧から生成しており、安定に所望の電圧レベルの内部電源電圧を小占有面積の回路を利用して生成することができる。
すなわち、請求項１に係る発明に従えば、定電流発生回路において電流源トランジスタの制御電極に内部電源電圧を与えており、外部電源電圧に対する依存性の小さな定電流を生成して応じて外部電源電圧に対する依存性の小さな基準電圧を生成することができ、この基準電圧に基づいて内部電源電圧を生成することにより安定に発振を生じさせることのない内部電源電圧を生成することができる。
また、内部電源線に結合される容量素子により内部電源電圧生成のフィードバックループのノイズを抑制することができ、このループの発振を防止することができ安定に内部電源電圧を生成することができる。
【０１４２】
請求項２に係る発明に従えば、電源投入検出信号に従って内部電源線を外部電源伝供給ノードに結合しており、電源投入時において高速で内部電源電圧を外部電源電圧に従って生成することができ、また、定電流発生部においてスタートアップ回路を設ける必要がなく外部電源電圧投入後即座に定電流発生を行うことができる。
【０１４３】
請求項３に係る発明に従えば、抵抗素子をポリシリコン抵抗または拡散抵抗で構成しており、電界効果トランジスタのチャネル抵抗の温度依存性を補償して必要とされる弱いせいの温度依存性を有する基準電圧を生成することができる。
【０１４４】
請求項４に係る発明に従えば、定電流発生部の電流源トランジスタを、コンダクタンス係数が抵抗素子の抵抗値よりも大きな抵抗値を与えるようにチャネル長を長くしており、抵抗素子として機能して安定に内部電源電圧に従って一定の電流を供給することができる。
【図面の簡単な説明】
【図１】 この発明に従う定電流発生回路の原理的構成を示す図である。
【図２】 この発明の実施の形態１に従う定電流発生回路の構成を示す図である。
【図３】 図２に示す定電流発生回路の動作を説明するための図である。
【図４】 この発明の実施の形態２に従う定電流発生回路の構成を示す図である。
【図５】 内部電源電圧と外部電源電圧との関係を示す図である。
【図６】 この発明に従う定電流発生回路を用いる内部電源電圧発生部の構成を概略的に示す図である。
【図７】 この発明の実施の形態３に従う定電流発生回路の構成を示す図である。
【図８】 この発明の実施の形態４に従う定電流発生回路の構成を示す図である。
【図９】 図８に示す定電流発生回路の動作を説明するための図である。
【図１０】 この発明の実施の形態５に従う定電流発生回路の構成を示す図である。
【図１１】 この発明の実施の形態６に従う定電流発生回路の構成を示す図である。
【図１２】 この発明の実施の形態７に従う定電流発生回路の構成を示す図である。
【図１３】 この発明の実施の形態８に従う定電流発生回路の構成を示す図である。
【図１４】 この発明の実施の形態９に従う定電流発生回路の構成を示す図である。
【図１５】 この発明の実施の形態１０に従う定電流発生回路の構成を示す図である。
【図１６】 この発明の実施の形態１１に従う定電流発生回路の構成を示す図である。
【図１７】 従来の内部電源電圧発生部の構成を概略的に示す図である。
【図１８】 図１７に示す比較器の構成の一例を示す図である。
【図１９】 図１７に示す基準電圧発生回路の構成を示す図である。
【符号の説明】
１ 電流源、２ 電流／電圧変換素子、３ 電圧／電流変換部、ＰＴ１〜ＰＴ５，ＰＴ１１〜ＰＴ１５，Ｐ１〜Ｐｍ ｐチャネルＭＯＳトランジスタ、ＮＴ１〜ＮＴ６，ＮＴ１１〜ＮＴ１３ ｎチャネルＭＯＳトランジスタ、１１ 電流源、１２ 電流／電圧変換素子、１３ 電圧／電流変換部、２４ リード端子、２２ 電源パッド、２３ 外部電源線、２４ ローパスフィルタ、２５ リード端子、２６ パッド、２７ 接地線、２８ ローパスフィルタ。
Claims (5)
- 第１の電源電圧を供給するノードと第１の内部ノードとの間に接続されかつその制御電極ノードおよび一方導通電極ノードが前記第1の内部ノードに接続される第１導電型の第1の電界効果トランジスタ、
前記第１の電源電圧を供給するノードと第２の内部ノードとの間に接続される抵抗性素子、
前記第２の内部ノードと第３の内部ノードとの間に接続されかつその制御電極ノードが前記第１の電界効果トランジスタの前記制御電極ノードに接続される第１導電型の第２の電界効果トランジスタ、
前記第１の内部ノードと第２の電源電圧を受けるノードとの間に接続されかつ内部電源線を介して内部電源電圧を制御電極ノードに受ける第２導電型の第３の電界効果トランジスタ、
前記第３の内部ノードと前記第２の電源電圧を受けるノードとの間に前記第３の電界効果トランジスタと分離して結合され、前記第２の電界効果トランジスタを流れる電流に応じた電圧を前記第３の内部ノードに生成する電流／電圧変換素子、
前記電流／電圧変換素子の生成する電圧を電流に変換して出力する電圧／電流変換手段、
前記電圧／電流変換手段からの電流に従って基準電圧を生成する基準電圧発生回路、
前記基準電圧発生回路の発生する基準電圧と前記内部電源電圧とを比較する比較回路、
前記第 1 の電源電圧が供給されるノードと前記内部電源電圧を伝達する内部電源線との間に接続され、前記比較回路の出力信号に従って、前記第１の電源電圧が供給されるノードから前記内部電源線に電流を供給して前記内部電源電圧を生成する電流ドライブトランジスタ、および
前記内部電源線に結合される容量素子を備える、内部電源電圧発生回路。 - 前記第１の電源電圧の投入を検出する電源投入検出回路と、
前記電源投入検出回路の出力する電源投入検出信号に応答して、電源投入時前記内部電源線を前記第１の電源電圧を供給するノードに結合するスイッチング素子をさらに備える、請求項１記載の内部電源電圧発生回路。 - 前記抵抗性素子は、ポリシリコン抵抗素子または拡散層を用いた拡散抵抗素子で構成される、請求項１記載の内部電源電圧発生回路。
- 前記第３の電界効果トランジスタは、前記抵抗素子が有する抵抗値よりも大きな抵抗値に相当するコンダクタンス係数を与えるようにそのチャネル長が長くされ、前記内部電源電圧に応じた一定の電流を供給する、請求項１記載の内部電源電圧発生回路。
- 第１の電源電圧を供給するノードと第１の内部ノードとの間に接続されかつその制御電極ノードおよび一方導通電極ノードが前記第 1 の内部ノードに接続される第１導電型の第 1 の電界効果トランジスタ、
前記第１の電源電圧を供給するノードと第２の内部ノードとの間に接続される抵抗性素子、
前記第２の内部ノードと第３の内部ノードとの間に接続されかつその制御電極ノードが前記第１の電界効果トランジスタの前記制御電極ノードに接続される第１導電型の第２の電界効果トランジスタ、
前記第１の内部ノードと第２の電源電圧を受けるノードとの間に接続されかつ制御電極ノードに与えられる電圧に応じた電流を供給する第２導電型の第３の電界効果トランジスタ、
前記第３の内部ノードと前記第２の電源電圧を受けるノードとの間に前記第３の電界効果トランジスタと分離して結合され、前記第２の電界効果トランジスタを流れる電流に応じた電圧を前記第３の内部ノードに生成する、制御電極が前記第３の内部ノードに結合される電界効果トランジスタで構成される電流／電圧変換素子、
第４の内部ノードと前記第２の電源電圧を受けるノードとの間に結合され、前記第３の 内部ノードの電圧を制御電極ノードに受け、前記第３の内部ノードの電圧に応じた電流を流す第２導電型の第４の電界効果トランジスタ、
前記第１の電源電圧を供給するノードと前記第４の電界効果トランジスタとの間に結合されかつ制御電極ノードが前記第４の内部ノードに接続され、前記第４の電界効果トランジスタを流れる電流と同じ大きさの電流を流す第１導電型の第５の電界効果トランジスタ、
前記第５の電界効果トランジスタとカレントミラー態様で結合され、前記第５の電界効果トランジスタを流れる電流のミラー電流を出力ノードに出力する第１導電型の第６の電界効果トランジスタを備える、定電流発生回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20689396A JP3686176B2 (ja) | 1996-08-06 | 1996-08-06 | 定電流発生回路及び内部電源電圧発生回路 |
| US08/782,036 US5757175A (en) | 1996-08-06 | 1997-01-13 | Constant current generating circuit |
| KR1019970005515A KR100272936B1 (ko) | 1996-08-06 | 1997-02-24 | 정전류발생회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20689396A JP3686176B2 (ja) | 1996-08-06 | 1996-08-06 | 定電流発生回路及び内部電源電圧発生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1049245A JPH1049245A (ja) | 1998-02-20 |
| JP3686176B2 true JP3686176B2 (ja) | 2005-08-24 |
Family
ID=16530809
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20689396A Expired - Fee Related JP3686176B2 (ja) | 1996-08-06 | 1996-08-06 | 定電流発生回路及び内部電源電圧発生回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5757175A (ja) |
| JP (1) | JP3686176B2 (ja) |
| KR (1) | KR100272936B1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108155882A (zh) * | 2016-12-06 | 2018-06-12 | 瑞昱半导体股份有限公司 | 运算放大器及其差分放大电路 |
Families Citing this family (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998054727A2 (en) | 1997-05-30 | 1998-12-03 | Micron Technology, Inc. | 256 Meg DYNAMIC RANDOM ACCESS MEMORY |
| US5939933A (en) * | 1998-02-13 | 1999-08-17 | Adaptec, Inc. | Intentionally mismatched mirror process inverse current source |
| FR2790569B1 (fr) * | 1999-03-04 | 2001-05-11 | Suisse Electronique Microtech | Bloc operateur electronique permettant d'engendrer un courant qui est une puissance rationnelle quelconque d'un autre courant |
| JP2000347755A (ja) * | 1999-06-09 | 2000-12-15 | Mitsubishi Electric Corp | 半導体装置 |
| US6246243B1 (en) * | 2000-01-21 | 2001-06-12 | Analog Devices, Inc. | Semi-fusible link system |
| JP4485665B2 (ja) * | 2000-07-31 | 2010-06-23 | 富士通マイクロエレクトロニクス株式会社 | 電流出力回路、オペアンプ回路及び半導体装置 |
| JP4743938B2 (ja) * | 2000-06-12 | 2011-08-10 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置 |
| US6982591B2 (en) * | 2003-12-09 | 2006-01-03 | International Business Machines Corporation | Method and circuit for compensating for tunneling current |
| JP2005184707A (ja) * | 2003-12-24 | 2005-07-07 | Nec Corp | トランジスタ増幅器 |
| KR100588339B1 (ko) * | 2004-01-07 | 2006-06-09 | 삼성전자주식회사 | 오토 튜닝 기능을 갖는 전압-전류 변환회로를 구비한전류원 회로 |
| KR100613574B1 (ko) * | 2004-05-06 | 2006-08-16 | 매그나칩 반도체 유한회사 | 전류-전압 증폭기 |
| US7215187B2 (en) * | 2004-07-23 | 2007-05-08 | The Hong Kong University Of Science And Technology | Symmetrically matched voltage mirror and applications therefor |
| JP2006109349A (ja) * | 2004-10-08 | 2006-04-20 | Ricoh Co Ltd | 定電流回路及びその定電流回路を使用したシステム電源装置 |
| US7621463B2 (en) * | 2005-01-12 | 2009-11-24 | Flodesign, Inc. | Fluid nozzle system using self-propelling toroidal vortices for long-range jet impact |
| US7362084B2 (en) | 2005-03-14 | 2008-04-22 | Silicon Storage Technology, Inc. | Fast voltage regulators for charge pumps |
| JP2008210902A (ja) * | 2007-02-24 | 2008-09-11 | Seiko Instruments Inc | カレントミラー回路 |
| JP2007221812A (ja) * | 2007-03-19 | 2007-08-30 | Fujitsu Ltd | 半導体集積回路および半導体集積回路の内部電源電圧発生方法 |
| US8217684B2 (en) * | 2010-10-12 | 2012-07-10 | Magic Technologies, Inc. | Fast and accurate current driver with zero standby current and features for boost and temperature compensation for MRAM write circuit |
| JP2013097551A (ja) * | 2011-10-31 | 2013-05-20 | Seiko Instruments Inc | 定電流回路及び基準電圧回路 |
| JP5931408B2 (ja) * | 2011-11-10 | 2016-06-08 | ローム株式会社 | 過電流保護回路及びこれを用いたスイッチング電源装置 |
| CN108241401B (zh) * | 2016-12-23 | 2020-05-01 | 原相科技股份有限公司 | 电压转电流电路及电压控制振荡器装置 |
| JP2018186400A (ja) * | 2017-04-26 | 2018-11-22 | ラピスセミコンダクタ株式会社 | レベルシフト回路 |
| JP6912350B2 (ja) * | 2017-10-13 | 2021-08-04 | エイブリック株式会社 | ボルテージレギュレータ |
| US20190384342A1 (en) * | 2018-06-13 | 2019-12-19 | Nxp B.V. | Current mirror topology and circuit |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH084207B2 (ja) * | 1985-06-21 | 1996-01-17 | 株式会社日立製作所 | 半導体集積回路装置 |
| US5180976A (en) * | 1987-04-17 | 1993-01-19 | Everett/Charles Contact Products, Inc. | Integrated circuit carrier having built-in circuit verification |
| FR2628230B1 (fr) * | 1988-03-04 | 1990-06-22 | Radiotechnique Compelec | Source de courant a gamme etendue de tensions de sortie |
| JPH0348506A (ja) * | 1989-04-19 | 1991-03-01 | Nec Corp | 電流可変回路 |
| US5448159A (en) * | 1994-05-12 | 1995-09-05 | Matsushita Electronics Corporation | Reference voltage generator |
-
1996
- 1996-08-06 JP JP20689396A patent/JP3686176B2/ja not_active Expired - Fee Related
-
1997
- 1997-01-13 US US08/782,036 patent/US5757175A/en not_active Expired - Lifetime
- 1997-02-24 KR KR1019970005515A patent/KR100272936B1/ko not_active IP Right Cessation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108155882A (zh) * | 2016-12-06 | 2018-06-12 | 瑞昱半导体股份有限公司 | 运算放大器及其差分放大电路 |
| CN108155882B (zh) * | 2016-12-06 | 2021-04-20 | 瑞昱半导体股份有限公司 | 运算放大器及其差分放大电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5757175A (en) | 1998-05-26 |
| KR19980018033A (ko) | 1998-06-05 |
| JPH1049245A (ja) | 1998-02-20 |
| KR100272936B1 (ko) | 2000-12-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3686176B2 (ja) | 定電流発生回路及び内部電源電圧発生回路 | |
| US5391979A (en) | Constant current generating circuit for semiconductor devices | |
| US5838188A (en) | Reference voltage generation circuit | |
| US6590444B2 (en) | Semiconductor integrated circuit with a down converter for generating an internal voltage | |
| US6985027B2 (en) | Voltage step down circuit with reduced leakage current | |
| JP2596697B2 (ja) | Ｃｍｏｓトランジスタ回路を使用する基準電圧発生回路 | |
| US5180967A (en) | Constant-current source circuit having a mos transistor passing off-heat current | |
| JP3120795B2 (ja) | 内部電圧発生回路 | |
| KR900004725B1 (ko) | 전원전압 강하회로 | |
| EP0637790B1 (en) | Reference potential generating circuit utilizing a difference in threshold between a pair of MOS transistors | |
| JPH06204838A (ja) | 基準電圧発生器及び基準電圧の発生方法 | |
| US20030011351A1 (en) | Internal power supply for an integrated circuit having a temperature compensated reference voltage generator | |
| KR100218078B1 (ko) | 외부전원전압의 변동이나 환경온도의 변화에 대한 출력전압의 변동을 억제할 수 있는 기판전위발생회로 | |
| US6429705B1 (en) | Resetting circuit independent of a transistor's threshold | |
| JP3963990B2 (ja) | 内部電源電圧発生回路 | |
| JP3501183B2 (ja) | 半導体集積回路の内部電源電圧供給回路 | |
| JP2002373942A (ja) | 半導体集積回路 | |
| US7348833B2 (en) | Bias circuit having transistors that selectively provide current that controls generation of bias voltage | |
| JP4743938B2 (ja) | 半導体集積回路装置 | |
| US7626448B2 (en) | Internal voltage generator | |
| JPH09139085A (ja) | 半導体電位供給装置およびこれを用いた半導体記憶装置 | |
| KR0172436B1 (ko) | 반도체 장치의 기준전압 발생회로 | |
| JP7451314B2 (ja) | バイアス電流発生回路 | |
| US5805010A (en) | Low-current source circuit | |
| US20050104571A1 (en) | Power-up signal generating circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050208 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050215 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050413 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050517 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050602 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080610 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090610 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100610 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110610 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110610 Year of fee payment: 6 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110610 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120610 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120610 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130610 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130610 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140610 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |