JP2005136664A - 発振回路 - Google Patents
発振回路 Download PDFInfo
- Publication number
- JP2005136664A JP2005136664A JP2003370020A JP2003370020A JP2005136664A JP 2005136664 A JP2005136664 A JP 2005136664A JP 2003370020 A JP2003370020 A JP 2003370020A JP 2003370020 A JP2003370020 A JP 2003370020A JP 2005136664 A JP2005136664 A JP 2005136664A
- Authority
- JP
- Japan
- Prior art keywords
- switch element
- circuit
- turned
- external terminal
- built
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010355 oscillation Effects 0.000 title claims abstract description 67
- 239000004065 semiconductor Substances 0.000 claims description 9
- 238000010586 diagram Methods 0.000 description 9
- 239000003990 capacitor Substances 0.000 description 6
- 239000013078 crystal Substances 0.000 description 4
- 238000013016 damping Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 239000000919 ceramic Substances 0.000 description 3
- 230000002950 deficient Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000000691 measurement method Methods 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
- H03B5/30—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator
- H03B5/32—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator
- H03B5/36—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator active element in amplifier being semiconductor device
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
- H03K3/03—Astable circuits
- H03K3/0307—Stabilisation of output, e.g. using crystal
Landscapes
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Oscillators With Electromechanical Resonators (AREA)
Abstract
【課題】リーク電流の測定が可能な発振回路を提供する。
【解決手段】振動子Ｘが外部接続される外部端子１，２と、端子１，２間に接続されたインバータ回路Ｉ１と、一端が外部端子１に接続され、内部端子Ｎ０からの入力制御信号に従ってオン／オフするスイッチ素子Ｓ０と、スイッチ素子Ｓ０の他端と外部端子２の間に接続された内蔵帰還抵抗Ｒｆｉ１，Ｒｆｉ２と、内蔵帰還抵抗Ｒｆｉ１に並列に接続され、内部端子Ｎ１からの入力制御信号に従ってオン／オフするスイッチ素子Ｓ１と、内蔵帰還抵抗Ｒｆｉ２に並列に接続され、内部端子Ｎ２からの入力制御信号に従ってオン／オフするスイッチ素子Ｓ２とを備え、スイッチ素子Ｓ０をＯＦＦして、外部端子１をインバータ回路Ｉ１の出力から絶縁し、外部端子１のリーク電流を測定可能とした。
【選択図】 図１
【解決手段】振動子Ｘが外部接続される外部端子１，２と、端子１，２間に接続されたインバータ回路Ｉ１と、一端が外部端子１に接続され、内部端子Ｎ０からの入力制御信号に従ってオン／オフするスイッチ素子Ｓ０と、スイッチ素子Ｓ０の他端と外部端子２の間に接続された内蔵帰還抵抗Ｒｆｉ１，Ｒｆｉ２と、内蔵帰還抵抗Ｒｆｉ１に並列に接続され、内部端子Ｎ１からの入力制御信号に従ってオン／オフするスイッチ素子Ｓ１と、内蔵帰還抵抗Ｒｆｉ２に並列に接続され、内部端子Ｎ２からの入力制御信号に従ってオン／オフするスイッチ素子Ｓ２とを備え、スイッチ素子Ｓ０をＯＦＦして、外部端子１をインバータ回路Ｉ１の出力から絶縁し、外部端子１のリーク電流を測定可能とした。
【選択図】 図１
Description
本発明は、半導体集積回路（以下、ＩＣまたは半導体ＩＣとする）で構成され、水晶振動子やセラミック振動子を外付けして所定の周波数の発振信号を得る発振回路に関するものである。
図５は従来の発振回路Ｃ０を示す回路図である（例えば、非特許文献１参照）。この発振回路Ｃ０は、半導体ＩＣの内部に設けられており、振動子Ｘを駆動するインバータ回路Ｉ１と、発振信号をＩＣ内部回路に送信するバッファ回路１２と、内蔵帰還抵抗Ｒｆｉと、外部端子１，２と、内部端子ＯＵＴとを備えた構成である。ＩＣ外部には、振動子（水晶振動子またはセラミック振動子）Ｘ、ダンピング抵抗Ｒｄ、コンデンサＣｇ、コンデンサＣｄが接続される。この従来の発振回路Ｃ０では、外部端子２に所定の周波数の発振信号が生じ、その発振信号を矩形波形のデジタルパルスにして、内部端子ＯＵＴからＩＣ内部回路に送信する。
図５の発振回路Ｃ０において、内蔵帰還抵抗Ｒｆｉは、外部端子１と外部端子２の間に接続され、外部端子１と外部端子２の直流バイアスを与える働きをしている。帰還抵抗の抵抗値はカットオフ周波数を決める定数であり、帰還抵抗の抵抗値が大きいほど、カットオフ周波数は低くなる。つまり、より低い周波数まで発振可能となる。一方、帰還抵抗の抵抗値を大きくすると、外部端子１のリーク電流の影響を受け易くなる。リーク電流の影響により直流バイアスが変動すると、発振の安定性が悪くなり、最悪の場合には発振不能になってしまう。このように、帰還抵抗の抵抗値は、発振周波数とリーク電流の影響に応じて、最適な値にすることが望ましい。
稲葉保著「発振回路の設計と応用」ＣＱ出版社、第１５７頁
しかしながら、上記従来の発振回路では、外部端子１から帰還抵抗経路を介してインバータ回路Ｉ１の出力端子に通じているので、製造後に外部端子１に流れる微小なリーク電流を測定することができないという課題があった。さらに、製造後に内蔵帰還抵抗Ｒｆｉの抵抗値を変更することができないという課題があった。
本発明は、このような従来の課題を解決するためになされたものであり、リーク電流の測定が可能な発振回路を提供することを目的とする。さらに、リーク電流の測定値等に応じて内蔵抵抗の抵抗値の変更も可能な発振回路を提供することを目的とする。
本発明の発振回路は、
半導体集積回路で構成され、振動子を外付けして所定の周波数の発振信号を得る発振回路において、
上記振動子が外部接続される第１および第２の外部端子と、
上記第１および第２の外部端子間に接続されたインバータ回路と、
一端が上記第１の外部端子に接続され、第１の入力制御信号に従ってオン／オフする第１のスイッチ素子と、
上記第１のスイッチ素子の他端と上記第２の外部端子の間に接続された第１の内蔵抵抗と
を備えた
ことを特徴とする。
半導体集積回路で構成され、振動子を外付けして所定の周波数の発振信号を得る発振回路において、
上記振動子が外部接続される第１および第２の外部端子と、
上記第１および第２の外部端子間に接続されたインバータ回路と、
一端が上記第１の外部端子に接続され、第１の入力制御信号に従ってオン／オフする第１のスイッチ素子と、
上記第１のスイッチ素子の他端と上記第２の外部端子の間に接続された第１の内蔵抵抗と
を備えた
ことを特徴とする。
また、本発明の他の発振回路は、
半導体集積回路で構成され、振動子を外付けして所定の周波数の発振信号を得る発振回路において、
上記振動子が外部接続される第１および第２の外部端子と、
上記第１および第２の外部端子間に接続されたインバータ回路と、
上記インバータ回路に並列に接続され、第１の入力制御信号に従ってオン／オフし、所定のオン抵抗値を有する第１のスイッチ素子と
を備えた
ことを特徴とする。
半導体集積回路で構成され、振動子を外付けして所定の周波数の発振信号を得る発振回路において、
上記振動子が外部接続される第１および第２の外部端子と、
上記第１および第２の外部端子間に接続されたインバータ回路と、
上記インバータ回路に並列に接続され、第１の入力制御信号に従ってオン／オフし、所定のオン抵抗値を有する第１のスイッチ素子と
を備えた
ことを特徴とする。
本発明の発振回路によれば、リーク電流を正しく測定することができるので、過大なリーク電流が流れる不良品を出荷試験で選別できるという効果がある。
実施の形態１
図１は本発明の実施の形態１の発振回路Ｃ３を示す回路図である。この発振回路Ｃ３は、半導体ＩＣの内部に設けられる。
図１は本発明の実施の形態１の発振回路Ｃ３を示す回路図である。この発振回路Ｃ３は、半導体ＩＣの内部に設けられる。
この実施の形態１の発振回路Ｃ３は、振動子Ｘを駆動するインバータ回路Ｉ１と、発振信号をＩＣ内部回路に送信するバッファ回路Ｉ２と、内蔵帰還抵抗Ｒｆｉ１，Ｒｆｉ２と、スイッチ素子Ｓ０，Ｓ１，Ｓ２と、外部端子１，２と、内部端子ＯＵＴ，Ｎ０，Ｎ１，Ｎ２とを備えた構成である。
［インバータ回路Ｉ１，バッファ回路Ｉ２，内部端子ＯＵＴ］
インバータ回路Ｉ１の入力端子は外部端子１に接続し、インバータ回路Ｉ１の出力端子は外部端子２に接続している。また、バッファ回路Ｉ２の入力端子は外部端子２に接続し、バッファ回路Ｉ２の出力端子は内部端子ＯＵＴに接続している。内部端子ＯＵＴは、ＩＣ内部回路に接続しており、ＩＣ内部回路に発振回路Ｃ３の出力信号を送る。
インバータ回路Ｉ１の入力端子は外部端子１に接続し、インバータ回路Ｉ１の出力端子は外部端子２に接続している。また、バッファ回路Ｉ２の入力端子は外部端子２に接続し、バッファ回路Ｉ２の出力端子は内部端子ＯＵＴに接続している。内部端子ＯＵＴは、ＩＣ内部回路に接続しており、ＩＣ内部回路に発振回路Ｃ３の出力信号を送る。
［スイッチ素子Ｓ０］
スイッチ素子Ｓ０は、外部端子１とノード５の間に接続されており、その間に経路をつくる。スイッチ素子Ｓ０をＯＮ／ＯＦＦ制御する制御信号端子は内部端子Ｎ０に接続している。内部端子Ｎ０はＩＣ内部回路に接続し、ＩＣ内部回路からの信号を受信する。
スイッチ素子Ｓ０は、外部端子１とノード５の間に接続されており、その間に経路をつくる。スイッチ素子Ｓ０をＯＮ／ＯＦＦ制御する制御信号端子は内部端子Ｎ０に接続している。内部端子Ｎ０はＩＣ内部回路に接続し、ＩＣ内部回路からの信号を受信する。
［内蔵帰還抵抗Ｒｆｉ１，Ｒｆｉ２］
内蔵帰還抵抗Ｒｆｉ１はノード５とノード３の間に接続し、内蔵帰還抵抗Ｒｆｉ２はノード３と外部端子２の間に接続している。
内蔵帰還抵抗Ｒｆｉ１はノード５とノード３の間に接続し、内蔵帰還抵抗Ｒｆｉ２はノード３と外部端子２の間に接続している。
［スイッチ素子Ｓ１，内部端子Ｎ１］
スイッチ素子Ｓ１は、ノード５とノード３の間に接続されており（つまり内蔵帰還抵抗Ｒｆｉ１に並列に接続されており）、その間に経路をつくる。スイッチ素子Ｓ１のＯＮ／ＯＦＦを制御する制御信号端子は内部端子Ｎ１に接続している。内部端子Ｎ１は、ＩＣ内部回路に接続しており、ＩＣ内部回路からの信号を受ける。
スイッチ素子Ｓ１は、ノード５とノード３の間に接続されており（つまり内蔵帰還抵抗Ｒｆｉ１に並列に接続されており）、その間に経路をつくる。スイッチ素子Ｓ１のＯＮ／ＯＦＦを制御する制御信号端子は内部端子Ｎ１に接続している。内部端子Ｎ１は、ＩＣ内部回路に接続しており、ＩＣ内部回路からの信号を受ける。
［スイッチ素子Ｓ２，内部端子Ｎ２］
スイッチ素子Ｓ２は外部端子２とノード３の間に接続されており（つまり内蔵帰還抵抗Ｒｆｉ２に並列に接続されており）、その間に経路をつくる。スイッチ素子Ｓ２をＯＮ／ＯＦＦ制御する制御信号端子は内部端子Ｎ２に接続している。内部端子Ｎ２は、ＩＣ内部回路に接続しており、ＩＣ内部回路からの信号を受ける。
スイッチ素子Ｓ２は外部端子２とノード３の間に接続されており（つまり内蔵帰還抵抗Ｒｆｉ２に並列に接続されており）、その間に経路をつくる。スイッチ素子Ｓ２をＯＮ／ＯＦＦ制御する制御信号端子は内部端子Ｎ２に接続している。内部端子Ｎ２は、ＩＣ内部回路に接続しており、ＩＣ内部回路からの信号を受ける。
［ＩＣ外部］
一方、ＩＣ外部には、振動子（水晶振動子またはセラミック振動子）Ｘ、ダンピング抵抗Ｒｄ、およびコンデンサＣｇ，Ｃｄが接続される。振動子Ｘは外部端子１とノード４の間に接続され、ダンピング抵抗Ｒｄは外部端子２とノード４の間に接続され、コンデンサＣｇは外部端子１とＧＮＤ間に接続され、コンデンサＣｄはノード４とＧＮＤ間に接続される。
一方、ＩＣ外部には、振動子（水晶振動子またはセラミック振動子）Ｘ、ダンピング抵抗Ｒｄ、およびコンデンサＣｇ，Ｃｄが接続される。振動子Ｘは外部端子１とノード４の間に接続され、ダンピング抵抗Ｒｄは外部端子２とノード４の間に接続され、コンデンサＣｇは外部端子１とＧＮＤ間に接続され、コンデンサＣｄはノード４とＧＮＤ間に接続される。
［スイッチ素子Ｓ０の動作］
スイッチ素子Ｓ０は内部端子Ｎ０に入力される制御信号の論理値に応じてＯＮ／ＯＦＦする。図１の発振回路Ｃ３では、内部端子Ｎ０に“１”が入力されるとスイッチ素子Ｓ０がＯＮ、“０”が入力されるとＯＦＦする。なお、逆の論理とすることも可能である。
スイッチ素子Ｓ０は内部端子Ｎ０に入力される制御信号の論理値に応じてＯＮ／ＯＦＦする。図１の発振回路Ｃ３では、内部端子Ｎ０に“１”が入力されるとスイッチ素子Ｓ０がＯＮ、“０”が入力されるとＯＦＦする。なお、逆の論理とすることも可能である。
スイッチ素子Ｓ０がＯＮしている（導通している）状態では、外部端子１とノード５の間は短絡されるので、外部端子２と外部端子１の間の帰還抵抗の経路は導通する。また、スイッチ素子Ｓ０がＯＦＦしている（導通しない）状態では、外部端子１とノード５の間は絶縁されるので、外部端子２と外部端子１の間の帰還抵抗の経路は導通しない。
［リーク電流の測定］
図２は実施の形態１の発振回路Ｃ３の外部端子１に流れるリーク電流の測定法を示す図である。図２において、内部端子Ｎ０からの制御信号によってスイッチ素子０をＯＦＦし、外部端子１から内蔵抵抗を絶縁した状態で、外部端子１に直流電圧Ｖ１を印加したときに外部端子１に流れる微小な電流をリーク電流として測定する。
図２は実施の形態１の発振回路Ｃ３の外部端子１に流れるリーク電流の測定法を示す図である。図２において、内部端子Ｎ０からの制御信号によってスイッチ素子０をＯＦＦし、外部端子１から内蔵抵抗を絶縁した状態で、外部端子１に直流電圧Ｖ１を印加したときに外部端子１に流れる微小な電流をリーク電流として測定する。
外部端子１には、静電破壊の保護回路として働くＰＭＯＳトランジスタＰ１およびＮＭＯＳトランジスタＮ１（図２参照）が接続しており、図２の測定法によれば、これら保護回路に流れる微小なリーク電流の合計を測定することができる。
発振回路Ｃ３を動作させるときには、スイッチ素子Ｓ０をＯＮ（導通）させて外部端子２と外部端子１の間の帰還抵抗の経路を導通させるが、この状態では、外部端子１のリーク電流を測定することはできない。なぜならば、外部端子１から帰還抵抗経路を介してインバータ回路Ｉ１の出力端子に通じているので、インバータ回路Ｉ１に流れる大きな値の出力電流をいっしょに測定してしまうことになり、外部端子１に流れる微小なリーク電流の正しい測定ができないからである。
この実施の形態１の発振回路Ｃ３では、スイッチ素子０をＯＦＦすることにより外部端子１と内蔵抵抗を絶縁できる構成として、外部端子１に流れるリーク電流を正しく測定できるようにしている。
［スイッチ素子Ｓ１，Ｓ２の動作］
スイッチ素子Ｓ１は内部端子Ｎ１に入力される制御信号の論理値に応じてＯＮ／ＯＦＦする。図１の発振回路Ｃ３では、内部端子Ｎ１に“１”が入力されるとスイッチ素子Ｓ１がＯＮ、“０”が入力されるとＯＦＦする。なお、逆の論理とすることも可能である。
スイッチ素子Ｓ１は内部端子Ｎ１に入力される制御信号の論理値に応じてＯＮ／ＯＦＦする。図１の発振回路Ｃ３では、内部端子Ｎ１に“１”が入力されるとスイッチ素子Ｓ１がＯＮ、“０”が入力されるとＯＦＦする。なお、逆の論理とすることも可能である。
また、スイッチ素子Ｓ２は内部端子Ｎ２に入力される制御信号の論理値に応じてＯＮ／ＯＦＦする。図１の発振回路Ｃ３では、内部端子Ｎ２に“１”が入力されるとスイッチ素子Ｓ２がＯＮ、“０”が入力されるとＯＦＦする。なお、逆の論理とすることも可能である。
スイッチ素子Ｓ１がＯＮしている（導通している）状態では、内蔵帰還抵抗Ｒｆｉ１は短絡され、スイッチ素子Ｓ２がＯＮしている（導通している）状態では、内蔵帰還抵抗Ｒｆｉ２は短絡されるので、内部端子Ｎ１と内部端子Ｎ２の制御信号に応じて、帰還抵抗の抵抗値を変更することができる。例えば、内蔵帰還抵抗Ｒｆｉ１＝１．６［ＭΩ］、内蔵帰還抵抗Ｒｆｉ２＝０．４［ＭΩ］ならば、
Ｎ１＝“０”，Ｎ２＝“０”のとき、帰還抵抗＝２［ＭΩ］、
Ｎ１＝“０”，Ｎ２＝“１”のとき、帰還抵抗＝１．６［ＭΩ］、
Ｎ１＝“１”，Ｎ２＝“０”のとき、帰還抵抗＝０．４［ＭΩ］
となる。
Ｎ１＝“０”，Ｎ２＝“０”のとき、帰還抵抗＝２［ＭΩ］、
Ｎ１＝“０”，Ｎ２＝“１”のとき、帰還抵抗＝１．６［ＭΩ］、
Ｎ１＝“１”，Ｎ２＝“０”のとき、帰還抵抗＝０．４［ＭΩ］
となる。
図３は実施の形態１の発振回路Ｃ３の負性抵抗と動作周波数の関係をシミュレーションした図である。発振回路の負性抵抗特性は、発振回路が水晶振動子に供給するパワーによって変化する。負性抵抗の数値が、負の値の周波数では発振可能であり、正の値では発振不能であることを示す。負性抵抗の数値が０になる周波数をカットオフ周波数と呼ぶ。図３には発振回路Ｃ３の帰還抵抗の抵抗値を０．４［ＭΩ］にした場合と２．０［ＭΩ］にした場合とを比較して示してある。
図３において、帰還抵抗の抵抗値を０．４［ＭΩ］にした場合のカットオフ周波数は９１０［ｋＨｚ］であり、帰還抵抗の抵抗値を２．０［ＭΩ］にした場合のカットオフ周波数は２２０［ｋＨｚ］である。このように、帰還抵抗の抵抗値を変えると異なる特性を描き、カットオフ周波数が変わることが確認できる。
以上にように実施の形態１によれば、スイッチ素子Ｓ０を設けたことにより、スイッチ素子０をＯＦＦして外部端子１と内蔵抵抗を絶縁することができるので、外部端子１に流れるリーク電流を正しく測定することができる。これにより、過大なリーク電流が流れる不良品を出荷試験で選別できる。外部端子１に流れるリーク電流は発振に悪影響を及ぼす場合があるので、リーク電流の測定は重要である。
さらに、この実施の形態１によれば、スイッチ素子Ｓ１，Ｓ２を設けたことにより、ＩＣに内蔵している帰還抵抗の抵抗値を、ＩＣ内部の制御信号によって、適した抵抗値に変更することができる。これにより、発振周波数、リーク電流に応じた抵抗値を選ぶことができるので、安定した発振が可能になる。例えば、製造ばらつきによりリーク電流が大きくでき上がってしまい、発振が不安定になってしまった場合に、帰還抵抗を小さい値に切り替えれば、リーク電流の影響を低減することができる。あるいは、製造ばらつきにより帰還抵抗が目標値よりも大きい抵抗値にでき上がってしまい、発振が不安定になってしまった場合に、帰還抵抗を小さい値に切り替えれば、リーク電流の影響を低減することができる。
なお、上記実施の形態１において、スイッチ素子Ｓ１および内部端子Ｎ１を設けない構成、スイッチ素子Ｓ２および内部端子Ｎ２を設けない構成、あるいはスイッチ素子Ｓ１，Ｓ２および内部端子Ｎ１，Ｎ２を設けない構成とすることも可能である。さらには、スイッチ素子Ｓ１，Ｓ２および内部端子Ｎ１，Ｎ２を設けない構成において、２つの内蔵帰還抵抗Ｒｆｉ１，Ｒｆｉ２を１つの内蔵帰還抵抗Ｒｆｉとした構成も可能である。
また、上記の実施の形態１では、スイッチ素子Ｓ０，Ｓ１，Ｓ２を抵抗０の理想的なスイッチ素子として説明しているが、抵抗分を持っていても構わない。その場合の帰還抵抗値は、スイッチ素子の抵抗分と内蔵抵抗の合成抵抗になる。
また、上記実施の形態１では、内蔵抵抗を３つの値のいずれかに切り替えたが、内蔵抵抗とそれに並列に接続されるスイッチ素子を一つのユニットとして扱い、これらを直列、並列に接続して組み合わせを増やせば、さらに抵抗値の切り替えを増やすことができる。
実施の形態２
図４は本発明の実施の形態２の発振回路Ｃ４を示す回路図である。この発振回路Ｃ４は、半導体ＩＣの内部に設けられる。なお、図４において、上記図１と同様のものには同じ符号を付してある。
図４は本発明の実施の形態２の発振回路Ｃ４を示す回路図である。この発振回路Ｃ４は、半導体ＩＣの内部に設けられる。なお、図４において、上記図１と同様のものには同じ符号を付してある。
この実施の形態２の発振回路Ｃ４は、インバータ回路Ｉ１と、バッファ回路Ｉ２と、スイッチ素子Ｓ１，Ｓ２，Ｓ３，Ｓ４と、外部端子１，２と、内部端子ＯＵＴ，Ｎ１，Ｎ２，Ｎ３，Ｎ４とを備えた構成である。
つまり、実施の形態２の発振回路Ｃ４は、上記実施の形態１の発振回路Ｃ３（図１参照）において、内蔵帰還抵抗Ｒｆｉ１に変えてスイッチ素子Ｓ３および内部端子Ｎ３を設け、内蔵帰還抵抗Ｒｆｉ２に変えてスイッチ素子Ｓ４および内部端子Ｎ４を設け、スイッチ素子Ｓ０も設けない構成としたものである。
［スイッチ素子Ｓ３］
スイッチ素子Ｓ３は、外部端子１とノード３に接続されており、（つまりスイッチ素子Ｓ１に並列に接続されており）、その間に経路をつくる。スイッチ素子Ｓ３をＯＮ／ＯＦＦ制御する制御信号端子は内部端子Ｎ３に接続している。内部端子Ｎ３は、ＩＣ内部回路に接続しており、ＩＣ内部回路からの信号を受ける。
スイッチ素子Ｓ３は、外部端子１とノード３に接続されており、（つまりスイッチ素子Ｓ１に並列に接続されており）、その間に経路をつくる。スイッチ素子Ｓ３をＯＮ／ＯＦＦ制御する制御信号端子は内部端子Ｎ３に接続している。内部端子Ｎ３は、ＩＣ内部回路に接続しており、ＩＣ内部回路からの信号を受ける。
［スイッチ素子Ｓ４］
スイッチ素子Ｓ４は、外部端子２とノード３に接続されており、（つまりスイッチ素子Ｓ２に並列に接続されており）、その間に経路をつくる。スイッチ素子Ｓ４をＯＮ／ＯＦＦ制御する制御信号端子は内部端子Ｎ４に接続している。内部端子Ｎ４は、ＩＣ内部回路に接続しており、ＩＣ内部回路からの信号を受ける。
スイッチ素子Ｓ４は、外部端子２とノード３に接続されており、（つまりスイッチ素子Ｓ２に並列に接続されており）、その間に経路をつくる。スイッチ素子Ｓ４をＯＮ／ＯＦＦ制御する制御信号端子は内部端子Ｎ４に接続している。内部端子Ｎ４は、ＩＣ内部回路に接続しており、ＩＣ内部回路からの信号を受ける。
そして、これらスイッチ素子Ｓ１，Ｓ２，Ｓ３，Ｓ４のオン抵抗値は、それぞれ所定の抵抗値に設計されている。
［実施の形態２の動作］
スイッチ素子Ｓ１は内部端子Ｎ１に入力される制御信号の論理値に応じてＯＮ／ＯＦＦし、スイッチ素子Ｓ２は内部端子Ｎ２に入力される制御信号の論理値に応じてＯＮ／ＯＦＦし、スイッチ素子Ｓ３は内部端子Ｎ３に入力される制御信号の論理値に応じてＯＮ／ＯＦＦし、スイッチ素子Ｓ４は内部端子Ｎ４に入力される制御信号の論理値に応じてＯＮ／ＯＦＦする。
スイッチ素子Ｓ１は内部端子Ｎ１に入力される制御信号の論理値に応じてＯＮ／ＯＦＦし、スイッチ素子Ｓ２は内部端子Ｎ２に入力される制御信号の論理値に応じてＯＮ／ＯＦＦし、スイッチ素子Ｓ３は内部端子Ｎ３に入力される制御信号の論理値に応じてＯＮ／ＯＦＦし、スイッチ素子Ｓ４は内部端子Ｎ４に入力される制御信号の論理値に応じてＯＮ／ＯＦＦする。
そして、少なくともスイッチ素子Ｓ１とスイッチ素子Ｓ３のいずれか１つをＯＮさせ、かつ少なくともスイッチ素子Ｓ２とスイッチ素子Ｓ４のいずれか１つをＯＮしたときには、ＯＮさせるスイッチ素子の組み合わせにより、外部端子１と外部端子２の間の帰還抵抗経路の抵抗値が決まる。
また、スイッチ素子Ｓ１とスイッチ素子Ｓ３をともにＯＦＦするか、あるいはスイッチ素子Ｓ２とスイッチ素子Ｓ４をともにＯＦＦすれば、外部端子１と内蔵抵抗を絶縁でき、上記実施の形態１と同様に、外部端子１のリーク電流を測定することができる。
以上のように実施の形態２によれば、内蔵抵抗をスイッチ素子で構成したことにより、スイッチ素子をＯＦＦして外部端子１と内蔵抵抗を絶縁することができるので、外部端子１のリーク電流を測定することができる。
なお、上記実施の形態２において、例えば、スイッチ素子Ｓ２を設けない構成とすることも可能である。あるいは、スイッチ素子Ｓ２，Ｓ４を設けずに、外部端子２とノード３の間を短絡した構成とすることも可能である。さらには、スイッチ素子Ｓ２，Ｓ３，Ｓ４を設けずに、外部端子２とノード３の間を短絡した構成とすることも可能である。
Ｃ３，Ｃ４ 発振回路
１，２ 外部端子
３，４，５ ノード
Ｉ１ インバータ回路
Ｉ２ バッファ回路
Ｒｆｉ１，Ｒｆｉ２ 内蔵抵抗
Ｓ０，Ｓ１，Ｓ２，Ｓ３，Ｓ４ スイッチ素子
ＯＵＴ，Ｎ０，Ｎ１，Ｎ２ 内部端子
Ｘ 振動子
Ｃｇ，Ｃｄ コンデンサ
Ｒｄ ダンピング抵抗
１，２ 外部端子
３，４，５ ノード
Ｉ１ インバータ回路
Ｉ２ バッファ回路
Ｒｆｉ１，Ｒｆｉ２ 内蔵抵抗
Ｓ０，Ｓ１，Ｓ２，Ｓ３，Ｓ４ スイッチ素子
ＯＵＴ，Ｎ０，Ｎ１，Ｎ２ 内部端子
Ｘ 振動子
Ｃｇ，Ｃｄ コンデンサ
Ｒｄ ダンピング抵抗
Claims (6)
- 半導体集積回路で構成され、振動子を外付けして所定の周波数の発振信号を得る発振回路において、
上記振動子が外部接続される第１および第２の外部端子と、
上記第１および第２の外部端子間に接続されたインバータ回路と、
一端が上記第１の外部端子に接続され、第１の入力制御信号に従ってオン／オフする第１のスイッチ素子と、
上記第１のスイッチ素子の他端と上記第２の外部端子の間に接続された第１の内蔵抵抗と
を備えた
ことを特徴とする発振回路。 - 上記第１の内蔵抵抗と上記第２の外部端子の間に接続された第２の内蔵抵抗と、
上記第１の内蔵抵抗に並列に接続され、第２の入力制御信号に従ってオン／オフする第２のスイッチ素子と、
上記第２の内蔵抵抗に並列に接続され、第３の入力制御信号に従ってオン／オフする第３のスイッチ素子と
をさらに備えた
ことを特徴とする請求項１記載の発振回路。 - 半導体集積回路で構成され、振動子を外付けして所定の周波数の発振信号を得る発振回路において、
上記振動子が外部接続される第１および第２の外部端子と、
上記第１および第２の外部端子間に接続されたインバータ回路と、
上記インバータ回路に並列に接続され、第１の入力制御信号に従ってオン／オフし、所定のオン抵抗値を有する第１のスイッチ素子と
を備えた
ことを特徴とする発振回路。 - 上記第１のスイッチ素子に並列に接続され、第２の入力制御信号に従ってオン／オフし、所定のオン抵抗値を有する第２のスイッチ素子を備えたことを特徴とする請求項３記載の発振回路。
- 上記第１および第２のスイッチ素子からなる並列回路と上記第２の外部端子の間に接続され、第３の入力制御信号に従ってオン／オフし、所定のオン抵抗値を有する第３のスイッチ素子をさらに備えたことを特徴とする請求項４記載の発振回路。
- 上記第３のスイッチ素子に並列に接続され、第４の入力制御信号に従ってオン／オフし、所定のオン抵抗値を有する第４のスイッチ素子を備えたことを特徴とする請求項５記載の発振回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003370020A JP2005136664A (ja) | 2003-10-30 | 2003-10-30 | 発振回路 |
| US10/849,384 US7038549B2 (en) | 2003-10-30 | 2004-05-20 | Oscillator circuit with switchable feedback |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003370020A JP2005136664A (ja) | 2003-10-30 | 2003-10-30 | 発振回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2005136664A true JP2005136664A (ja) | 2005-05-26 |
Family
ID=34543845
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003370020A Pending JP2005136664A (ja) | 2003-10-30 | 2003-10-30 | 発振回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7038549B2 (ja) |
| JP (1) | JP2005136664A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10680591B2 (en) | 2018-04-02 | 2020-06-09 | Hewlett Packard Enterprise Development Lp | Programmable resistive delay |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7193483B2 (en) * | 2005-03-24 | 2007-03-20 | Silicon Laboratories Inc. | Blocking a leakage current |
| JP2008205656A (ja) * | 2007-02-17 | 2008-09-04 | Seiko Instruments Inc | 発振回路 |
| US8686798B2 (en) * | 2011-05-19 | 2014-04-01 | Freescale Semiconductor, Inc. | Method and system for testing oscillator circuit |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4704587A (en) * | 1986-12-04 | 1987-11-03 | Western Digital Corporation | Crystal oscillator circuit for fast reliable start-up |
| JP2573266B2 (ja) * | 1987-12-18 | 1997-01-22 | 株式会社東芝 | 発振回路 |
| JPH0372669A (ja) * | 1989-05-17 | 1991-03-27 | Toshiba Corp | 半導体集積回路装置およびその製造方法 |
| GB2305319B (en) * | 1995-09-16 | 2000-03-15 | Motorola Inc | A low power amplifier and an oscillating circuit incorporating the amplifier |
| US5982246A (en) * | 1998-04-06 | 1999-11-09 | Microchip Technology Incorporated | Crystal oscillator having prestressing bias circuit to provide fast start-up |
-
2003
- 2003-10-30 JP JP2003370020A patent/JP2005136664A/ja active Pending
-
2004
- 2004-05-20 US US10/849,384 patent/US7038549B2/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10680591B2 (en) | 2018-04-02 | 2020-06-09 | Hewlett Packard Enterprise Development Lp | Programmable resistive delay |
Also Published As
| Publication number | Publication date |
|---|---|
| US7038549B2 (en) | 2006-05-02 |
| US20050093635A1 (en) | 2005-05-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9281781B2 (en) | Semiconductor apparatus, oscillation circuit, and signal processing system | |
| JP2009124214A (ja) | 圧電発振器 | |
| JP4917460B2 (ja) | 半導体装置 | |
| JP6619274B2 (ja) | ボルテージレギュレータ | |
| KR20050050566A (ko) | 발진 회로 | |
| US6211709B1 (en) | Pulse generating apparatus | |
| TW200945783A (en) | Oscillation circuit | |
| JP2008205656A (ja) | 発振回路 | |
| WO2010084838A1 (ja) | 発振回路 | |
| JP2005136664A (ja) | 発振回路 | |
| JP4674299B2 (ja) | 反転増幅器及びこれを有する水晶発振器 | |
| JP3136012U (ja) | 発振器 | |
| CN108123682B (zh) | 振荡装置 | |
| JP5549714B2 (ja) | 発振用回路 | |
| US6894574B2 (en) | CR oscillation circuit | |
| CN111082802B (zh) | 晶振驱动电路 | |
| CN107896099B (zh) | 一种上电复位电路 | |
| JP4594064B2 (ja) | サージ電流抑制回路及び直流電源装置 | |
| JP2010028496A (ja) | 発振検出回路 | |
| JP4404589B2 (ja) | ヒューズ回路 | |
| JP4833455B2 (ja) | 定電圧発生回路および半導体装置 | |
| JP3134335U (ja) | 遅延回路 | |
| JP3708864B2 (ja) | 温度補償型入力回路及び温度補償型発振回路 | |
| JP7338821B2 (ja) | 信号出力回路 | |
| JP2004187004A (ja) | 発振振幅検出回路、発振回路及び発振用集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060216 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080401 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080520 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080717 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20081007 |