JP3708864B2 - 温度補償型入力回路及び温度補償型発振回路 - Google Patents
温度補償型入力回路及び温度補償型発振回路 Download PDFInfo
- Publication number
- JP3708864B2 JP3708864B2 JP2001331445A JP2001331445A JP3708864B2 JP 3708864 B2 JP3708864 B2 JP 3708864B2 JP 2001331445 A JP2001331445 A JP 2001331445A JP 2001331445 A JP2001331445 A JP 2001331445A JP 3708864 B2 JP3708864 B2 JP 3708864B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- terminal
- input
- circuit
- input terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Oscillators With Electromechanical Resonators (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、温度補償型入力回路及び温度補償型発振回路に関し、特に、リーク電流による動作点バイアス電圧の変動が抑制された温度補償型入力回路及び温度補償型発振回路に関する。
【０００２】
【従来の技術】
半導体集積回路チップに形成された高インピーダンスの入力端を有する入力回路に対し、入力端子を介して外部信号が入力される構成の一例として、水晶発振回路がある。
【０００３】
図６に示すように、従来例の水晶発振回路は、半導体集積回路チップに設けられた入力端子１及び出力端子４と、高インピーダンスの入力端を有する入力回路２としての静電気放電（以下ＥＳＤという）保護回路２１、ＣＭＯＳインバータ２２及び帰還抵抗２３と、ＥＳＤ保護回路８と、シュミット回路９と、水晶振動子５と、コンデンサ６と、コンデンサ７と、を備える。
【０００４】
半導体集積回路チップ外部の水晶振動子５が入力端子１と出力端子４との間に接続され、コンデンサ６が入力端子１と低電位側電源ＶＳＳとの間に接続され、コンデンサ７が出力端子４と低電位側電源ＶＳＳとの間に接続され、入力回路２の入力端としてのＣＭＯＳインバータ２２の入力端が入力端子１に接続され、ＣＭＯＳインバータ２２の出力端が出力端子４に接続され、帰還抵抗２３がＣＭＯＳインバータ２２の入力端とＣＭＯＳインバータ２２の出力端との間に接続され、ＥＳＤ保護回路２１がＣＭＯＳインバータ２２の入力端に接続され、ＥＳＤ保護回路８がＣＭＯＳインバータ２２の出力端に接続される。
【０００５】
また、過電圧保護回路としてのＥＳＤ保護回路２１は、ゲート端及びソース端が高電位側電源ＶＤＤに接続されドレイン端がＣＭＯＳインバータ２２の入力端に接続されるＰチャネルＭＯＳトランジスタＰ１と、ゲート端及びソース端が低電位側電源ＶＳＳに接続されドレイン端がＣＭＯＳインバータ２２の入力端に接続されるＮチャネルＭＯＳトランジスタＮ１と、を備え、過電圧保護回路としてのＥＳＤ保護回路８は、ゲート端及びソース端が高電位側電源ＶＤＤに接続されドレイン端がＣＭＯＳインバータ２２の出力端に接続されるＰチャネルＭＯＳトランジスタＰ２と、ゲート端及びソース端が低電位側電源ＶＳＳに接続されドレイン端がＣＭＯＳインバータ２２の出力端に接続されるＮチャネルＭＯＳトランジスタＮ２と、を備える。
【０００６】
そして、シュミット回路９の入力端がＣＭＯＳインバータ２２の出力端に接続され、ＣＭＯＳインバータ２２の出力端から得られる発振信号が、発振起動時のノイズ除去機能を有するシュミット回路９により波形整形されて、クロック信号として図示されていない内部回路に与えられるようになっている。
【０００７】
【発明が解決しようとする課題】
ＣＭＯＳインバータ２２に帰還抵抗２３が接続されることによりＣＭＯＳインバータ２２がインバータアンプとして機能する。図７は、インバータアンプの入出力特性図である。ＣＭＯＳインバータ２２の入力端の動作点バイアス電圧は、帰還抵抗２３による自己バイアスにより、インバータアンプとしての利得（出力電圧変化量／入力電圧変化量）が最大となるＣＭＯＳインバータ２２の閾値電圧のポイント（Ａ点）に安定し、インバータアンプの利得とコンデンサ６及びコンデンサ７による位相調整とによって水晶振動子５の共振周波数で発振を開始する。
【０００８】
しかし、周囲温度が上昇してＥＳＤ保護回路２１の通常オフ状態となっているＮチャネルＭＯＳトランジスタＮ１のソースドレイン路にリーク電流が発生すると、ＣＭＯＳインバータ２２の入力端が高インピーダンスであるため、リーク電流はＣＭＯＳインバータ２２の出力端から供給されることになり、帰還抵抗２３の電圧降下分によってＣＭＯＳインバータ２２の入力端の動作点バイアス電圧がずれてしまう。図８に示すように、リーク電流は温度上昇に対し指数関数的に増加する特性（例えば８℃上昇で２倍、１００℃上昇で６０００倍）を有するため、高温時にはインバータアンプとしてのダイナミックレンジの端部のポイント（Ｂ点）まで変動してしまい、利得が１以下となって発振停止となる問題が発生する。一例として、帰還抵抗２３の抵抗値５ＭΩ、１２０℃におけるリーク電流１００ｎＡ、発振周波数３２ＫＨｚの水晶発振回路の場合、０．５Ｖも動作点バイアス電圧がずれることになる。
【０００９】
さらに、製造プロセスの微細化によって電源電圧が低下するとＮチャネルＭＯＳトランジスタＮ１の閾値電圧も低下する。図９に示すように、リーク電流は閾値電圧低下に対し指数関数的に増加する特性を有するため、製造プロセスの微細化が進むほど動作点バイアス電圧が大きく変動して発振停止が発生しやすくなる問題が発生する。
【００１０】
本発明は、かかる問題点に鑑みてなされたものであって、リーク電流による動作点バイアス電圧の変動を抑制することができる温度補償型入力回路及び温度補償型発振回路を提供することを目的とする。
【００１２】
【課題を解決するための手段】
本発明の温度補償型入力回路は、インバータと、前記インバータの入出力間に接続される帰還抵抗と、前記インバータの入力端に接続され、ＭＯＳトランジスタにより構成されるＥＳＤ保護回路とを備える温度補償型入力回路において、出力端が前記入力端に接続されて、温度変化に伴う前記入力端の電圧変動を抑制するように制御する温度補償回路とを有し、前記温度補償回路は、基準電圧を生成する基準電圧源と、前記入力端の電圧から交流分を除去するローパスフィルタと、前記基準電圧源の出力と前記ローパスフィルタの出力とが入力される差動アンプと、前記差動アンプの出力により前記出力端の電圧を調整する出力トランジスタとを備えるものであることを特徴とする。
【００１３】
また、前記出力トランジスタは、ソース端が高電位側電源に接続されドレイン端が前記出力端に接続されるＰチャネルトランジスタと、ソース端が低電位側電源に接続されドレイン端が前記出力端に接続されるＮチャネルトランジスタとを備え、前記差動アンプは、非反転入力端が前記ローパスフィルタの出力端に接続され反転入力端が前記基準電圧源に接続され出力端が前記Ｐチャネルトランジスタのゲート端に接続される第１の差動アンプと、非反転入力端が前記ローパスフィルタの前記出力端に接続され反転入力端が前記基準電圧源に接続され出力端が前記Ｎチャネルトランジスタのゲート端に接続される第２の差動アンプとを備えることを特徴とする。
【００１４】
また、前記出力トランジスタは、ドレイン端が高電位側電源に接続されソース端が前記出力端に接続されるＮチャネルトランジスタと、ドレイン端が低電位側電源に接続されソース端が前記出力端に接続されるＰチャネルトランジスタとを備え、前記差動アンプは、反転入力端が前記ローパスフィルタの出力端に接続され非反転入力端が前記基準電圧源に接続され出力端が前記Ｎチャネルトランジスタのゲート端に接続される第１の差動アンプと、反転入力端が前記ローパスフィルタの前記出力端に接続され非反転入力端が前記基準電圧源に接続され出力端が前記Ｐチャネルトランジスタのゲート端に接続される第２の差動アンプとを備えることを特徴とする。
【００１８】
さらに、本発明の温度補償型発振回路は、インバータと、前記インバータの入力端と出力端との間に接続される帰還抵抗と、前記入力端と前記出力端との間に接続される圧電振動子と、前記入力端と電源との間に接続される第１のコンデンサと、前記出力端と前記電源との間に接続される第２のコンデンサと、前記インバータの入力端に接続されＭＯＳトランジスタにより構成されるＥＳＤ保護回路と、出力端が前記入力端に接続されて、温度変化に伴う前記入力端の電圧変動を抑制するように制御する温度補償回路とを有し、前記温度補償回路は、基準電圧を生成する基準電圧源と、前記入力端の電圧から交流分を除去するローパスフィルタと、前記基準電圧源の出力と前記ローパスフィルタの出力とが入力される差動アンプと、前記差動アンプの出力により前記出力端の電圧を調整する出力トランジスタとを備えるものであることを特徴とする。
【００１９】
また、前記入力端に接続される過電圧保護回路を備えることを特徴とする。
【００２０】
【発明の実施の形態】
次に、本発明の実施の形態を図面を参照して説明する。図１は、本発明の第１の実施の形態の温度補償型入力回路の構成図である。図１に示すように、本発明の第１の実施の形態の温度補償型入力回路は、入力端子１と、入力回路２と、温度補償回路３と、を備える。
【００２１】
入力端子１は、外部信号が入力される半導体集積回路チップに設けられた端子であり、入力回路２は、所定の高インピーダンスの入力端を有する回路ブロックであり、入力回路２の入力端が入力端子１に接続される。
【００２２】
温度補償回路３は、出力端が入力回路２の入力端に接続されて、入力回路２の入力端の電圧を温度補償回路３が備える基準電圧と等しくするように制御する。
【００２３】
したがって、入力回路２の入力端の動作点バイアス電圧のリーク電流による変動が発生するときであっても、温度補償回路３によりその変動が抑制され、入力回路２は正常に動作することができる。
【００２４】
図２は、図１に示す本発明の第１の実施の形態の温度補償型入力回路の具体的構成としての温度補償型発振回路の構成図である。図２に示すように、温度補償型発振回路は、入力端子１と、入力回路２と、温度補償回路３と、出力端子４と、圧電振動子としての水晶振動子５と、コンデンサ６と、コンデンサ７と、ＥＳＤ保護回路８と、シュミット回路９と、を備える。
【００２５】
出力端子４は、半導体集積回路チップ外部に信号が出力される端子であり、半導体集積回路チップ外部の水晶振動子５が入力端子１と出力端子４との間に接続され、位相調整用のコンデンサ６が入力端子１と低電位側電源ＶＳＳとの間に接続され、位相調整用のコンデンサ７が出力端子４と低電位側電源ＶＳＳとの間に接続される。
【００２６】
入力回路２は、ＥＳＤ保護回路２１と、ＣＭＯＳインバータ２２と、帰還抵抗２３と、を備える。
【００２７】
入力回路２の入力端としてのＣＭＯＳインバータ２２の入力端が入力端子１に接続され、ＣＭＯＳインバータ２２の出力端が出力端子４に接続され、帰還抵抗２３がＣＭＯＳインバータ２２の入力端とＣＭＯＳインバータ２２の出力端との間に接続される。
【００２８】
ＥＳＤ保護回路２１がＣＭＯＳインバータ２２の入力端に接続され、ＥＳＤ保護回路８がＣＭＯＳインバータ２２の出力端に接続される。
【００２９】
ＥＳＤ保護回路２１は入力端子１に印加される静電気による過電圧を高電位側電源ＶＤＤ或いは低電位側電源ＶＳＳに放電し、ＥＳＤ保護回路８は出力端子４に印加される静電気による過電圧を高電位側電源ＶＤＤ或いは低電位側電源ＶＳＳに放電して入力回路２を保護する。
【００３０】
過電圧保護回路としてのＥＳＤ保護回路２１は、ゲート端及びソース端が高電位側電源ＶＤＤに接続されドレイン端がＣＭＯＳインバータ２２の入力端に接続されるＰチャネルＭＯＳトランジスタＰ１と、ゲート端及びソース端が低電位側電源ＶＳＳに接続されドレイン端がＣＭＯＳインバータ２２の入力端に接続されるＮチャネルＭＯＳトランジスタＮ１と、を備える。
【００３１】
過電圧保護回路としてのＥＳＤ保護回路８は、ゲート端及びソース端が高電位側電源ＶＤＤに接続されドレイン端がＣＭＯＳインバータ２２の出力端に接続されるＰチャネルＭＯＳトランジスタＰ２と、ゲート端及びソース端が低電位側電源ＶＳＳに接続されドレイン端がＣＭＯＳインバータ２２の出力端に接続されるＮチャネルＭＯＳトランジスタＮ２と、を備える。
【００３２】
シュミット回路９の入力端がＣＭＯＳインバータ２２の出力端に接続され、ＣＭＯＳインバータ２２の出力端から得られる発振信号が、発振起動時のノイズ除去機能を有するシュミット回路９により波形整形されて、クロック信号として図示されていない内部回路に供給される。
【００３３】
温度補償回路３は、ＣＭＯＳインバータ３１と、差動アンプ３２と、差動アンプ３３と、ローパスフィルタ３４と、ＰチャネルＭＯＳトランジスタＰ３と、ＮチャネルＭＯＳトランジスタＮ３と、を備える。
【００３４】
ここで、差動アンプ３２及び差動アンプ３３は、広帯域アンプである必要はなく直流アンプでよく、低消費電力型とすることができる。
【００３５】
ＣＭＯＳインバータ３１の入力端と出力端とが接続されて基準電圧源が構成され、ＣＭＯＳインバータ３１の出力端から基準電圧が生成される。
【００３６】
ここで、ＥＳＤ保護回路２１にリーク電流が発生していない状態において、最も安定な発振状態にあるＣＭＯＳインバータ２２の動作点バイアス電圧を温度補償回路３が変動させてしまうことがないように、ＣＭＯＳインバータ３１の出力端からの基準電圧とＣＭＯＳインバータ２２の動作点バイアス電圧とを等しくしてバランスさせるために、ＣＭＯＳインバータ３１のトランジスタサイズとＣＭＯＳインバータ２２のトランジスタサイズとを同一にしておく。
【００３７】
ローパスフィルタ３４は、ＲＣ型フィルタを構成する抵抗３５と、コンデンサ３６と、を備え、抵抗３５がローパスフィルタ３４の入力端と出力端との間に接続され、コンデンサ３６がローパスフィルタ３４の出力端と低電位側電源ＶＳＳとの間に接続される。
【００３８】
ここで、ＣＭＯＳインバータ２２の入力端には発振正弦波が生成されるので、ローパスフィルタ３４のカットオフ周波数ｆＬ（ｆＬ＝１／２πＣＲ、Ｃはコンデンサ３６の静電容量、Ｒは抵抗３５の抵抗値）をＣＭＯＳインバータ２２の発振周波数ｆＯＳＣより十分低く設定しておく。
【００３９】
一例として、ｆＯＳＣ＝３２ＫＨｚ、ｆＬ＝３２００Ｈｚの場合、Ｃ＝１０ＰＦ、Ｒ＝５ＭΩとなるので、半導体集積回路チップに内蔵することができる。
【００４０】
ＰチャネルＭＯＳトランジスタＰ３のソース端が高電位側電源ＶＤＤに接続され、ＰチャネルＭＯＳトランジスタＰ３のドレイン端が温度補償回路３の出力端に接続され、温度補償回路３の出力端が、入力回路２の入力端に接続される。
【００４１】
ＮチャネルＭＯＳトランジスタＮ３のソース端が低電位側電源ＶＳＳに接続され、ＮチャネルＭＯＳトランジスタＮ３のドレイン端が温度補償回路３の出力端に接続される。
【００４２】
ローパスフィルタ３４の入力端が温度補償回路３の出力端に接続され、差動アンプ３２の非反転入力端がローパスフィルタ３４の出力端に接続され、差動アンプ３２の反転入力端がＣＭＯＳインバータ３１の出力端に接続され、差動アンプ３２の出力端がＰチャネルＭＯＳトランジスタＰ３のゲート端に接続される。
【００４３】
差動アンプ３３の非反転入力端がローパスフィルタ３４の出力端に接続され、差動アンプ３３の反転入力端がＣＭＯＳインバータ３１の出力端に接続され、差動アンプ３３の出力端がＮチャネルＭＯＳトランジスタＮ３のゲート端に接続される。
【００４４】
ここで、ＰチャネルＭＯＳトランジスタＰ３及びＮチャネルＭＯＳトランジスタＮ３がＥＳＤ保護回路２１と並列にＣＭＯＳインバータ２２の入力端に接続されることになるため、ＰチャネルＭＯＳトランジスタＰ３及びＮチャネルＭＯＳトランジスタＮ３のリーク電流が無視できるように、ＰチャネルＭＯＳトランジスタＰ３及びＮチャネルＭＯＳトランジスタＮ３のサイズを、ＰチャネルＭＯＳトランジスタＰ１及びＮチャネルＭＯＳトランジスタＮ１のサイズより十分小さく設定しておく。
【００４５】
一例として、放電モデルとしてヒューマンボディモデルにおいて２０００Ｖ、マシンモデルにおいて２００Ｖ以上の静電気放電耐量を確保するためにＰチャネルＭＯＳトランジスタＰ１及びＮチャネルＭＯＳトランジスタＮ１のチャネル幅として５００μｍから１０００μｍ程度が必要となるので、ＰチャネルＭＯＳトランジスタＰ３及びＮチャネルＭＯＳトランジスタＮ３のサイズをその１０分の１から１００分の１程度に設定する。
【００４６】
次に、動作について説明する。先ず、電源投入されると、ＣＭＯＳインバータ２２がインバータアンプとして機能するため、ＣＭＯＳインバータ２２の入力端の動作点バイアス電圧は、帰還抵抗２３による自己バイアスにより、インバータアンプとしての利得（出力電圧変化量／入力電圧変化量）が最大となるＣＭＯＳインバータ２２の閾値電圧に安定し、インバータアンプの利得とコンデンサ６及びコンデンサ７による位相調整とによって水晶振動子５の共振周波数で発振を開始する。
【００４７】
静電気による過電圧の印加がない通常状態においては、ＮチャネルＭＯＳトランジスタＮ１、ＰチャネルＭＯＳトランジスタＰ１、ＮチャネルＭＯＳトランジスタＮ２、ＰチャネルＭＯＳトランジスタＰ２が全てオフ状態となっている。
【００４８】
さらに、ＥＳＤ保護回路２１のＮチャネルＭＯＳトランジスタＮ１又はＰチャネルＭＯＳトランジスタＰ１のソースドレイン路にリーク電流が発生していない状態のとき、ＣＭＯＳインバータ２２の入力端の動作点バイアス電圧は直流電圧であるからローパスフィルタ３４の出力端にそのまま出力され差動アンプ３２の非反転入力端に入力され、非反転入力端の電圧と反転入力端の基準電圧とが等しいため、差動アンプ３２の出力が高電位側電源ＶＤＤレベルとなって、ＰチャネルＭＯＳトランジスタＰ３がオフ状態となる。
【００４９】
同様に、ＣＭＯＳインバータ２２の入力端の動作点バイアス電圧がローパスフィルタ３４の出力端にそのまま出力され差動アンプ３３の非反転入力端に入力され、非反転入力端の電圧と反転入力端の基準電圧とが等しいため、差動アンプ３３の出力が低電位側電源ＶＳＳレベルとなってＮチャネルＭＯＳトランジスタＮ３もオフ状態となる。
【００５０】
次に、ＥＳＤ保護回路２１のＮチャネルＭＯＳトランジスタＮ１のソースドレイン路にリーク電流が発生した状態を例にとると、ＣＭＯＳインバータ２２の入力端が高インピーダンスであるため、リーク電流はＣＭＯＳインバータ２２の出力端から供給され、帰還抵抗２３の電圧降下分によってＣＭＯＳインバータ２２の入力端の動作点バイアス電圧が低下し始める。
【００５１】
すると、ＣＭＯＳインバータ２２の入力端の動作点バイアス電圧はローパスフィルタ３４の出力端にそのまま出力されるので、差動アンプ３２の非反転入力端の電圧が低下して差動アンプ３２の出力電圧が低下し、ＰチャネルＭＯＳトランジスタＰ３がオン状態に遷移してＮチャネルＭＯＳトランジスタＮ１のソースドレイン路のリーク電流を供給するようになり、差動アンプ３３の出力は低電位側電源ＶＳＳレベルのままでＮチャネルＭＯＳトランジスタＮ３がオフ状態のままとなる。
【００５２】
したがって、ＣＭＯＳインバータ２２の入力端の動作点バイアス電圧はリーク電流がない状態における電圧に復帰してＣＭＯＳインバータ２２の入力端の動作点バイアス電圧の変動が抑制されるので、安定発振状態が維持される。
【００５３】
一方、ＥＳＤ保護回路２１のＰチャネルＭＯＳトランジスタＰ１のソースドレイン路にリーク電流が発生した状態を例にとると、帰還抵抗２３の電圧降下分によってＣＭＯＳインバータ２２の入力端の動作点バイアス電圧が上昇し始める。
【００５４】
すると、ＣＭＯＳインバータ２２の入力端の動作点バイアス電圧はローパスフィルタ３４の出力端にそのまま出力されるので、差動アンプ３３の非反転入力端の電圧が上昇して差動アンプ３３の出力電圧が上昇し、ＮチャネルＭＯＳトランジスタＮ３がオン状態に遷移してＰチャネルＭＯＳトランジスタＰ１のソースドレイン路のリーク電流を吸収するようになり、差動アンプ３２の出力は高電位側電源ＶＤＤレベルのままでＰチャネルＭＯＳトランジスタＰ３がオフ状態のままとなる。
【００５５】
したがって、ＣＭＯＳインバータ２２の入力端の動作点バイアス電圧はリーク電流がない状態における電圧に復帰してＣＭＯＳインバータ２２の入力端の動作点バイアス電圧の変動が抑制されるので、安定発振状態が維持される。
【００５６】
以上説明したように、本発明の第１の実施の形態の温度補償型入力回路及びその具体的構成としての温度補償型発振回路によれば、高インピーダンスの入力端を有する入力回路２と、出力端が入力回路２の入力端に接続されて、入力回路２の入力端の電圧を基準電圧と等しくするように制御する温度補償回路３と、を備えることにより、さらに、温度補償回路３が、基準電圧を生成する基準電圧源としてのＣＭＯＳインバータ３１と、入力回路２の入力端の電圧から交流分を除去するローパスフィルタ３４と、基準電圧源としてのＣＭＯＳインバータ３１の出力とローパスフィルタ３４の出力とが入力される差動アンプ３２及び差動アンプ３３と、差動アンプ３２及び差動アンプ３３の出力により温度補償回路３の出力端の電圧を調整する出力トランジスタとしてのＰチャネルＭＯＳトランジスタＰ３及びＮチャネルＭＯＳトランジスタＮ３と、を備えるようにしたので、リーク電流による動作点バイアス電圧の変動を抑制することができる温度補償型入力回路及び温度補償型発振回路を実現することができる。
【００５７】
なお、以上の説明は温度補償型発振回路について行ったが、温度補償回路による効果はこれに限定されることはなく、ＣＭＯＳインバータに帰還抵抗が接続されたインバータアンプのような高インピーダンスの入力端を有する様々な回路ブロックに対して、同様の効果を得ることができる。
【００５８】
次に、図３は、本発明の第２の実施の形態の温度補償型入力回路の構成図である。図３に示すように、本発明の第２の実施の形態の温度補償型入力回路は、入力端子１と、入力回路２と、温度補償回路１０と、を備える。
【００５９】
入力端子１は、外部信号が入力される半導体集積回路チップに設けられた端子であり、入力回路２は、高インピーダンスの入力端を有する回路ブロックであり、入力回路２の入力端が入力端子１に接続される。
【００６０】
温度補償回路１０は、出力端が入力回路２の入力端に接続されて、入力回路２の入力端の電圧を温度補償回路１０が備える基準電圧と等しくするように制御する。
【００６１】
したがって、入力回路２の入力端の動作点バイアス電圧のリーク電流による変動が発生するときであっても、温度補償回路１０によりその変動が抑制され、入力回路２は正常に動作することができる。
【００６２】
なお、図３に示す本発明の第２の実施の形態の温度補償型入力回路の構成と、図１に示す本発明の第１の実施の形態の温度補償型入力回路及びその具体例である図２に示す温度補償型発振回路との相違部分は、温度補償回路３を温度補償回路１０に変更した部分であり、同一構成部分には同一符号を付して説明を省略する。
【００６３】
温度補償回路１０は、基準電圧を生成する基準電圧源として入出力端が接続されるＣＭＯＳインバータ３１と、ドレイン端が高電位側電源ＶＤＤに接続されソース端が温度補償回路１０の出力端に接続されるＮチャネルＭＯＳトランジスタＮ４と、ドレイン端が低電位側電源ＶＳＳに接続されソース端が温度補償回路１０の出力端に接続されるＰチャネルＭＯＳトランジスタＰ４と、入力端が温度補償回路１０の出力端に接続されるローパスフィルタ３４と、反転入力端がローパスフィルタ３４の出力端に接続され非反転入力端がＣＭＯＳインバータ３１の出力端に接続され出力端がＮチャネルＭＯＳトランジスタＮ４のゲート端に接続される差動アンプ１０１と、反転入力端がローパスフィルタ３４の出力端に接続され非反転入力端がＣＭＯＳインバータ３１の出力端に接続され出力端がＰチャネルＭＯＳトランジスタＰ４のゲート端に接続される差動アンプ１０２と、を備える。
【００６４】
ローパスフィルタ３４は、ＲＣ型フィルタを構成する抵抗３５と、コンデンサ３６と、を備え、抵抗３５がローパスフィルタ３４の入力端と出力端との間に接続され、コンデンサ３６がローパスフィルタ３４の出力端と低電位側電源ＶＳＳとの間に接続される。
【００６５】
以上のように、図２に示すＰチャネルＭＯＳトランジスタＰ３をＮチャネルＭＯＳトランジスタＮ４に置き換え、ＮチャネルＭＯＳトランジスタＮ３をＰチャネルＭＯＳトランジスタＰ４に置き換えて、トランジスタのチャネル極性を反転させたので、図２に示す差動アンプ３２及び差動アンプ３３を差動アンプ１０１及び差動アンプ１０２に置き換えて、入力端の極性を反転させている。
【００６６】
したがって、本発明の第２の実施の形態の温度補償型入力回路によれば、リーク電流による動作点バイアス電圧の変動を抑制することができる温度補償型入力回路及び温度補償型発振回路を実現することができる。
【００６７】
次に、図４は、本発明の第３の実施の形態の温度補償型入力回路の構成図である。図４に示すように、本発明の第３の実施の形態の温度補償型入力回路は、入力端子１と、入力回路２と、温度補償回路１１と、を備える。
【００６８】
入力端子１は、外部信号が入力される半導体集積回路チップに設けられた端子であり、入力回路２は、高インピーダンスの入力端を有する回路ブロックであり、入力回路２の入力端が入力端子１に接続される。
【００６９】
温度補償回路１１は、出力端が入力回路２の入力端に接続されて、入力回路２の入力端の電圧を温度補償回路１１が備える基準電圧と等しくするように制御する。
【００７０】
したがって、入力回路２の入力端の動作点バイアス電圧のリーク電流による変動が発生するときであっても、温度補償回路１１によりその変動が抑制され、入力回路２は正常に動作することができる。
【００７１】
なお、図４に示す本発明の第３の実施の形態の温度補償型入力回路の構成と、図１に示す本発明の第１の実施の形態の温度補償型入力回路及びその具体例である図２に示す温度補償型発振回路との相違部分は、温度補償回路３を温度補償回路１１に変更した部分であり、同一構成部分には同一符号を付して説明を省略する。
【００７２】
温度補償回路１１は、基準電圧を生成する基準電圧源として入出力端が接続されるＣＭＯＳインバータ３１と、ソース端が高電位側電源ＶＤＤに接続されドレイン端が温度補償回路１１の出力端に接続されるＰチャネルＭＯＳトランジスタＰ３と、ソース端が低電位側電源ＶＳＳに接続されドレイン端が温度補償回路１１の出力端に接続されるＮチャネルＭＯＳトランジスタＮ３と、入力端が温度補償回路１１の出力端に接続されるローパスフィルタ３４と、非反転入力端がローパスフィルタ３４の出力端に接続され反転入力端がＣＭＯＳインバータ３１の出力端に接続され、同極性のダブル出力信号の一方がＰチャネルＭＯＳトランジスタＰ３のゲート端に与えられるとともに、ダブル出力信号の他方がＮチャネルＭＯＳトランジスタＮ３のゲート端に与えられる差動アンプ１１１と、を備える。
【００７３】
ローパスフィルタ３４は、ＲＣ型フィルタを構成する抵抗３５と、コンデンサ３６と、を備え、抵抗３５がローパスフィルタ３４の入力端と出力端との間に接続され、コンデンサ３６がローパスフィルタ３４の出力端と低電位側電源ＶＳＳとの間に接続される。
【００７４】
以上のように、図２に示す差動アンプ３２及び差動アンプ３３を、出力端を２つ備える差動アンプ１１１に置き換えて、素子数を削減している。
【００７５】
したがって、本発明の第３の実施の形態の温度補償型入力回路によれば、素子数が削減され、リーク電流による動作点バイアス電圧の変動を抑制することができる温度補償型入力回路及び温度補償型発振回路を実現することができる。
【００７６】
次に、図５は、本発明の第４の実施の形態の温度補償型入力回路の構成図である。図５に示すように、本発明の第４の実施の形態の温度補償型入力回路は、入力端子１と、入力回路２と、温度補償回路１２と、を備える。
【００７７】
入力端子１は、外部信号が入力される半導体集積回路チップに設けられた端子であり、入力回路２は、高インピーダンスの入力端を有する回路ブロックであり、入力回路２の入力端が入力端子１に接続される。
【００７８】
温度補償回路１２は、出力端が入力回路２の入力端に接続されて、入力回路２の入力端の電圧を温度補償回路１２が備える基準電圧と等しくするように制御する。
【００７９】
したがって、入力回路２の入力端の動作点バイアス電圧のリーク電流による変動が発生するときであっても、温度補償回路１２によりその変動が抑制され、入力回路２は正常に動作することができる。
【００８０】
なお、図５に示す本発明の第４の実施の形態の温度補償型入力回路の構成と、図１に示す本発明の第１の実施の形態の温度補償型入力回路及びその具体例である図２に示す温度補償型発振回路との相違部分は、温度補償回路３を温度補償回路１２に変更した部分であり、同一構成部分には同一符号を付して説明を省略する。
【００８１】
温度補償回路１２は、基準電圧を生成する基準電圧源として入出力端が接続されるＣＭＯＳインバータ３１と、ドレイン端が高電位側電源ＶＤＤに接続されソース端が温度補償回路１２の出力端に接続されるＮチャネルＭＯＳトランジスタＮ４と、ドレイン端が低電位側電源ＶＳＳに接続されソース端が温度補償回路１２の出力端に接続されるＰチャネルＭＯＳトランジスタＰ４と、入力端が温度補償回路１２の出力端に接続されるローパスフィルタ３４と、反転入力端がローパスフィルタ３４の出力端に接続され非反転入力端がＣＭＯＳインバータ３１の出力端に接続され、同極性のダブル出力信号の一方がＮチャネルＭＯＳトランジスタＮ４のゲート端に与えられるとともに、ダブル出力信号の他方がＰチャネルＭＯＳトランジスタＰ４のゲート端に与えられる差動アンプ１２１と、を備える。
【００８２】
ローパスフィルタ３４は、ＲＣ型フィルタを構成する抵抗３５と、コンデンサ３６と、を備え、抵抗３５がローパスフィルタ３４の入力端と出力端との間に接続され、コンデンサ３６がローパスフィルタ３４の出力端と低電位側電源ＶＳＳとの間に接続される。
【００８３】
以上のように、図２に示す差動アンプ３２及び差動アンプ３３を、出力端を２つ備える差動アンプ１２１に置き換えて、素子数を削減するとともに、図２に示すＰチャネルＭＯＳトランジスタＰ３をＮチャネルＭＯＳトランジスタＮ４に置き換え、ＮチャネルＭＯＳトランジスタＮ３をＰチャネルＭＯＳトランジスタＰ４に置き換えて、トランジスタのチャネル極性を反転させたので、図２に示す差動アンプ３２を差動アンプ１２１に置き換えて、入力端の極性を反転させている。
【００８４】
したがって、本発明の第４の実施の形態の温度補償型入力回路によれば、素子数が削減され、リーク電流による動作点バイアス電圧の変動を抑制することができる温度補償型入力回路及び温度補償型発振回路を実現することができる。
【００８５】
【発明の効果】
本発明による効果は、リーク電流による動作点バイアス電圧の変動を抑制することができる温度補償型入力回路及び温度補償型発振回路を実現できることである。
【００８６】
【図面の簡単な説明】
【図１】本発明の第１の実施の形態の温度補償型入力回路の構成図である。
【図２】本発明の第１の実施の形態の温度補償型入力回路の具体的構成としての温度補償型発振回路の構成図である。
【図３】本発明の第２の実施の形態の温度補償型入力回路の構成図である。
【図４】本発明の第３の実施の形態の温度補償型入力回路の構成図である。
【図５】本発明の第４の実施の形態の温度補償型入力回路の構成図である。
【図６】従来例の水晶発振回路の構成図である。
【図７】インバータアンプの入出力特性図である。
【図８】リーク電流の温度特性図である。
【図９】リーク電流の閾値電圧特性図である。
【符号の説明】
１ 入力端子
２ 入力回路
２１ ＥＳＤ保護回路
２２ ＣＭＯＳインバータ
２３ 帰還抵抗
３ 温度補償回路
３１ ＣＭＯＳインバータ
３２ 差動アンプ
３３ 差動アンプ
３４ ローパスフィルタ
３５ 抵抗
３６ コンデンサ
４ 出力端子
５ 水晶振動子
６ コンデンサ
７ コンデンサ
８ ＥＳＤ保護回路
９ シュミット回路
１０ 温度補償回路
１０１ 差動アンプ
１０２ 差動アンプ
１１ 温度補償回路
１１１ 差動アンプ
１２ 温度補償回路
１２１ 差動アンプ
Ｎ１ ＮチャネルＭＯＳトランジスタ
Ｎ２ ＮチャネルＭＯＳトランジスタ
Ｎ３ ＮチャネルＭＯＳトランジスタ
Ｎ４ ＮチャネルＭＯＳトランジスタ
Ｐ１ ＰチャネルＭＯＳトランジスタ
Ｐ２ ＰチャネルＭＯＳトランジスタ
Ｐ３ ＰチャネルＭＯＳトランジスタ
Ｐ４ ＰチャネルＭＯＳトランジスタ
【発明の属する技術分野】
本発明は、温度補償型入力回路及び温度補償型発振回路に関し、特に、リーク電流による動作点バイアス電圧の変動が抑制された温度補償型入力回路及び温度補償型発振回路に関する。
【０００２】
【従来の技術】
半導体集積回路チップに形成された高インピーダンスの入力端を有する入力回路に対し、入力端子を介して外部信号が入力される構成の一例として、水晶発振回路がある。
【０００３】
図６に示すように、従来例の水晶発振回路は、半導体集積回路チップに設けられた入力端子１及び出力端子４と、高インピーダンスの入力端を有する入力回路２としての静電気放電（以下ＥＳＤという）保護回路２１、ＣＭＯＳインバータ２２及び帰還抵抗２３と、ＥＳＤ保護回路８と、シュミット回路９と、水晶振動子５と、コンデンサ６と、コンデンサ７と、を備える。
【０００４】
半導体集積回路チップ外部の水晶振動子５が入力端子１と出力端子４との間に接続され、コンデンサ６が入力端子１と低電位側電源ＶＳＳとの間に接続され、コンデンサ７が出力端子４と低電位側電源ＶＳＳとの間に接続され、入力回路２の入力端としてのＣＭＯＳインバータ２２の入力端が入力端子１に接続され、ＣＭＯＳインバータ２２の出力端が出力端子４に接続され、帰還抵抗２３がＣＭＯＳインバータ２２の入力端とＣＭＯＳインバータ２２の出力端との間に接続され、ＥＳＤ保護回路２１がＣＭＯＳインバータ２２の入力端に接続され、ＥＳＤ保護回路８がＣＭＯＳインバータ２２の出力端に接続される。
【０００５】
また、過電圧保護回路としてのＥＳＤ保護回路２１は、ゲート端及びソース端が高電位側電源ＶＤＤに接続されドレイン端がＣＭＯＳインバータ２２の入力端に接続されるＰチャネルＭＯＳトランジスタＰ１と、ゲート端及びソース端が低電位側電源ＶＳＳに接続されドレイン端がＣＭＯＳインバータ２２の入力端に接続されるＮチャネルＭＯＳトランジスタＮ１と、を備え、過電圧保護回路としてのＥＳＤ保護回路８は、ゲート端及びソース端が高電位側電源ＶＤＤに接続されドレイン端がＣＭＯＳインバータ２２の出力端に接続されるＰチャネルＭＯＳトランジスタＰ２と、ゲート端及びソース端が低電位側電源ＶＳＳに接続されドレイン端がＣＭＯＳインバータ２２の出力端に接続されるＮチャネルＭＯＳトランジスタＮ２と、を備える。
【０００６】
そして、シュミット回路９の入力端がＣＭＯＳインバータ２２の出力端に接続され、ＣＭＯＳインバータ２２の出力端から得られる発振信号が、発振起動時のノイズ除去機能を有するシュミット回路９により波形整形されて、クロック信号として図示されていない内部回路に与えられるようになっている。
【０００７】
【発明が解決しようとする課題】
ＣＭＯＳインバータ２２に帰還抵抗２３が接続されることによりＣＭＯＳインバータ２２がインバータアンプとして機能する。図７は、インバータアンプの入出力特性図である。ＣＭＯＳインバータ２２の入力端の動作点バイアス電圧は、帰還抵抗２３による自己バイアスにより、インバータアンプとしての利得（出力電圧変化量／入力電圧変化量）が最大となるＣＭＯＳインバータ２２の閾値電圧のポイント（Ａ点）に安定し、インバータアンプの利得とコンデンサ６及びコンデンサ７による位相調整とによって水晶振動子５の共振周波数で発振を開始する。
【０００８】
しかし、周囲温度が上昇してＥＳＤ保護回路２１の通常オフ状態となっているＮチャネルＭＯＳトランジスタＮ１のソースドレイン路にリーク電流が発生すると、ＣＭＯＳインバータ２２の入力端が高インピーダンスであるため、リーク電流はＣＭＯＳインバータ２２の出力端から供給されることになり、帰還抵抗２３の電圧降下分によってＣＭＯＳインバータ２２の入力端の動作点バイアス電圧がずれてしまう。図８に示すように、リーク電流は温度上昇に対し指数関数的に増加する特性（例えば８℃上昇で２倍、１００℃上昇で６０００倍）を有するため、高温時にはインバータアンプとしてのダイナミックレンジの端部のポイント（Ｂ点）まで変動してしまい、利得が１以下となって発振停止となる問題が発生する。一例として、帰還抵抗２３の抵抗値５ＭΩ、１２０℃におけるリーク電流１００ｎＡ、発振周波数３２ＫＨｚの水晶発振回路の場合、０．５Ｖも動作点バイアス電圧がずれることになる。
【０００９】
さらに、製造プロセスの微細化によって電源電圧が低下するとＮチャネルＭＯＳトランジスタＮ１の閾値電圧も低下する。図９に示すように、リーク電流は閾値電圧低下に対し指数関数的に増加する特性を有するため、製造プロセスの微細化が進むほど動作点バイアス電圧が大きく変動して発振停止が発生しやすくなる問題が発生する。
【００１０】
本発明は、かかる問題点に鑑みてなされたものであって、リーク電流による動作点バイアス電圧の変動を抑制することができる温度補償型入力回路及び温度補償型発振回路を提供することを目的とする。
【００１２】
【課題を解決するための手段】
本発明の温度補償型入力回路は、インバータと、前記インバータの入出力間に接続される帰還抵抗と、前記インバータの入力端に接続され、ＭＯＳトランジスタにより構成されるＥＳＤ保護回路とを備える温度補償型入力回路において、出力端が前記入力端に接続されて、温度変化に伴う前記入力端の電圧変動を抑制するように制御する温度補償回路とを有し、前記温度補償回路は、基準電圧を生成する基準電圧源と、前記入力端の電圧から交流分を除去するローパスフィルタと、前記基準電圧源の出力と前記ローパスフィルタの出力とが入力される差動アンプと、前記差動アンプの出力により前記出力端の電圧を調整する出力トランジスタとを備えるものであることを特徴とする。
【００１３】
また、前記出力トランジスタは、ソース端が高電位側電源に接続されドレイン端が前記出力端に接続されるＰチャネルトランジスタと、ソース端が低電位側電源に接続されドレイン端が前記出力端に接続されるＮチャネルトランジスタとを備え、前記差動アンプは、非反転入力端が前記ローパスフィルタの出力端に接続され反転入力端が前記基準電圧源に接続され出力端が前記Ｐチャネルトランジスタのゲート端に接続される第１の差動アンプと、非反転入力端が前記ローパスフィルタの前記出力端に接続され反転入力端が前記基準電圧源に接続され出力端が前記Ｎチャネルトランジスタのゲート端に接続される第２の差動アンプとを備えることを特徴とする。
【００１４】
また、前記出力トランジスタは、ドレイン端が高電位側電源に接続されソース端が前記出力端に接続されるＮチャネルトランジスタと、ドレイン端が低電位側電源に接続されソース端が前記出力端に接続されるＰチャネルトランジスタとを備え、前記差動アンプは、反転入力端が前記ローパスフィルタの出力端に接続され非反転入力端が前記基準電圧源に接続され出力端が前記Ｎチャネルトランジスタのゲート端に接続される第１の差動アンプと、反転入力端が前記ローパスフィルタの前記出力端に接続され非反転入力端が前記基準電圧源に接続され出力端が前記Ｐチャネルトランジスタのゲート端に接続される第２の差動アンプとを備えることを特徴とする。
【００１８】
さらに、本発明の温度補償型発振回路は、インバータと、前記インバータの入力端と出力端との間に接続される帰還抵抗と、前記入力端と前記出力端との間に接続される圧電振動子と、前記入力端と電源との間に接続される第１のコンデンサと、前記出力端と前記電源との間に接続される第２のコンデンサと、前記インバータの入力端に接続されＭＯＳトランジスタにより構成されるＥＳＤ保護回路と、出力端が前記入力端に接続されて、温度変化に伴う前記入力端の電圧変動を抑制するように制御する温度補償回路とを有し、前記温度補償回路は、基準電圧を生成する基準電圧源と、前記入力端の電圧から交流分を除去するローパスフィルタと、前記基準電圧源の出力と前記ローパスフィルタの出力とが入力される差動アンプと、前記差動アンプの出力により前記出力端の電圧を調整する出力トランジスタとを備えるものであることを特徴とする。
【００１９】
また、前記入力端に接続される過電圧保護回路を備えることを特徴とする。
【００２０】
【発明の実施の形態】
次に、本発明の実施の形態を図面を参照して説明する。図１は、本発明の第１の実施の形態の温度補償型入力回路の構成図である。図１に示すように、本発明の第１の実施の形態の温度補償型入力回路は、入力端子１と、入力回路２と、温度補償回路３と、を備える。
【００２１】
入力端子１は、外部信号が入力される半導体集積回路チップに設けられた端子であり、入力回路２は、所定の高インピーダンスの入力端を有する回路ブロックであり、入力回路２の入力端が入力端子１に接続される。
【００２２】
温度補償回路３は、出力端が入力回路２の入力端に接続されて、入力回路２の入力端の電圧を温度補償回路３が備える基準電圧と等しくするように制御する。
【００２３】
したがって、入力回路２の入力端の動作点バイアス電圧のリーク電流による変動が発生するときであっても、温度補償回路３によりその変動が抑制され、入力回路２は正常に動作することができる。
【００２４】
図２は、図１に示す本発明の第１の実施の形態の温度補償型入力回路の具体的構成としての温度補償型発振回路の構成図である。図２に示すように、温度補償型発振回路は、入力端子１と、入力回路２と、温度補償回路３と、出力端子４と、圧電振動子としての水晶振動子５と、コンデンサ６と、コンデンサ７と、ＥＳＤ保護回路８と、シュミット回路９と、を備える。
【００２５】
出力端子４は、半導体集積回路チップ外部に信号が出力される端子であり、半導体集積回路チップ外部の水晶振動子５が入力端子１と出力端子４との間に接続され、位相調整用のコンデンサ６が入力端子１と低電位側電源ＶＳＳとの間に接続され、位相調整用のコンデンサ７が出力端子４と低電位側電源ＶＳＳとの間に接続される。
【００２６】
入力回路２は、ＥＳＤ保護回路２１と、ＣＭＯＳインバータ２２と、帰還抵抗２３と、を備える。
【００２７】
入力回路２の入力端としてのＣＭＯＳインバータ２２の入力端が入力端子１に接続され、ＣＭＯＳインバータ２２の出力端が出力端子４に接続され、帰還抵抗２３がＣＭＯＳインバータ２２の入力端とＣＭＯＳインバータ２２の出力端との間に接続される。
【００２８】
ＥＳＤ保護回路２１がＣＭＯＳインバータ２２の入力端に接続され、ＥＳＤ保護回路８がＣＭＯＳインバータ２２の出力端に接続される。
【００２９】
ＥＳＤ保護回路２１は入力端子１に印加される静電気による過電圧を高電位側電源ＶＤＤ或いは低電位側電源ＶＳＳに放電し、ＥＳＤ保護回路８は出力端子４に印加される静電気による過電圧を高電位側電源ＶＤＤ或いは低電位側電源ＶＳＳに放電して入力回路２を保護する。
【００３０】
過電圧保護回路としてのＥＳＤ保護回路２１は、ゲート端及びソース端が高電位側電源ＶＤＤに接続されドレイン端がＣＭＯＳインバータ２２の入力端に接続されるＰチャネルＭＯＳトランジスタＰ１と、ゲート端及びソース端が低電位側電源ＶＳＳに接続されドレイン端がＣＭＯＳインバータ２２の入力端に接続されるＮチャネルＭＯＳトランジスタＮ１と、を備える。
【００３１】
過電圧保護回路としてのＥＳＤ保護回路８は、ゲート端及びソース端が高電位側電源ＶＤＤに接続されドレイン端がＣＭＯＳインバータ２２の出力端に接続されるＰチャネルＭＯＳトランジスタＰ２と、ゲート端及びソース端が低電位側電源ＶＳＳに接続されドレイン端がＣＭＯＳインバータ２２の出力端に接続されるＮチャネルＭＯＳトランジスタＮ２と、を備える。
【００３２】
シュミット回路９の入力端がＣＭＯＳインバータ２２の出力端に接続され、ＣＭＯＳインバータ２２の出力端から得られる発振信号が、発振起動時のノイズ除去機能を有するシュミット回路９により波形整形されて、クロック信号として図示されていない内部回路に供給される。
【００３３】
温度補償回路３は、ＣＭＯＳインバータ３１と、差動アンプ３２と、差動アンプ３３と、ローパスフィルタ３４と、ＰチャネルＭＯＳトランジスタＰ３と、ＮチャネルＭＯＳトランジスタＮ３と、を備える。
【００３４】
ここで、差動アンプ３２及び差動アンプ３３は、広帯域アンプである必要はなく直流アンプでよく、低消費電力型とすることができる。
【００３５】
ＣＭＯＳインバータ３１の入力端と出力端とが接続されて基準電圧源が構成され、ＣＭＯＳインバータ３１の出力端から基準電圧が生成される。
【００３６】
ここで、ＥＳＤ保護回路２１にリーク電流が発生していない状態において、最も安定な発振状態にあるＣＭＯＳインバータ２２の動作点バイアス電圧を温度補償回路３が変動させてしまうことがないように、ＣＭＯＳインバータ３１の出力端からの基準電圧とＣＭＯＳインバータ２２の動作点バイアス電圧とを等しくしてバランスさせるために、ＣＭＯＳインバータ３１のトランジスタサイズとＣＭＯＳインバータ２２のトランジスタサイズとを同一にしておく。
【００３７】
ローパスフィルタ３４は、ＲＣ型フィルタを構成する抵抗３５と、コンデンサ３６と、を備え、抵抗３５がローパスフィルタ３４の入力端と出力端との間に接続され、コンデンサ３６がローパスフィルタ３４の出力端と低電位側電源ＶＳＳとの間に接続される。
【００３８】
ここで、ＣＭＯＳインバータ２２の入力端には発振正弦波が生成されるので、ローパスフィルタ３４のカットオフ周波数ｆＬ（ｆＬ＝１／２πＣＲ、Ｃはコンデンサ３６の静電容量、Ｒは抵抗３５の抵抗値）をＣＭＯＳインバータ２２の発振周波数ｆＯＳＣより十分低く設定しておく。
【００３９】
一例として、ｆＯＳＣ＝３２ＫＨｚ、ｆＬ＝３２００Ｈｚの場合、Ｃ＝１０ＰＦ、Ｒ＝５ＭΩとなるので、半導体集積回路チップに内蔵することができる。
【００４０】
ＰチャネルＭＯＳトランジスタＰ３のソース端が高電位側電源ＶＤＤに接続され、ＰチャネルＭＯＳトランジスタＰ３のドレイン端が温度補償回路３の出力端に接続され、温度補償回路３の出力端が、入力回路２の入力端に接続される。
【００４１】
ＮチャネルＭＯＳトランジスタＮ３のソース端が低電位側電源ＶＳＳに接続され、ＮチャネルＭＯＳトランジスタＮ３のドレイン端が温度補償回路３の出力端に接続される。
【００４２】
ローパスフィルタ３４の入力端が温度補償回路３の出力端に接続され、差動アンプ３２の非反転入力端がローパスフィルタ３４の出力端に接続され、差動アンプ３２の反転入力端がＣＭＯＳインバータ３１の出力端に接続され、差動アンプ３２の出力端がＰチャネルＭＯＳトランジスタＰ３のゲート端に接続される。
【００４３】
差動アンプ３３の非反転入力端がローパスフィルタ３４の出力端に接続され、差動アンプ３３の反転入力端がＣＭＯＳインバータ３１の出力端に接続され、差動アンプ３３の出力端がＮチャネルＭＯＳトランジスタＮ３のゲート端に接続される。
【００４４】
ここで、ＰチャネルＭＯＳトランジスタＰ３及びＮチャネルＭＯＳトランジスタＮ３がＥＳＤ保護回路２１と並列にＣＭＯＳインバータ２２の入力端に接続されることになるため、ＰチャネルＭＯＳトランジスタＰ３及びＮチャネルＭＯＳトランジスタＮ３のリーク電流が無視できるように、ＰチャネルＭＯＳトランジスタＰ３及びＮチャネルＭＯＳトランジスタＮ３のサイズを、ＰチャネルＭＯＳトランジスタＰ１及びＮチャネルＭＯＳトランジスタＮ１のサイズより十分小さく設定しておく。
【００４５】
一例として、放電モデルとしてヒューマンボディモデルにおいて２０００Ｖ、マシンモデルにおいて２００Ｖ以上の静電気放電耐量を確保するためにＰチャネルＭＯＳトランジスタＰ１及びＮチャネルＭＯＳトランジスタＮ１のチャネル幅として５００μｍから１０００μｍ程度が必要となるので、ＰチャネルＭＯＳトランジスタＰ３及びＮチャネルＭＯＳトランジスタＮ３のサイズをその１０分の１から１００分の１程度に設定する。
【００４６】
次に、動作について説明する。先ず、電源投入されると、ＣＭＯＳインバータ２２がインバータアンプとして機能するため、ＣＭＯＳインバータ２２の入力端の動作点バイアス電圧は、帰還抵抗２３による自己バイアスにより、インバータアンプとしての利得（出力電圧変化量／入力電圧変化量）が最大となるＣＭＯＳインバータ２２の閾値電圧に安定し、インバータアンプの利得とコンデンサ６及びコンデンサ７による位相調整とによって水晶振動子５の共振周波数で発振を開始する。
【００４７】
静電気による過電圧の印加がない通常状態においては、ＮチャネルＭＯＳトランジスタＮ１、ＰチャネルＭＯＳトランジスタＰ１、ＮチャネルＭＯＳトランジスタＮ２、ＰチャネルＭＯＳトランジスタＰ２が全てオフ状態となっている。
【００４８】
さらに、ＥＳＤ保護回路２１のＮチャネルＭＯＳトランジスタＮ１又はＰチャネルＭＯＳトランジスタＰ１のソースドレイン路にリーク電流が発生していない状態のとき、ＣＭＯＳインバータ２２の入力端の動作点バイアス電圧は直流電圧であるからローパスフィルタ３４の出力端にそのまま出力され差動アンプ３２の非反転入力端に入力され、非反転入力端の電圧と反転入力端の基準電圧とが等しいため、差動アンプ３２の出力が高電位側電源ＶＤＤレベルとなって、ＰチャネルＭＯＳトランジスタＰ３がオフ状態となる。
【００４９】
同様に、ＣＭＯＳインバータ２２の入力端の動作点バイアス電圧がローパスフィルタ３４の出力端にそのまま出力され差動アンプ３３の非反転入力端に入力され、非反転入力端の電圧と反転入力端の基準電圧とが等しいため、差動アンプ３３の出力が低電位側電源ＶＳＳレベルとなってＮチャネルＭＯＳトランジスタＮ３もオフ状態となる。
【００５０】
次に、ＥＳＤ保護回路２１のＮチャネルＭＯＳトランジスタＮ１のソースドレイン路にリーク電流が発生した状態を例にとると、ＣＭＯＳインバータ２２の入力端が高インピーダンスであるため、リーク電流はＣＭＯＳインバータ２２の出力端から供給され、帰還抵抗２３の電圧降下分によってＣＭＯＳインバータ２２の入力端の動作点バイアス電圧が低下し始める。
【００５１】
すると、ＣＭＯＳインバータ２２の入力端の動作点バイアス電圧はローパスフィルタ３４の出力端にそのまま出力されるので、差動アンプ３２の非反転入力端の電圧が低下して差動アンプ３２の出力電圧が低下し、ＰチャネルＭＯＳトランジスタＰ３がオン状態に遷移してＮチャネルＭＯＳトランジスタＮ１のソースドレイン路のリーク電流を供給するようになり、差動アンプ３３の出力は低電位側電源ＶＳＳレベルのままでＮチャネルＭＯＳトランジスタＮ３がオフ状態のままとなる。
【００５２】
したがって、ＣＭＯＳインバータ２２の入力端の動作点バイアス電圧はリーク電流がない状態における電圧に復帰してＣＭＯＳインバータ２２の入力端の動作点バイアス電圧の変動が抑制されるので、安定発振状態が維持される。
【００５３】
一方、ＥＳＤ保護回路２１のＰチャネルＭＯＳトランジスタＰ１のソースドレイン路にリーク電流が発生した状態を例にとると、帰還抵抗２３の電圧降下分によってＣＭＯＳインバータ２２の入力端の動作点バイアス電圧が上昇し始める。
【００５４】
すると、ＣＭＯＳインバータ２２の入力端の動作点バイアス電圧はローパスフィルタ３４の出力端にそのまま出力されるので、差動アンプ３３の非反転入力端の電圧が上昇して差動アンプ３３の出力電圧が上昇し、ＮチャネルＭＯＳトランジスタＮ３がオン状態に遷移してＰチャネルＭＯＳトランジスタＰ１のソースドレイン路のリーク電流を吸収するようになり、差動アンプ３２の出力は高電位側電源ＶＤＤレベルのままでＰチャネルＭＯＳトランジスタＰ３がオフ状態のままとなる。
【００５５】
したがって、ＣＭＯＳインバータ２２の入力端の動作点バイアス電圧はリーク電流がない状態における電圧に復帰してＣＭＯＳインバータ２２の入力端の動作点バイアス電圧の変動が抑制されるので、安定発振状態が維持される。
【００５６】
以上説明したように、本発明の第１の実施の形態の温度補償型入力回路及びその具体的構成としての温度補償型発振回路によれば、高インピーダンスの入力端を有する入力回路２と、出力端が入力回路２の入力端に接続されて、入力回路２の入力端の電圧を基準電圧と等しくするように制御する温度補償回路３と、を備えることにより、さらに、温度補償回路３が、基準電圧を生成する基準電圧源としてのＣＭＯＳインバータ３１と、入力回路２の入力端の電圧から交流分を除去するローパスフィルタ３４と、基準電圧源としてのＣＭＯＳインバータ３１の出力とローパスフィルタ３４の出力とが入力される差動アンプ３２及び差動アンプ３３と、差動アンプ３２及び差動アンプ３３の出力により温度補償回路３の出力端の電圧を調整する出力トランジスタとしてのＰチャネルＭＯＳトランジスタＰ３及びＮチャネルＭＯＳトランジスタＮ３と、を備えるようにしたので、リーク電流による動作点バイアス電圧の変動を抑制することができる温度補償型入力回路及び温度補償型発振回路を実現することができる。
【００５７】
なお、以上の説明は温度補償型発振回路について行ったが、温度補償回路による効果はこれに限定されることはなく、ＣＭＯＳインバータに帰還抵抗が接続されたインバータアンプのような高インピーダンスの入力端を有する様々な回路ブロックに対して、同様の効果を得ることができる。
【００５８】
次に、図３は、本発明の第２の実施の形態の温度補償型入力回路の構成図である。図３に示すように、本発明の第２の実施の形態の温度補償型入力回路は、入力端子１と、入力回路２と、温度補償回路１０と、を備える。
【００５９】
入力端子１は、外部信号が入力される半導体集積回路チップに設けられた端子であり、入力回路２は、高インピーダンスの入力端を有する回路ブロックであり、入力回路２の入力端が入力端子１に接続される。
【００６０】
温度補償回路１０は、出力端が入力回路２の入力端に接続されて、入力回路２の入力端の電圧を温度補償回路１０が備える基準電圧と等しくするように制御する。
【００６１】
したがって、入力回路２の入力端の動作点バイアス電圧のリーク電流による変動が発生するときであっても、温度補償回路１０によりその変動が抑制され、入力回路２は正常に動作することができる。
【００６２】
なお、図３に示す本発明の第２の実施の形態の温度補償型入力回路の構成と、図１に示す本発明の第１の実施の形態の温度補償型入力回路及びその具体例である図２に示す温度補償型発振回路との相違部分は、温度補償回路３を温度補償回路１０に変更した部分であり、同一構成部分には同一符号を付して説明を省略する。
【００６３】
温度補償回路１０は、基準電圧を生成する基準電圧源として入出力端が接続されるＣＭＯＳインバータ３１と、ドレイン端が高電位側電源ＶＤＤに接続されソース端が温度補償回路１０の出力端に接続されるＮチャネルＭＯＳトランジスタＮ４と、ドレイン端が低電位側電源ＶＳＳに接続されソース端が温度補償回路１０の出力端に接続されるＰチャネルＭＯＳトランジスタＰ４と、入力端が温度補償回路１０の出力端に接続されるローパスフィルタ３４と、反転入力端がローパスフィルタ３４の出力端に接続され非反転入力端がＣＭＯＳインバータ３１の出力端に接続され出力端がＮチャネルＭＯＳトランジスタＮ４のゲート端に接続される差動アンプ１０１と、反転入力端がローパスフィルタ３４の出力端に接続され非反転入力端がＣＭＯＳインバータ３１の出力端に接続され出力端がＰチャネルＭＯＳトランジスタＰ４のゲート端に接続される差動アンプ１０２と、を備える。
【００６４】
ローパスフィルタ３４は、ＲＣ型フィルタを構成する抵抗３５と、コンデンサ３６と、を備え、抵抗３５がローパスフィルタ３４の入力端と出力端との間に接続され、コンデンサ３６がローパスフィルタ３４の出力端と低電位側電源ＶＳＳとの間に接続される。
【００６５】
以上のように、図２に示すＰチャネルＭＯＳトランジスタＰ３をＮチャネルＭＯＳトランジスタＮ４に置き換え、ＮチャネルＭＯＳトランジスタＮ３をＰチャネルＭＯＳトランジスタＰ４に置き換えて、トランジスタのチャネル極性を反転させたので、図２に示す差動アンプ３２及び差動アンプ３３を差動アンプ１０１及び差動アンプ１０２に置き換えて、入力端の極性を反転させている。
【００６６】
したがって、本発明の第２の実施の形態の温度補償型入力回路によれば、リーク電流による動作点バイアス電圧の変動を抑制することができる温度補償型入力回路及び温度補償型発振回路を実現することができる。
【００６７】
次に、図４は、本発明の第３の実施の形態の温度補償型入力回路の構成図である。図４に示すように、本発明の第３の実施の形態の温度補償型入力回路は、入力端子１と、入力回路２と、温度補償回路１１と、を備える。
【００６８】
入力端子１は、外部信号が入力される半導体集積回路チップに設けられた端子であり、入力回路２は、高インピーダンスの入力端を有する回路ブロックであり、入力回路２の入力端が入力端子１に接続される。
【００６９】
温度補償回路１１は、出力端が入力回路２の入力端に接続されて、入力回路２の入力端の電圧を温度補償回路１１が備える基準電圧と等しくするように制御する。
【００７０】
したがって、入力回路２の入力端の動作点バイアス電圧のリーク電流による変動が発生するときであっても、温度補償回路１１によりその変動が抑制され、入力回路２は正常に動作することができる。
【００７１】
なお、図４に示す本発明の第３の実施の形態の温度補償型入力回路の構成と、図１に示す本発明の第１の実施の形態の温度補償型入力回路及びその具体例である図２に示す温度補償型発振回路との相違部分は、温度補償回路３を温度補償回路１１に変更した部分であり、同一構成部分には同一符号を付して説明を省略する。
【００７２】
温度補償回路１１は、基準電圧を生成する基準電圧源として入出力端が接続されるＣＭＯＳインバータ３１と、ソース端が高電位側電源ＶＤＤに接続されドレイン端が温度補償回路１１の出力端に接続されるＰチャネルＭＯＳトランジスタＰ３と、ソース端が低電位側電源ＶＳＳに接続されドレイン端が温度補償回路１１の出力端に接続されるＮチャネルＭＯＳトランジスタＮ３と、入力端が温度補償回路１１の出力端に接続されるローパスフィルタ３４と、非反転入力端がローパスフィルタ３４の出力端に接続され反転入力端がＣＭＯＳインバータ３１の出力端に接続され、同極性のダブル出力信号の一方がＰチャネルＭＯＳトランジスタＰ３のゲート端に与えられるとともに、ダブル出力信号の他方がＮチャネルＭＯＳトランジスタＮ３のゲート端に与えられる差動アンプ１１１と、を備える。
【００７３】
ローパスフィルタ３４は、ＲＣ型フィルタを構成する抵抗３５と、コンデンサ３６と、を備え、抵抗３５がローパスフィルタ３４の入力端と出力端との間に接続され、コンデンサ３６がローパスフィルタ３４の出力端と低電位側電源ＶＳＳとの間に接続される。
【００７４】
以上のように、図２に示す差動アンプ３２及び差動アンプ３３を、出力端を２つ備える差動アンプ１１１に置き換えて、素子数を削減している。
【００７５】
したがって、本発明の第３の実施の形態の温度補償型入力回路によれば、素子数が削減され、リーク電流による動作点バイアス電圧の変動を抑制することができる温度補償型入力回路及び温度補償型発振回路を実現することができる。
【００７６】
次に、図５は、本発明の第４の実施の形態の温度補償型入力回路の構成図である。図５に示すように、本発明の第４の実施の形態の温度補償型入力回路は、入力端子１と、入力回路２と、温度補償回路１２と、を備える。
【００７７】
入力端子１は、外部信号が入力される半導体集積回路チップに設けられた端子であり、入力回路２は、高インピーダンスの入力端を有する回路ブロックであり、入力回路２の入力端が入力端子１に接続される。
【００７８】
温度補償回路１２は、出力端が入力回路２の入力端に接続されて、入力回路２の入力端の電圧を温度補償回路１２が備える基準電圧と等しくするように制御する。
【００７９】
したがって、入力回路２の入力端の動作点バイアス電圧のリーク電流による変動が発生するときであっても、温度補償回路１２によりその変動が抑制され、入力回路２は正常に動作することができる。
【００８０】
なお、図５に示す本発明の第４の実施の形態の温度補償型入力回路の構成と、図１に示す本発明の第１の実施の形態の温度補償型入力回路及びその具体例である図２に示す温度補償型発振回路との相違部分は、温度補償回路３を温度補償回路１２に変更した部分であり、同一構成部分には同一符号を付して説明を省略する。
【００８１】
温度補償回路１２は、基準電圧を生成する基準電圧源として入出力端が接続されるＣＭＯＳインバータ３１と、ドレイン端が高電位側電源ＶＤＤに接続されソース端が温度補償回路１２の出力端に接続されるＮチャネルＭＯＳトランジスタＮ４と、ドレイン端が低電位側電源ＶＳＳに接続されソース端が温度補償回路１２の出力端に接続されるＰチャネルＭＯＳトランジスタＰ４と、入力端が温度補償回路１２の出力端に接続されるローパスフィルタ３４と、反転入力端がローパスフィルタ３４の出力端に接続され非反転入力端がＣＭＯＳインバータ３１の出力端に接続され、同極性のダブル出力信号の一方がＮチャネルＭＯＳトランジスタＮ４のゲート端に与えられるとともに、ダブル出力信号の他方がＰチャネルＭＯＳトランジスタＰ４のゲート端に与えられる差動アンプ１２１と、を備える。
【００８２】
ローパスフィルタ３４は、ＲＣ型フィルタを構成する抵抗３５と、コンデンサ３６と、を備え、抵抗３５がローパスフィルタ３４の入力端と出力端との間に接続され、コンデンサ３６がローパスフィルタ３４の出力端と低電位側電源ＶＳＳとの間に接続される。
【００８３】
以上のように、図２に示す差動アンプ３２及び差動アンプ３３を、出力端を２つ備える差動アンプ１２１に置き換えて、素子数を削減するとともに、図２に示すＰチャネルＭＯＳトランジスタＰ３をＮチャネルＭＯＳトランジスタＮ４に置き換え、ＮチャネルＭＯＳトランジスタＮ３をＰチャネルＭＯＳトランジスタＰ４に置き換えて、トランジスタのチャネル極性を反転させたので、図２に示す差動アンプ３２を差動アンプ１２１に置き換えて、入力端の極性を反転させている。
【００８４】
したがって、本発明の第４の実施の形態の温度補償型入力回路によれば、素子数が削減され、リーク電流による動作点バイアス電圧の変動を抑制することができる温度補償型入力回路及び温度補償型発振回路を実現することができる。
【００８５】
【発明の効果】
本発明による効果は、リーク電流による動作点バイアス電圧の変動を抑制することができる温度補償型入力回路及び温度補償型発振回路を実現できることである。
【００８６】
【図面の簡単な説明】
【図１】本発明の第１の実施の形態の温度補償型入力回路の構成図である。
【図２】本発明の第１の実施の形態の温度補償型入力回路の具体的構成としての温度補償型発振回路の構成図である。
【図３】本発明の第２の実施の形態の温度補償型入力回路の構成図である。
【図４】本発明の第３の実施の形態の温度補償型入力回路の構成図である。
【図５】本発明の第４の実施の形態の温度補償型入力回路の構成図である。
【図６】従来例の水晶発振回路の構成図である。
【図７】インバータアンプの入出力特性図である。
【図８】リーク電流の温度特性図である。
【図９】リーク電流の閾値電圧特性図である。
【符号の説明】
１ 入力端子
２ 入力回路
２１ ＥＳＤ保護回路
２２ ＣＭＯＳインバータ
２３ 帰還抵抗
３ 温度補償回路
３１ ＣＭＯＳインバータ
３２ 差動アンプ
３３ 差動アンプ
３４ ローパスフィルタ
３５ 抵抗
３６ コンデンサ
４ 出力端子
５ 水晶振動子
６ コンデンサ
７ コンデンサ
８ ＥＳＤ保護回路
９ シュミット回路
１０ 温度補償回路
１０１ 差動アンプ
１０２ 差動アンプ
１１ 温度補償回路
１１１ 差動アンプ
１２ 温度補償回路
１２１ 差動アンプ
Ｎ１ ＮチャネルＭＯＳトランジスタ
Ｎ２ ＮチャネルＭＯＳトランジスタ
Ｎ３ ＮチャネルＭＯＳトランジスタ
Ｎ４ ＮチャネルＭＯＳトランジスタ
Ｐ１ ＰチャネルＭＯＳトランジスタ
Ｐ２ ＰチャネルＭＯＳトランジスタ
Ｐ３ ＰチャネルＭＯＳトランジスタ
Ｐ４ ＰチャネルＭＯＳトランジスタ
Claims (4)
- インバータと、前記インバータの入出力間に接続される帰還抵抗と、前記インバータの入力端に接続され、ＭＯＳトランジスタにより構成されるＥＳＤ保護回路とを備える温度補償型入力回路において、出力端が前記入力端に接続されて、温度変化に伴う前記入力端の電圧変動を抑制するように制御する温度補償回路とを有し、前記温度補償回路は、基準電圧を生成する基準電圧源と、前記入力端の電圧から交流分を除去するローパスフィルタと、前記基準電圧源の出力と前記ローパスフィルタの出力とが入力される差動アンプと、前記差動アンプの出力により前記出力端の電圧を調整する出力トランジスタとを備えるものであることを特徴とする温度補償型入力回路。
- 前記出力トランジスタは、ソース端が高電位側電源に接続されドレイン端が前記出力端に接続されるＰチャネルトランジスタと、ソース端が低電位側電源に接続されドレイン端が前記出力端に接続されるＮチャネルトランジスタとを備え、前記差動アンプは、非反転入力端が前記ローパスフィルタの出力端に接続され反転入力端が前記基準電圧源に接続され出力端が前記Ｐチャネルトランジスタのゲート端に接続される第１の差動アンプと、非反転入力端が前記ローパスフィルタの前記出力端に接続され反転入力端が前記基準電圧源に接続され出力端が前記Ｎチャネルトランジスタのゲート端に接続される第２の差動アンプとを備えることを特徴とする請求項１記載の温度補償型入力回路。
- 前記出力トランジスタは、ドレイン端が高電位側電源に接続されソース端が前記出力端に接続されるＮチャネルトランジスタと、ドレイン端が低電位側電源に接続されソース端が前記出力端に接続されるＰチャネルトランジスタとを備え、前記差動アンプは、反転入力端が前記ローパスフィルタの出力端に接続され非反転入力端が前記基準電圧源に接続され出力端が前記Ｎチャネルトランジスタのゲート端に接続される第１の差動アンプと、反転入力端が前記ローパスフィルタの前記出力端に接続され非反転入力端が前記基準電圧源に接続され出力端が前記Ｐチャネルトランジスタのゲート端に接続される第２の差動アンプとを備えることを特徴とする請求項１記載の温度補償型入力回路。
- インバータと、前記インバータの入力端と出力端との間に接続される帰還抵抗と、前記入力端と前記出力端との間に接続される圧電振動子と、前記入力端と電源との間に接続される第１のコンデンサと、前記出力端と前記電源との間に接続される第２のコンデンサと、前記インバータの入力端に接続されＭＯＳトランジスタにより構成されるＥＳＤ保護回路と、出力端が前記入力端に接続されて、温度変化に伴う前記入力端の電圧変動を抑制するように制御する温度補償回路とを有し、前記温度補償回路は、基準電圧を生成する基準電圧源と、前記入力端の電圧から交流分を除去するローパスフィルタと、前記基準電圧源の出力と前記ローパスフィルタの出力とが入力される差動アンプと、前記差動アンプの出力により前記出力端の電圧を調整する出力トランジスタとを備えるものであることを特徴とする温度補償型発振回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001331445A JP3708864B2 (ja) | 2001-10-29 | 2001-10-29 | 温度補償型入力回路及び温度補償型発振回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001331445A JP3708864B2 (ja) | 2001-10-29 | 2001-10-29 | 温度補償型入力回路及び温度補償型発振回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003133855A JP2003133855A (ja) | 2003-05-09 |
| JP3708864B2 true JP3708864B2 (ja) | 2005-10-19 |
Family
ID=19147023
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001331445A Expired - Fee Related JP3708864B2 (ja) | 2001-10-29 | 2001-10-29 | 温度補償型入力回路及び温度補償型発振回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3708864B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4917460B2 (ja) | 2007-03-19 | 2012-04-18 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| JP5075716B2 (ja) * | 2008-04-02 | 2012-11-21 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5815305A (ja) * | 1981-07-21 | 1983-01-28 | Citizen Watch Co Ltd | 発振回路 |
| JP2505028Y2 (ja) * | 1989-11-30 | 1996-07-24 | 日本電気株式会社 | 増幅回路 |
| JP2000216641A (ja) * | 1999-01-25 | 2000-08-04 | Fujitsu Ltd | 電力増幅器 |
-
2001
- 2001-10-29 JP JP2001331445A patent/JP3708864B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003133855A (ja) | 2003-05-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100432933B1 (ko) | 발진회로 및 발진용 집적회로 | |
| US9281781B2 (en) | Semiconductor apparatus, oscillation circuit, and signal processing system | |
| TWI405402B (zh) | 晶體振盪電路的電壓源電路 | |
| JP5255069B2 (ja) | 能動的バイアスを用いた低電力消費クォーツ発振器 | |
| KR100398860B1 (ko) | 스위칭 노이즈를 억제할 수 있는 반도체장치,전하펌프회로 및 ｐｌｌ 회로 | |
| JP4536364B2 (ja) | 高品質並列共振発振器 | |
| KR100862351B1 (ko) | 파워-온-리셋 회로 | |
| US7183868B1 (en) | Triple inverter pierce oscillator circuit suitable for CMOS | |
| JP2008131455A (ja) | 発振回路 | |
| EP1284046A1 (en) | Oscillator circuit | |
| TWI559675B (zh) | Crystal oscillator circuit and electronic clock | |
| JP2006060797A (ja) | 電圧制御型発振器 | |
| US7362190B2 (en) | Oscillator circuit with high pass filter and low pass filter in output stage | |
| JP3708864B2 (ja) | 温度補償型入力回路及び温度補償型発振回路 | |
| JP4674299B2 (ja) | 反転増幅器及びこれを有する水晶発振器 | |
| US7768358B2 (en) | Oscillatory signal output circuit for capacitive coupling an oscillating signal with bias voltage applied | |
| US7218162B2 (en) | Semiconductor integrated circuit having output circuit | |
| JP4171552B2 (ja) | 温度補償型水晶発振器 | |
| US20080024237A1 (en) | Oscillator | |
| US7928810B2 (en) | Oscillator arrangement and method for operating an oscillating crystal | |
| JP2003110361A (ja) | 水晶発振回路 | |
| JP4643838B2 (ja) | 電圧制御発振器用集積回路 | |
| JPH0983344A (ja) | インバータ回路 | |
| JP2013150033A (ja) | 電圧制御型発振器 | |
| JP4245309B2 (ja) | 発振回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20040129 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041015 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041221 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050119 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050419 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050615 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050712 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050804 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |