JPS63179563A - 集積回路 - Google Patents
集積回路Info
- Publication number
- JPS63179563A JPS63179563A JP1266187A JP1266187A JPS63179563A JP S63179563 A JPS63179563 A JP S63179563A JP 1266187 A JP1266187 A JP 1266187A JP 1266187 A JP1266187 A JP 1266187A JP S63179563 A JPS63179563 A JP S63179563A
- Authority
- JP
- Japan
- Prior art keywords
- mos type
- type switches
- memory
- parallel
- resistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 7
- 229920005591 polysilicon Polymers 0.000 description 7
- 238000010586 diagram Methods 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はＭＯＳ集積回路に関し、特にアナログ回路に用
いる抵抗値調整回路に関する。
いる抵抗値調整回路に関する。
従来のＭＯＳ集積回路用抵抗値調整回路は第２図に示す
ように、複数のポリシリ抵抗あるいは拡散抵抗の直列回
路において個々の抵抗の両端に第３図に示すような一部
分が幅のせまいポリシリ抵抗をヒユーズ（以下ポリシリ
・ヒユーズとする）として並列接続し、このポリシリ・
ヒユーズの両端に電圧を印加して切断することによシ直
列回路の抵抗値１Ｆ−調整していた。
ように、複数のポリシリ抵抗あるいは拡散抵抗の直列回
路において個々の抵抗の両端に第３図に示すような一部
分が幅のせまいポリシリ抵抗をヒユーズ（以下ポリシリ
・ヒユーズとする）として並列接続し、このポリシリ・
ヒユーズの両端に電圧を印加して切断することによシ直
列回路の抵抗値１Ｆ−調整していた。
［ｙＡ明が解法しようとする問題点〕
上述した従来のＭＯＳ集槓回路用抵抗値調整回路ではポ
リシリヒユーズの切断によシ抵抗値調整を行なう丸め、
再調整が不可能、ポリシリヒユーズ切断用の高電圧が必
要１通電状態での調整が不可能等の欠点がある。
リシリヒユーズの切断によシ抵抗値調整を行なう丸め、
再調整が不可能、ポリシリヒユーズ切断用の高電圧が必
要１通電状態での調整が不可能等の欠点がある。
本発明の目的は前述の欠点を除去し、再調整が容易でか
つ通電状態での駒整が可能な抵抗値調整回路を提供する
ことにある。
つ通電状態での駒整が可能な抵抗値調整回路を提供する
ことにある。
本発明によれば調整しようとする抵抗と並列にＭＯＳ型
スイッチを接続し、このＭＯＳ型スイッチの制御端子を
電気的消去・書き込みリード・オンリー・メモリーのデ
ータ出力に接続することにより、ＭＯＳ型スイッチのＯ
Ｎ、ＯＦＦを制御できるので、電気的消去・書き込みリ
ード・オンリー・メモリーデータの書き換えＫよシ再調
整が可能であｆｉ、ＭＯａ型スイッチの制御端子はＭＯ
Ｓトランジスタのゲートに相当するため、並列抵抗とは
接続されないので通電状態での調整が可能である。
スイッチを接続し、このＭＯＳ型スイッチの制御端子を
電気的消去・書き込みリード・オンリー・メモリーのデ
ータ出力に接続することにより、ＭＯＳ型スイッチのＯ
Ｎ、ＯＦＦを制御できるので、電気的消去・書き込みリ
ード・オンリー・メモリーデータの書き換えＫよシ再調
整が可能であｆｉ、ＭＯａ型スイッチの制御端子はＭＯ
Ｓトランジスタのゲートに相当するため、並列抵抗とは
接続されないので通電状態での調整が可能である。
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例のブロック図である。
端子１，２間に抵抗３ａ、 ３ｂ、 ３ｃ、 ３ｄ
を直列接続し、個々の抵抗にＭＯａ型スイッチ４ａ、４
ｂ。
を直列接続し、個々の抵抗にＭＯａ型スイッチ４ａ、４
ｂ。
４ｃ、４ｄ を並列に接続し、各々のＭＯＳ型スイッ
チの制御端子を電気的消去・書き込みリード・オンリー
・メモリー５のデータ出力に接続している。抵抗３ａ、
３ｂ、３ｃ、３ｄ の比を１：２：４：８としておくこ
とにより端子１，２間の抵抗をＭＯａ型スイッチのＯＮ
抵抗の４倍程度から抵抗３ａの１５倍まで調整可能であ
る。調整方法としては当初、抵抗３ａの７倍となるデー
タを電気的消去・書き込みリード・オンリー・メモリー
５に書き込み、全体回路を動作させ、初期値を求めて必
要な設定値との差を補正するよう電気的消去・書き込み
リード・オンリー・メモリー５のデータを書きかえる。
チの制御端子を電気的消去・書き込みリード・オンリー
・メモリー５のデータ出力に接続している。抵抗３ａ、
３ｂ、３ｃ、３ｄ の比を１：２：４：８としておくこ
とにより端子１，２間の抵抗をＭＯａ型スイッチのＯＮ
抵抗の４倍程度から抵抗３ａの１５倍まで調整可能であ
る。調整方法としては当初、抵抗３ａの７倍となるデー
タを電気的消去・書き込みリード・オンリー・メモリー
５に書き込み、全体回路を動作させ、初期値を求めて必
要な設定値との差を補正するよう電気的消去・書き込み
リード・オンリー・メモリー５のデータを書きかえる。
第４図は本発明の他の実施例を示した図である。
第１図に抵抗３ｅ、ＭＯＳ型スイッチ４ｅを追加し、メ
モリ容量をふやした電気的消去・書き込みリード・オン
リー・メモリー５′ とすることにより、抵抗値の調整
範囲を２倍とすることができる。
モリ容量をふやした電気的消去・書き込みリード・オン
リー・メモリー５′ とすることにより、抵抗値の調整
範囲を２倍とすることができる。
以上説明したように本発明は複数のポリシリ抵抗あるい
は拡散抵抗の直列回路を有するＭＯＳ集積回路において
、直列回路を構成する個々の抵抗と並列にＭＯＳ型スイ
ッチを接続し、該ＭＯＳ型スイッチの制御端子を電気的
消去・書き込みリード・オンリー−メモリーのデータ出
力に接続して抵抗値調整回路とすることにより、再調整
が容易でかつ通電状態での調整が可能となる効果がある
。
は拡散抵抗の直列回路を有するＭＯＳ集積回路において
、直列回路を構成する個々の抵抗と並列にＭＯＳ型スイ
ッチを接続し、該ＭＯＳ型スイッチの制御端子を電気的
消去・書き込みリード・オンリー−メモリーのデータ出
力に接続して抵抗値調整回路とすることにより、再調整
が容易でかつ通電状態での調整が可能となる効果がある
。
第１図は本発明の一実施例を示した図、第２図は従来の
抵抗値調整回路を示した図、第３図はポ示した図。 １．２・・・・・・端子、３ａ、 ｂ、 ｃ、 ｄ、
ｅ・・・・・・ポリシリあるいは拡散抵抗％ ４”ｔ
ｂｔ Ｃｔ ｄｔ ｅ・・・・・・ＭＯＳ型スイッチ、
５． ５’ ・・・・・・電気的消去・書き込みリード
・オンリー・メモリー（ＥＥＰ几ＯＭ）、５ａ、 ｂ、
ｃ、 ｄ−−−−−−ポリシリ” ｔ＝ ａ−ズ、７
ａ、ｂ。 ｃ、 ｄ、 ｅ ・・・・・・切断用高電圧印加端子
、８・・・・・・ポリシリヒユーズ切断部、９．１０・
・・・・・ポリシリヒユーズ切断部。
抵抗値調整回路を示した図、第３図はポ示した図。 １．２・・・・・・端子、３ａ、 ｂ、 ｃ、 ｄ、
ｅ・・・・・・ポリシリあるいは拡散抵抗％ ４”ｔ
ｂｔ Ｃｔ ｄｔ ｅ・・・・・・ＭＯＳ型スイッチ、
５． ５’ ・・・・・・電気的消去・書き込みリード
・オンリー・メモリー（ＥＥＰ几ＯＭ）、５ａ、 ｂ、
ｃ、 ｄ−−−−−−ポリシリ” ｔ＝ ａ−ズ、７
ａ、ｂ。 ｃ、 ｄ、 ｅ ・・・・・・切断用高電圧印加端子
、８・・・・・・ポリシリヒユーズ切断部、９．１０・
・・・・・ポリシリヒユーズ切断部。
Claims (1)
- 複数の抵抗の直列回路を有する集積回路において、直列
回路を構成する個々の抵抗と並列にＭＯＳ型スイッチを
接続し、該ＭＯＳ型スイッチの制御端子を電気的消去・
書き込みリード・オンリー・メモリーのデータ出力に接
続することを特徴とする集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1266187A JPS63179563A (ja) | 1987-01-21 | 1987-01-21 | 集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1266187A JPS63179563A (ja) | 1987-01-21 | 1987-01-21 | 集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63179563A true JPS63179563A (ja) | 1988-07-23 |
Family
ID=11811545
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1266187A Pending JPS63179563A (ja) | 1987-01-21 | 1987-01-21 | 集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63179563A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0782193A1 (en) * | 1995-12-15 | 1997-07-02 | Lucent Technologies Inc. | Adaptive resistor trimming circuit |
| JP2005286021A (ja) * | 2004-03-29 | 2005-10-13 | Ricoh Co Ltd | 半導体装置、半導体装置の製造方法および電子装置 |
| JP2008117243A (ja) * | 2006-11-07 | 2008-05-22 | Shinsedai Kk | バーコードリーダ |
| JP2013012724A (ja) * | 2011-05-27 | 2013-01-17 | Semiconductor Energy Lab Co Ltd | トリミング回路、トリミング回路の駆動方法 |
-
1987
- 1987-01-21 JP JP1266187A patent/JPS63179563A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0782193A1 (en) * | 1995-12-15 | 1997-07-02 | Lucent Technologies Inc. | Adaptive resistor trimming circuit |
| US6275090B1 (en) | 1995-12-15 | 2001-08-14 | Agere Systems Guardian Corp. | Adaptive resistor trimming circuit |
| SG97749A1 (en) * | 1995-12-15 | 2003-08-20 | Lucent Technologies Inc | Adaptive resistor trimming circuit |
| JP2005286021A (ja) * | 2004-03-29 | 2005-10-13 | Ricoh Co Ltd | 半導体装置、半導体装置の製造方法および電子装置 |
| JP2008117243A (ja) * | 2006-11-07 | 2008-05-22 | Shinsedai Kk | バーコードリーダ |
| JP2013012724A (ja) * | 2011-05-27 | 2013-01-17 | Semiconductor Energy Lab Co Ltd | トリミング回路、トリミング回路の駆動方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04293254A (ja) | プログラム式集積回路 | |
| EP0225441B1 (en) | Programming current controller | |
| EP0962940A1 (en) | Method and apparatus capable of trimming a nonvolatile semiconductor storage device without any superfluous pads or terminals | |
| JPS5851568A (ja) | 半導体装置 | |
| JP2919299B2 (ja) | 列電圧保持回路を有する集積回路メモリ | |
| US5684732A (en) | Semiconductor devices | |
| JP2733029B2 (ja) | 電圧調整器 | |
| JPS63179563A (ja) | 集積回路 | |
| JP3569728B2 (ja) | 不揮発性半導体メモリ装置 | |
| JPS5938675B2 (ja) | シエア−ドコンタクトｅｐｒｏｍ用プログラムデコ−ダ | |
| US5680348A (en) | Power supply independent current source for FLASH EPROM erasure | |
| JP3591849B2 (ja) | 記憶装置及びこの記憶装置の動作方法 | |
| JPH027297A (ja) | 電気的にプログラム可能な読出し専用メモリセルを充電するための負荷を供給する回路 | |
| JPH0729382A (ja) | 不揮発性半導体メモリ及びそのデータ書込み方法 | |
| JPH01304772A (ja) | 不揮発性スタティックｒａｍ回路 | |
| JPH04103160A (ja) | 抵抗回路 | |
| JPH0221015B2 (ja) | ||
| JP2677833B2 (ja) | 半導体不揮発性メモリ | |
| JPS6070597A (ja) | 不揮発性半導体記憶装置 | |
| JPH0447400B2 (ja) | ||
| JP2944348B2 (ja) | 半導体メモリ | |
| JPH0311127B2 (ja) | ||
| JPH03105486A (ja) | プログラマブル入出力回路を内蔵したロジックｌｓｉ | |
| JPS6375911A (ja) | 基準電圧発生回路 | |
| JP3159308B2 (ja) | クロック信号入力バッファ回路 |