JPH0221015B2 - - Google Patents
Info
- Publication number
- JPH0221015B2 JPH0221015B2 JP60031898A JP3189885A JPH0221015B2 JP H0221015 B2 JPH0221015 B2 JP H0221015B2 JP 60031898 A JP60031898 A JP 60031898A JP 3189885 A JP3189885 A JP 3189885A JP H0221015 B2 JPH0221015 B2 JP H0221015B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- pull
- switching transistor
- output terminal
- microcomputer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000011156 evaluation Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- Microcomputers (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はマイクロコンピユータ開発時において
その機能を評価するために用いるマイクロコンピ
ユータの改良に関する。
その機能を評価するために用いるマイクロコンピ
ユータの改良に関する。
マイクロコンピユータの出力端子を需要家の要
求に応じてプルアツプ又はオープンドレインのい
ずれかにして提供することが行われている。而し
てマイクロコンピユータの開発過程においては、
その機能評価が行われる。この機能評価は、評価
対象のものと同構成を有し、EPROM（消去，プ
ログラム可能な読出し専用メモリ）を備えた評価
用マイクロコンピユータの前記EPROMにプログ
ラムを書込み、これを実行させることによつて行
われる。そして前述のようにプルアツプ又はオー
プンドレインを選択できるものであつては次のよ
うな手段によつて対応していた。
求に応じてプルアツプ又はオープンドレインのい
ずれかにして提供することが行われている。而し
てマイクロコンピユータの開発過程においては、
その機能評価が行われる。この機能評価は、評価
対象のものと同構成を有し、EPROM（消去，プ
ログラム可能な読出し専用メモリ）を備えた評価
用マイクロコンピユータの前記EPROMにプログ
ラムを書込み、これを実行させることによつて行
われる。そして前述のようにプルアツプ又はオー
プンドレインを選択できるものであつては次のよ
うな手段によつて対応していた。
即ち第２図に示すようにマイクロコンピユータ
のＩ／Ｏポートの出力端子２３の総て（図には１
つだけ示してある）をオープンドレインとしてお
き、マイクロコンピユータの外部において電源電
圧に連なる抵抗２１を設け、またこれと出力端子
２３との間にスイツチ２２を設け、スイツチ２２
の開／閉によりオープンドレイン／プルアツプを
切換えることとしていた。なお第２図において２
４は出力ドライバである。
のＩ／Ｏポートの出力端子２３の総て（図には１
つだけ示してある）をオープンドレインとしてお
き、マイクロコンピユータの外部において電源電
圧に連なる抵抗２１を設け、またこれと出力端子
２３との間にスイツチ２２を設け、スイツチ２２
の開／閉によりオープンドレイン／プルアツプを
切換えることとしていた。なお第２図において２
４は出力ドライバである。
第３図は他の手段を示している。即ちマイクロ
コンピユータの出力端子３３又は出力ドライバ３
４のドレインと電源ラインとの間に、プルアツプ
用のトランジスタ３１及びスイツチングトランジ
スタ３２の直列回路を形成しておき、このスイツ
チングトランジスタ３２のゲートに連なる入力端
子３５を設けておく。そしてこの入力端子にハ
イ／ローの２値信号を与え、スイツチングトラン
ジスタ３２をオン／オフさせ、オンの場合にプル
アツプ，オフの場合にオープンドレインとする。
コンピユータの出力端子３３又は出力ドライバ３
４のドレインと電源ラインとの間に、プルアツプ
用のトランジスタ３１及びスイツチングトランジ
スタ３２の直列回路を形成しておき、このスイツ
チングトランジスタ３２のゲートに連なる入力端
子３５を設けておく。そしてこの入力端子にハ
イ／ローの２値信号を与え、スイツチングトラン
ジスタ３２をオン／オフさせ、オンの場合にプル
アツプ，オフの場合にオープンドレインとする。
第２図に示す構成による場合は、本来プルアツ
プ用に第３図に示す如くトランジスタを用いるの
に対し、外付けの抵抗を用いるので特性が一定せ
ず、従つて正確な機能の評価は不可能であるとい
う問題点がある。
プ用に第３図に示す如くトランジスタを用いるの
に対し、外付けの抵抗を用いるので特性が一定せ
ず、従つて正確な機能の評価は不可能であるとい
う問題点がある。
第３図に示す構成による場合は、１つのチツプ
に設け得る入力端子数に限りがあるので、プルア
ツプ／オープンドレインの選択可能な出力端子数
が多い場合には対処できないという問題点があ
る。
に設け得る入力端子数に限りがあるので、プルア
ツプ／オープンドレインの選択可能な出力端子数
が多い場合には対処できないという問題点があ
る。
本発明は斯かる問題点を解決するためになされ
たものであつて、マイクロコンピユータのチツプ
上のEPROMにプルアツプ／オープンドレインを
指示するための情報を書込めるようになすことに
より、外付けの部品を不要とし、また多数の出力
端子につきプルアツプ／オープンドレインの選択
を行え、更にプログラムの関与なしにその選択を
行えるようにしたマイクロコンピユータを提供す
ることを目的とする。
たものであつて、マイクロコンピユータのチツプ
上のEPROMにプルアツプ／オープンドレインを
指示するための情報を書込めるようになすことに
より、外付けの部品を不要とし、また多数の出力
端子につきプルアツプ／オープンドレインの選択
を行え、更にプログラムの関与なしにその選択を
行えるようにしたマイクロコンピユータを提供す
ることを目的とする。
本発明に係るマイクロコンピユータは、電源ラ
インと出力端子との間に、プルアツプ用のトラン
ジスタ及びスイツチングトランジスタの直列回路
を介装してあり、前記スイツチングトランジスタ
のオン，オフ制御情報を書込むべきメモリ及び該
メモリに書込まれているオン・オフ制御情報を前
記スイツチングトランジスタに直接印加させるた
めの回路を前記トランジスタと同チツプ上に備え
ていることを特徴とする。
インと出力端子との間に、プルアツプ用のトラン
ジスタ及びスイツチングトランジスタの直列回路
を介装してあり、前記スイツチングトランジスタ
のオン，オフ制御情報を書込むべきメモリ及び該
メモリに書込まれているオン・オフ制御情報を前
記スイツチングトランジスタに直接印加させるた
めの回路を前記トランジスタと同チツプ上に備え
ていることを特徴とする。
以下本発明をその実施例を示す図面に基いて詳
述する。第１図は本発明のマイクロコンピユータ
の要部を示し、出力ドライバ１４のトレインを出
力端子１３としている。この出力端子１３又は出
力ドライバ１４のドレインと電源ラインとの間に
はプルアツプ用のトランジスタ１１及びスイツチ
ングトランジスタ１２の直列回路が設けられてお
り、スイツチングトランジスタ１２のゲートには
２つのインバータ（この実施例ではこれが、前述
の「メモリに書込まれているオン・オフ制御情報
を前記スイツチングトランジスタに直接印加させ
るための回路」に該当する）を介してこれらトラ
ンジスタと同一チツプに設けられているEPROM
１６の所定エリアに書込まれているそのオン，オ
ン制御情報が与えられるようになしてある。
述する。第１図は本発明のマイクロコンピユータ
の要部を示し、出力ドライバ１４のトレインを出
力端子１３としている。この出力端子１３又は出
力ドライバ１４のドレインと電源ラインとの間に
はプルアツプ用のトランジスタ１１及びスイツチ
ングトランジスタ１２の直列回路が設けられてお
り、スイツチングトランジスタ１２のゲートには
２つのインバータ（この実施例ではこれが、前述
の「メモリに書込まれているオン・オフ制御情報
を前記スイツチングトランジスタに直接印加させ
るための回路」に該当する）を介してこれらトラ
ンジスタと同一チツプに設けられているEPROM
１６の所定エリアに書込まれているそのオン，オ
ン制御情報が与えられるようになしてある。
プルアツプ／オープンドレインの選択可能な出
力端子はいずれも上述の如き構成を有し、各出力
端子１３につきこれをプルアツプとする場合には
EPROM１６の前記エリアの各対応番地に“１”
を、またオープンドレインとする場合には“０”
を書込む。EPROM１６の他のエリアには従来同
様このマイクロコンピユータを動作させるための
制御プログラムを格納する。
力端子はいずれも上述の如き構成を有し、各出力
端子１３につきこれをプルアツプとする場合には
EPROM１６の前記エリアの各対応番地に“１”
を、またオープンドレインとする場合には“０”
を書込む。EPROM１６の他のエリアには従来同
様このマイクロコンピユータを動作させるための
制御プログラムを格納する。
以上の如き構成とすることにより“１”が書込
まれている番地に対応する出力端子１３は、スイ
ツチングトランジスタ１２がオンし、トランジス
タ１１の存在によりプルアツプされた状態とな
る。これに対して“０”が書込まれている番地に
対応する出力端子１３は、スイツチングトランジ
スタ１２がオフし、オープンドレインの状態とな
る。
まれている番地に対応する出力端子１３は、スイ
ツチングトランジスタ１２がオンし、トランジス
タ１１の存在によりプルアツプされた状態とな
る。これに対して“０”が書込まれている番地に
対応する出力端子１３は、スイツチングトランジ
スタ１２がオフし、オープンドレインの状態とな
る。
以上の如き本発明による場合は外付け部品を全
く必要とせず、正確な機能評価が可能になる。ま
たプルアツプ／オープンドレインの切換のために
特別の端子を必要としない。また何らのプログラ
ムの関与もなしに選択が行えソフトウエア上の負
担もない。従つて、従来は寸法上の制約から不可
能であつたビツトごとのプルアツプ／オープンド
レインの選択を容易に実現することが可能となる
等本発明は優れた効果を奏する。
く必要とせず、正確な機能評価が可能になる。ま
たプルアツプ／オープンドレインの切換のために
特別の端子を必要としない。また何らのプログラ
ムの関与もなしに選択が行えソフトウエア上の負
担もない。従つて、従来は寸法上の制約から不可
能であつたビツトごとのプルアツプ／オープンド
レインの選択を容易に実現することが可能となる
等本発明は優れた効果を奏する。
第１図は本発明のマイクロコンピユータの要部
を略示する回路図、第２，３図は従来の同回路図
である。 １１…プルアツプ用のトランジスタ、１２…ス
イツチングトランジスタ、１３…出力端子、１４
…出力ドライバ、１６…EPROM。
を略示する回路図、第２，３図は従来の同回路図
である。 １１…プルアツプ用のトランジスタ、１２…ス
イツチングトランジスタ、１３…出力端子、１４
…出力ドライバ、１６…EPROM。
Claims (1)
- １ 電源ラインと出力端子との間にプルアツプ用
のトランジスタ及びスイツチングトランジスタの
直列回路を接続すると共に、出力端子とアースと
の間に出力トランジスタを接続したマイクロコン
ピユータにおいて、前記スイツチングトランジス
タのオン、オフ制御情報が書込まれる不揮発性メ
モリと、該不揮発性メモリに書込まれたオン、オ
フ制御情報を前記スイツチングトランジスタに直
接印加させるための回路とを前記プルアツプ用の
トランジスタ、前記スイツチングトランジスタ、
及び出力トランジスタと同一チツプ上に備え、プ
ログラムの関与なしに前記出力端子をプルアツプ
又はオープンドレインとすることを特徴とするマ
イクロコンピユータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60031898A JPS61190635A (ja) | 1985-02-19 | 1985-02-19 | マイクロコンピユ−タ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60031898A JPS61190635A (ja) | 1985-02-19 | 1985-02-19 | マイクロコンピユ−タ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61190635A JPS61190635A (ja) | 1986-08-25 |
| JPH0221015B2 true JPH0221015B2 (ja) | 1990-05-11 |
Family
ID=12343829
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60031898A Granted JPS61190635A (ja) | 1985-02-19 | 1985-02-19 | マイクロコンピユ−タ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61190635A (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6347392A (ja) * | 1986-08-15 | 1988-02-29 | Yamatake Honeywell Co Ltd | 電鋳母型およびその製造方法 |
| JPH0795319B2 (ja) * | 1987-03-18 | 1995-10-11 | 日本電気株式会社 | マイクロコンピュータ |
| JPH0258854U (ja) * | 1988-10-19 | 1990-04-27 | ||
| JPH0289557U (ja) * | 1988-12-27 | 1990-07-16 | ||
| JPH03201175A (ja) * | 1989-12-28 | 1991-09-03 | Matsushita Electric Ind Co Ltd | 端子電位制御装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60128717A (ja) * | 1983-12-16 | 1985-07-09 | Toshiba Corp | 集積回路装置 |
-
1985
- 1985-02-19 JP JP60031898A patent/JPS61190635A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60128717A (ja) * | 1983-12-16 | 1985-07-09 | Toshiba Corp | 集積回路装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61190635A (ja) | 1986-08-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE3686510D1 (de) | Programmierbare makrozelle mit eprom- oder eeprom-transistoren zur steuerung der architektur in programmierbaren logischen schaltungen. | |
| KR890005622A (ko) | 단일칩 마이크로 컴퓨터 | |
| JP3083145B2 (ja) | Ｉｃデバイス | |
| JPH0221015B2 (ja) | ||
| JPS5938675B2 (ja) | シエア−ドコンタクトｅｐｒｏｍ用プログラムデコ−ダ | |
| JPS6118833B2 (ja) | ||
| JPH02214156A (ja) | 不揮発性半導体装置 | |
| EP0655742A1 (en) | Integrated device with electrically programmable and erasable memory cells | |
| JPH04278291A (ja) | メモリセル回路 | |
| JPH01304772A (ja) | 不揮発性スタティックｒａｍ回路 | |
| JPS62275379A (ja) | 外部信号を用いてメモリ編成を可逆変更するオンチツプ変換装置 | |
| JP2951131B2 (ja) | 発振回路 | |
| JPS614242A (ja) | 半導体集積回路装置 | |
| JPS6012660B2 (ja) | メモリ装置 | |
| JPH0563553A (ja) | 半導体装置 | |
| JPS6157099A (ja) | Ｅｐｒｏｍ書き込み禁止回路 | |
| JPH0344897A (ja) | 半導体不揮発性メモリー装置 | |
| JPS6053324B2 (ja) | 集積回路装置 | |
| JPH0147939B2 (ja) | ||
| JPS5833637B2 (ja) | 記憶装置 | |
| JPH0226315B2 (ja) | ||
| JPH0315374B2 (ja) | ||
| JPH02185786A (ja) | 半導体集積回路 | |
| JPH0155504B2 (ja) | ||
| JPS63119097A (ja) | 半導体装置 |