JPS6053324B2 - 集積回路装置 - Google Patents
集積回路装置Info
- Publication number
- JPS6053324B2 JPS6053324B2 JP56057578A JP5757881A JPS6053324B2 JP S6053324 B2 JPS6053324 B2 JP S6053324B2 JP 56057578 A JP56057578 A JP 56057578A JP 5757881 A JP5757881 A JP 5757881A JP S6053324 B2 JPS6053324 B2 JP S6053324B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- output
- signal
- integrated circuit
- output terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4063—Device-to-bus coupling
- G06F13/4068—Electrical coupling
- G06F13/4072—Drivers or receivers
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Electronic Switches (AREA)
Description
【発明の詳細な説明】
この発明は、入出力端子の入力／出力機能の切換えを行
なうコントロールレジスタを内蔵した集積回路装置に関
する。
なうコントロールレジスタを内蔵した集積回路装置に関
する。
一般に、集積回路装置の入力／出力機能は、使用者の必
要とする機能に応じてマスクを換えることにより所望の
機能を得るようにしている。
要とする機能に応じてマスクを換えることにより所望の
機能を得るようにしている。
すなわち、例えは入出力端子を入力用とする場合、プル
アップ抵抗の接続、あるいはシユミツト、トリガ入力等
の有無により、基準となる回路パターンにおける配線の
接続、切断が決定され、これに応じたマスクを使用する
ことによつて回路が構成されている。また、出力用とし
た場合は、オープンドレイン出力の有無等を考慮して同
様に回路が構成される。しかし、このような方法では、
使用者の必要とする回路機能に応じてマスクを換えて集
積回路を製作する必要がある。
アップ抵抗の接続、あるいはシユミツト、トリガ入力等
の有無により、基準となる回路パターンにおける配線の
接続、切断が決定され、これに応じたマスクを使用する
ことによつて回路が構成されている。また、出力用とし
た場合は、オープンドレイン出力の有無等を考慮して同
様に回路が構成される。しかし、このような方法では、
使用者の必要とする回路機能に応じてマスクを換えて集
積回路を製作する必要がある。
したがつて、作業が煩雑となるうえに、或る使用目的に
対して製造した集積回路装置が他の使用目的には利用で
きない欠点があつた。この発明は、上記のような事情を
鑑みてなされたもので、その目的とするところは、一つ
の集積回路を単一目的だけでなく、汎用に使用できる集
積回路装置を提供することである。
対して製造した集積回路装置が他の使用目的には利用で
きない欠点があつた。この発明は、上記のような事情を
鑑みてなされたもので、その目的とするところは、一つ
の集積回路を単一目的だけでなく、汎用に使用できる集
積回路装置を提供することである。
以下、図面を参照してこの発明の一実施例を説明する。
第１図はその構成を示すもので、１１０指定レジスタ１
１および出力データレジスタ１２から、デコーダ１３に
供給された信号は、このデコーダ１３から、信号Ａ、Ｂ
、Ｃとして選択的に取り出される。そして、信号Ａ、Ｂ
はそれぞれ、電源ＶＤＤと接地点Ｖｓｓとの間に直列接
続して設けられた、トランジスタＴｌ、、Ｔ、２のゲー
トに供給される。このトランジスタＴｌ、、Ｔ、２の共
通接続点は、入出力端子１１０に接続され、トランジス
タＴｒ、、Ｔｒ。の導通状態により、入出力端子１１０
には、Ｊ電源電位ＶＤＤ）あるいは接地点電位り。。が
供給される。さらに、信号Ｃは、トランジスタＴ、３の
ゲートを導通制御し、このトランジスタの導通状態によ
り、電源電位ＶＤＤを抵抗体素子にを介して、節点ａに
供給するようにしている。したがつて、７信号Ｃの印加
によつて入出力端子１１０に供給された入力信号は、プ
ルアップされ、抵抗Ｒ、を介して次段１４に供給される
。ここで、Ｒ１は保護抵抗として、またＴ、４は保護ダ
イオードとして動作ししている。このような構成の集積
回路装置の入出力側回路において、例えば、入出力端子
１１０を通常人力端子として使用する場合、第２図ａに
示すように信号Ａ−ＣをＲＯＪにする。
１および出力データレジスタ１２から、デコーダ１３に
供給された信号は、このデコーダ１３から、信号Ａ、Ｂ
、Ｃとして選択的に取り出される。そして、信号Ａ、Ｂ
はそれぞれ、電源ＶＤＤと接地点Ｖｓｓとの間に直列接
続して設けられた、トランジスタＴｌ、、Ｔ、２のゲー
トに供給される。このトランジスタＴｌ、、Ｔ、２の共
通接続点は、入出力端子１１０に接続され、トランジス
タＴｒ、、Ｔｒ。の導通状態により、入出力端子１１０
には、Ｊ電源電位ＶＤＤ）あるいは接地点電位り。。が
供給される。さらに、信号Ｃは、トランジスタＴ、３の
ゲートを導通制御し、このトランジスタの導通状態によ
り、電源電位ＶＤＤを抵抗体素子にを介して、節点ａに
供給するようにしている。したがつて、７信号Ｃの印加
によつて入出力端子１１０に供給された入力信号は、プ
ルアップされ、抵抗Ｒ、を介して次段１４に供給される
。ここで、Ｒ１は保護抵抗として、またＴ、４は保護ダ
イオードとして動作ししている。このような構成の集積
回路装置の入出力側回路において、例えば、入出力端子
１１０を通常人力端子として使用する場合、第２図ａに
示すように信号Ａ−ＣをＲＯＪにする。
したがつて、トランジスタＴ，ｌ，Ｔｒ２，Ｔ，３はそ
れぞれオフ状態となり、入出力端子１１０に供給された
信号はそのまま次段の入力側回路に伝達される。また、
この回路において入出力端子１１０をプルアップ抵抗付
入力として使用する場合は、第２図ｂに示すように、信
号Ａ，ＢをＲＯＪとし、信号ＣをＲｌＪにすることによ
りトランジスタＴｒ３をオン状態にする。したがつて、
入出力端子１１０に供給された信号は、プルアップ用抵
抗体素子ｒおよびトランジスタＴ、３を介して供給され
た電源電位■ＤＯによつてプルアップされて次段の入力
側回路へ供給される。ここで、抵抗体素子ｒはプルアッ
プのための抵抗となりうる機能を有するもので、例えば
、拡散抵抗、ポリシリコン抵抗を用いる方法、あるいは
、デイプレツシヨン型トランジスタのゲートに接地点電
位Ｖｓｓを印加して用いる方法、さらに、エンハンスメ
ント型トランジスタのゲートに電源電位Ｖ。Ｄを印加し
て用いる方法等が考えられる。第２図Ｃ，ｄはそれぞれ
データ出力時の各信号の状態を示すもので、ｃ図はデー
タＲＯョの出力時の状態、ｄ図はデータＲＬの出力時の
状態である。すなわち、ｃ図においては信号Ａ，ＣをＲ
Ｏョとし、信号ＢをＲｌＪにすることにより入．出力端
子１１０をトランジスタＴｒ９を介して接地して出力ｒ
′０Ｊを得る。また、ｄ図では信号ＡをＲＬとし、信号
Ｂ，ＣをＲＯＪとすることにより、入出力端子１１０に
はトランジスタＴ、１を介して電源電位ＶＤＤを供給し
て出力ＲＬを得るよう．にしている。第２図ｄはオープ
ンドレイン出力の場合の信号の状態を示すもので、入出
力端子１１０をオープンドレイン出力として使用する場
合、トランジスタＴｒｌを常にオフ状態にするために、
信号Ａを４ｒ０ｊレベルにしてこのトランジスタＴｒｌ
のゲートに印加する。
れぞれオフ状態となり、入出力端子１１０に供給された
信号はそのまま次段の入力側回路に伝達される。また、
この回路において入出力端子１１０をプルアップ抵抗付
入力として使用する場合は、第２図ｂに示すように、信
号Ａ，ＢをＲＯＪとし、信号ＣをＲｌＪにすることによ
りトランジスタＴｒ３をオン状態にする。したがつて、
入出力端子１１０に供給された信号は、プルアップ用抵
抗体素子ｒおよびトランジスタＴ、３を介して供給され
た電源電位■ＤＯによつてプルアップされて次段の入力
側回路へ供給される。ここで、抵抗体素子ｒはプルアッ
プのための抵抗となりうる機能を有するもので、例えば
、拡散抵抗、ポリシリコン抵抗を用いる方法、あるいは
、デイプレツシヨン型トランジスタのゲートに接地点電
位Ｖｓｓを印加して用いる方法、さらに、エンハンスメ
ント型トランジスタのゲートに電源電位Ｖ。Ｄを印加し
て用いる方法等が考えられる。第２図Ｃ，ｄはそれぞれ
データ出力時の各信号の状態を示すもので、ｃ図はデー
タＲＯョの出力時の状態、ｄ図はデータＲＬの出力時の
状態である。すなわち、ｃ図においては信号Ａ，ＣをＲ
Ｏョとし、信号ＢをＲｌＪにすることにより入．出力端
子１１０をトランジスタＴｒ９を介して接地して出力ｒ
′０Ｊを得る。また、ｄ図では信号ＡをＲＬとし、信号
Ｂ，ＣをＲＯＪとすることにより、入出力端子１１０に
はトランジスタＴ、１を介して電源電位ＶＤＤを供給し
て出力ＲＬを得るよう．にしている。第２図ｄはオープ
ンドレイン出力の場合の信号の状態を示すもので、入出
力端子１１０をオープンドレイン出力として使用する場
合、トランジスタＴｒｌを常にオフ状態にするために、
信号Ａを４ｒ０ｊレベルにしてこのトランジスタＴｒｌ
のゲートに印加する。
そして、出力するデータがＲＯＪの時のみ、トランジス
タＴｒ２のゲートに印加する信号Ｂをｒ１ョレベルにし
てオン状態にすることによりオープンドレイン出力を得
ている。上述した機能をコントロールするためのコント
ロール信号Ａ，Ｂ，Ｃと入出力の関係を表−１に示す。
タＴｒ２のゲートに印加する信号Ｂをｒ１ョレベルにし
てオン状態にすることによりオープンドレイン出力を得
ている。上述した機能をコントロールするためのコント
ロール信号Ａ，Ｂ，Ｃと入出力の関係を表−１に示す。
このようなコントロール信号を得るためには、１１０指
定レジスタと、入出力仕様選択レジスタが必要となり、
各々の記憶情報をＱｌ，Ｑ２（例えばＱ１＝１は入力モ
ード、Ｑ１＝０は出力モード、Ｑ２＝１は入出力モード
仕様、Ｑ２＝０はノーマルな入出力）とすると、各コン
トロール信号Ａ，Ｂ，Ｃは表−２の真理値表に示すよう
に、各レジスタの記憶情報によつて決定される。
定レジスタと、入出力仕様選択レジスタが必要となり、
各々の記憶情報をＱｌ，Ｑ２（例えばＱ１＝１は入力モ
ード、Ｑ１＝０は出力モード、Ｑ２＝１は入出力モード
仕様、Ｑ２＝０はノーマルな入出力）とすると、各コン
トロール信号Ａ，Ｂ，Ｃは表−２の真理値表に示すよう
に、各レジスタの記憶情報によつて決定される。
ここで、出力データレジスタの破線で囲まれた部分の信
号は、入力モード制御においては意味を持たない。
号は、入力モード制御においては意味を持たない。
したがつて、この出力データレジスタの内容を入力モー
ドにおける制御に利用することにより、コントロールレ
ジスタは、１１０指定レジスタのみで所望のコントロー
ル信号Ａ，Ｂ，Ｃが得られる。この１１０指定レジスタ
の出力をＱ１とすれば、表−３の真理値表に示すように
表わせる。このように、コントロールレジスタは１１０
指定レジスタのみで良いので、回路を単純化できる。な
お、この発明は上述した実施例に限定されるものではな
く、例えば第３図に示すように構成しても良い。この回
路は、上記実施例ではブル・アップ抵抗入力としていた
ものを、シユミツト入力としたものである。すなわち、
コントロール信号ＣがＲＯＪレベルの時は、所定の電位
Ｖｉｎを抵抗Ｒ１およびインバータ１５，１６を介して
節点ａに供給し、信号Ｃがｒ１ョレベルの時に、入出力
端子１１０の入力電位Ｖｉｎとインバータ１６の出力電
位を保護抵抗を兼ねるＲ１と帰還抵抗Ｒ２で分圧
ＨＹし、この電位に
よつてインバータ１５のターン電位を決定する。したが
つて、入出力端子１１０からの入力はシユミツト入力と
なる。他の動作は実施例と同様である。以上説明したよ
うにこの発明によれば、デコーダの出力信号を変えるこ
とにより、入出力端子の入力／出力機能状態を変化させ
ることがてきるので、一つの集積回路を汎用に使用でき
るようになる。
ドにおける制御に利用することにより、コントロールレ
ジスタは、１１０指定レジスタのみで所望のコントロー
ル信号Ａ，Ｂ，Ｃが得られる。この１１０指定レジスタ
の出力をＱ１とすれば、表−３の真理値表に示すように
表わせる。このように、コントロールレジスタは１１０
指定レジスタのみで良いので、回路を単純化できる。な
お、この発明は上述した実施例に限定されるものではな
く、例えば第３図に示すように構成しても良い。この回
路は、上記実施例ではブル・アップ抵抗入力としていた
ものを、シユミツト入力としたものである。すなわち、
コントロール信号ＣがＲＯＪレベルの時は、所定の電位
Ｖｉｎを抵抗Ｒ１およびインバータ１５，１６を介して
節点ａに供給し、信号Ｃがｒ１ョレベルの時に、入出力
端子１１０の入力電位Ｖｉｎとインバータ１６の出力電
位を保護抵抗を兼ねるＲ１と帰還抵抗Ｒ２で分圧
ＨＹし、この電位に
よつてインバータ１５のターン電位を決定する。したが
つて、入出力端子１１０からの入力はシユミツト入力と
なる。他の動作は実施例と同様である。以上説明したよ
うにこの発明によれば、デコーダの出力信号を変えるこ
とにより、入出力端子の入力／出力機能状態を変化させ
ることがてきるので、一つの集積回路を汎用に使用でき
るようになる。
第１図はこの発明の一実施例に係る集積回路装置の入出
力端子側回路を示す図、第２図ａ−ｅはそれぞれ上記第
１図の回路におけるデコーダの出力と入出力端子の入力
／出力機能状態との関係を示す図、第３図はこの発明の
他の実施例を示す回路図である。 １１・・・１１０指定レジスタ、１２・・・出力データ
レジスタ、１３・・・デコーダ、１１０・・・入出力端
子。
力端子側回路を示す図、第２図ａ−ｅはそれぞれ上記第
１図の回路におけるデコーダの出力と入出力端子の入力
／出力機能状態との関係を示す図、第３図はこの発明の
他の実施例を示す回路図である。 １１・・・１１０指定レジスタ、１２・・・出力データ
レジスタ、１３・・・デコーダ、１１０・・・入出力端
子。
Claims (1)
- １ 入出力端子の入力／出力の切換え情報を記憶するレ
ジスタと、出力情報を記憶する出力データレジスタと、
上記各レジスタから供給される情報信号を解読して入出
力端子の機能の切換えを行なうデコーダとを備え、上記
入出力端子からの信号入力時にこの信号のモード指定を
上記出力データレジスタの情報信号により行なうことを
特徴とする集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56057578A JPS6053324B2 (ja) | 1981-04-16 | 1981-04-16 | 集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56057578A JPS6053324B2 (ja) | 1981-04-16 | 1981-04-16 | 集積回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57172429A JPS57172429A (en) | 1982-10-23 |
| JPS6053324B2 true JPS6053324B2 (ja) | 1985-11-25 |
Family
ID=13059728
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56057578A Expired JPS6053324B2 (ja) | 1981-04-16 | 1981-04-16 | 集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6053324B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62125712A (ja) * | 1985-11-26 | 1987-06-08 | Nec Corp | 入出力回路 |
-
1981
- 1981-04-16 JP JP56057578A patent/JPS6053324B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57172429A (en) | 1982-10-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6234830U (ja) | ||
| JPS6053324B2 (ja) | 集積回路装置 | |
| JP3532422B2 (ja) | Ｒｓフリップフロップ | |
| JPS6053323B2 (ja) | 集積回路装置 | |
| JPH05102312A (ja) | 半導体集積回路 | |
| JPS62145906A (ja) | 増幅回路 | |
| JPS5941205B2 (ja) | 電子回路 | |
| JPH0437217A (ja) | 論理レベル変換回路 | |
| JPH0221015B2 (ja) | ||
| JPH04278291A (ja) | メモリセル回路 | |
| JPH02198216A (ja) | フリップフロップ回路 | |
| JP2647923B2 (ja) | 論理回路 | |
| JP2851352B2 (ja) | 半導体集積回路 | |
| JP2798510B2 (ja) | 半導体集積回路 | |
| JPS6328061A (ja) | 信号入力回路 | |
| JPH02266609A (ja) | セット・リセット式フリップフロップ回路 | |
| JPS63161719A (ja) | ラツチ回路 | |
| JPH0555960B2 (ja) | ||
| JPH0224293Y2 (ja) | ||
| JP2926852B2 (ja) | 半導体メモリ | |
| JPH0552688B2 (ja) | ||
| JPH02274119A (ja) | セットリセットフリップフロップ回路 | |
| JPH0323710A (ja) | 遅延回路 | |
| JPH01162414A (ja) | 出力回路 | |
| JPH0223703A (ja) | 発振制御回路 |