JPH0344897A - 半導体不揮発性メモリー装置 - Google Patents
半導体不揮発性メモリー装置Info
- Publication number
- JPH0344897A JPH0344897A JP1178817A JP17881789A JPH0344897A JP H0344897 A JPH0344897 A JP H0344897A JP 1178817 A JP1178817 A JP 1178817A JP 17881789 A JP17881789 A JP 17881789A JP H0344897 A JPH0344897 A JP H0344897A
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- volatile memory
- counter
- high voltage
- memory device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 16
- 238000010586 diagram Methods 0.000 description 9
- 230000006870 function Effects 0.000 description 1
Landscapes
- Read Only Memory (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体不揮発性メモリー装置に関し、特に電
気的に書き換え可能な半導体不揮発性メモリーに関する
。
気的に書き換え可能な半導体不揮発性メモリーに関する
。
本発明は、不揮発性メモリー素子で構成されるカウンタ
及びインストラクションデコーダを有する半導体不揮発
性メモリー装置において、前記カウンタ及びインストラ
クションデコーダの不揮発性メモリー素子に外部よりデ
ータを書き込むことにより任意のインストラクションを
設定出来る手段を持たせることにより、半導体不揮発性
メモリー装置を汎用的に使用出来るようにしたものであ
る。
及びインストラクションデコーダを有する半導体不揮発
性メモリー装置において、前記カウンタ及びインストラ
クションデコーダの不揮発性メモリー素子に外部よりデ
ータを書き込むことにより任意のインストラクションを
設定出来る手段を持たせることにより、半導体不揮発性
メモリー装置を汎用的に使用出来るようにしたものであ
る。
従来、第３図に示すようにカウンタは数えるクロックの
数が決まっており、又、第４図に示すようにインストラ
クションデコーダもデコードするコードが決まっており
、前記、クロック数及びコードを外部から変更すること
が出来ないために任意のインストラクションを設定出来
ない半導体不揮発性メモリー装置が知られていた。第３
図は従来のカウンタの実施例を示す構成図であり、３２
はフリップフロップ回路で構成されるカウンタ、３３は
ＮＡＮＤ回路で構成されるカウンタ３２の出力のデコー
ダである。第４図は従来のインストラクシランデコーダ
の実施例を示す構成図であり、３４はインストラクショ
ンの信号線、３５はＮＡＮＤ回路で構成されるデコーダ
である。
数が決まっており、又、第４図に示すようにインストラ
クションデコーダもデコードするコードが決まっており
、前記、クロック数及びコードを外部から変更すること
が出来ないために任意のインストラクションを設定出来
ない半導体不揮発性メモリー装置が知られていた。第３
図は従来のカウンタの実施例を示す構成図であり、３２
はフリップフロップ回路で構成されるカウンタ、３３は
ＮＡＮＤ回路で構成されるカウンタ３２の出力のデコー
ダである。第４図は従来のインストラクシランデコーダ
の実施例を示す構成図であり、３４はインストラクショ
ンの信号線、３５はＮＡＮＤ回路で構成されるデコーダ
である。
しかし、従来半導体不揮発性メモリー装置を組み込んで
いるシステムにおいて、前記、半導体不揮発性メモリー
装置をインストラクションの異なる、かつ、インストラ
クションが固定の半導体不揮発性メモリー装置に置き換
えるためには、半導体不揮発性メモリー装置とのインタ
ーフェース回路も変えなければならないので、その分コ
ストが余計にかかり、又、インターフェース回路を設計
するために時間もかかるという欠点があった。本発明は
、従来のこのような欠点を解決するために、任意のイン
ストラクタ４ンを設定出来る手段を持つ半導体不揮発性
メモリー装置を得ることを目的としている。
いるシステムにおいて、前記、半導体不揮発性メモリー
装置をインストラクションの異なる、かつ、インストラ
クションが固定の半導体不揮発性メモリー装置に置き換
えるためには、半導体不揮発性メモリー装置とのインタ
ーフェース回路も変えなければならないので、その分コ
ストが余計にかかり、又、インターフェース回路を設計
するために時間もかかるという欠点があった。本発明は
、従来のこのような欠点を解決するために、任意のイン
ストラクタ４ンを設定出来る手段を持つ半導体不揮発性
メモリー装置を得ることを目的としている。
上記課題を解決するために、本発明は、不揮発性メモリ
ー素子で構成されるカウンタ及びインストラクションデ
コーダを有し、前記カウンタ及びインストラクションデ
コーダの不揮発性メモリー素子に外部よりデータを書き
込むことにより任意のインストラクションを設定出来る
手段を持った構成とし、使用するシステムのインターフ
ェース回路に適したインストラクションに設定すること
によりインターフェースを変える分のコスト及びインタ
ーフェース回路の設計の時間を削除することが出来るよ
うにした。
ー素子で構成されるカウンタ及びインストラクションデ
コーダを有し、前記カウンタ及びインストラクションデ
コーダの不揮発性メモリー素子に外部よりデータを書き
込むことにより任意のインストラクションを設定出来る
手段を持った構成とし、使用するシステムのインターフ
ェース回路に適したインストラクションに設定すること
によりインターフェースを変える分のコスト及びインタ
ーフェース回路の設計の時間を削除することが出来るよ
うにした。
上記のように構成された半導体不揮発性メモリー装置に
おいて、外部よりインストラクションのクロック数をカ
ウンタそ構成する不揮発性メモリー素子に、インストラ
クションのコードをインストラクションコードを構成す
る不揮発性メモリー素子に書き込むことにより任意のイ
ンストラクションを設定出来る。
おいて、外部よりインストラクションのクロック数をカ
ウンタそ構成する不揮発性メモリー素子に、インストラ
クションのコードをインストラクションコードを構成す
る不揮発性メモリー素子に書き込むことにより任意のイ
ンストラクションを設定出来る。
以下に本発明の実施例を図面に基づいて説明する。第１
図は本発明の実施例を示すカウンタ回路の構成図である
。選択信号入力端子１の全端子をＨｏ にし、高電圧ス
イッチ２〜９からメモリー素子に高電圧を加え、高電圧
スイ・７チエ０からビット線に“Ｌ′を加えトランジス
タ１ｉｔ−ＯＦ Ｆにして、全部のメモリー素子の内容
を消去する。消去後、設定したいインストラクションの
クロックをカウンタ１２から２進コードとしてピント選
択回路１３に入力する。高電圧スイッチ１０の人力を“
Ｈにしビット線に高電圧を加え、選択信号入力端子に“
Ｌ゛を入力し１ビツトのメモリー素子を順次選択してい
く。選択されたビットのメモリー素子のコントロールゲ
ートにカウンタ１２の出力信号がＬ°ならばＬ°をＨ゛
ならば高電圧を与え、他のメモリー素子をコントロール
ゲートには、高電圧を与えることによりインストラクシ
ョンのクロック数をカウンタの出力のデコーダ１４に設
定出来る。インストラクション入力時、トランジスタ１
１をＯＮにし、選択信号入力端子ｌの全端子をＬ゛にし
て高電圧スイッチに入力される内部クロックを停止させ
、高電圧スイッチ１０の入力を“Ｈｏにしビット線に
“Ｈ”を与えることにより、設定したクロック数をカウ
ントするとＬ°を出力する。第２図は本発明の実施例を
示すインストラクションデコーダ回路の構成図である。
図は本発明の実施例を示すカウンタ回路の構成図である
。選択信号入力端子１の全端子をＨｏ にし、高電圧ス
イッチ２〜９からメモリー素子に高電圧を加え、高電圧
スイ・７チエ０からビット線に“Ｌ′を加えトランジス
タ１ｉｔ−ＯＦ Ｆにして、全部のメモリー素子の内容
を消去する。消去後、設定したいインストラクションの
クロックをカウンタ１２から２進コードとしてピント選
択回路１３に入力する。高電圧スイッチ１０の人力を“
Ｈにしビット線に高電圧を加え、選択信号入力端子に“
Ｌ゛を入力し１ビツトのメモリー素子を順次選択してい
く。選択されたビットのメモリー素子のコントロールゲ
ートにカウンタ１２の出力信号がＬ°ならばＬ°をＨ゛
ならば高電圧を与え、他のメモリー素子をコントロール
ゲートには、高電圧を与えることによりインストラクシ
ョンのクロック数をカウンタの出力のデコーダ１４に設
定出来る。インストラクション入力時、トランジスタ１
１をＯＮにし、選択信号入力端子ｌの全端子をＬ゛にし
て高電圧スイッチに入力される内部クロックを停止させ
、高電圧スイッチ１０の入力を“Ｈｏにしビット線に
“Ｈ”を与えることにより、設定したクロック数をカウ
ントするとＬ°を出力する。第２図は本発明の実施例を
示すインストラクションデコーダ回路の構成図である。
選択信号入力端子１５の全端子を“Ｈｏにし、高電圧ス
イッチ１６〜２３からメモリー素子に高電圧を加え、高
電圧スイッチ２４〜２７からビット線に “Ｌ゛ を加
えトランジスタ２８をＯＦＦにして、全部のメモリー表
示の内容を消去する。消去後、設定したいインストラク
ションコードをビット選択回路２９に入力する。高電圧
スイッチ２４〜２７のうちインストラクションを設定し
たい機能を動作させる信号を出力するデコーダのビット
線につながっている高電圧スイッチの人力をＨ°にし前
記ビット線に高電圧を加え、他の高電圧スイッチの入力
は“Ｌ゛にし前記高電圧スイッチにつながるビット線に
。
イッチ１６〜２３からメモリー素子に高電圧を加え、高
電圧スイッチ２４〜２７からビット線に “Ｌ゛ を加
えトランジスタ２８をＯＦＦにして、全部のメモリー表
示の内容を消去する。消去後、設定したいインストラク
ションコードをビット選択回路２９に入力する。高電圧
スイッチ２４〜２７のうちインストラクションを設定し
たい機能を動作させる信号を出力するデコーダのビット
線につながっている高電圧スイッチの人力をＨ°にし前
記ビット線に高電圧を加え、他の高電圧スイッチの入力
は“Ｌ゛にし前記高電圧スイッチにつながるビット線に
。
Ｌ゛を与え、選択信号入力端子にＬ°を入力し１ビツト
のメモリー素子を順次ｉ！訳していく。選択されたビッ
トのメモリー素子のコントロールゲートにインストラク
ションの信号線３１より入力される信号が“Ｌｏならば
“Ｌｏを“Ｈ”ならば高電圧を与え、他のメモリー素子
のコントロールゲートには、高電圧を与えることにより
インストラクションコードをデコーダ３０に設定出来る
。インストラクション人力時、トランジスタ２８をＯＮ
にし、選択信号入力端子１５の全端子を“Ｌｏにして高
電圧スイッチに人力される内部クロックを停止させ、高
電圧スイッチ２４〜２７の人力を“Ｈ″にしビット線に
“Ｈ゛を与えることにより、設定したインストラクショ
ンコードを人力するとコードが一致するデコーダ出力は
“Ｌｏになる。よって、このカウンタとデコーダを有す
る半導体不揮発性メモリー装置において、インストラク
ションを任意に設定することが出来る。
のメモリー素子を順次ｉ！訳していく。選択されたビッ
トのメモリー素子のコントロールゲートにインストラク
ションの信号線３１より入力される信号が“Ｌｏならば
“Ｌｏを“Ｈ”ならば高電圧を与え、他のメモリー素子
のコントロールゲートには、高電圧を与えることにより
インストラクションコードをデコーダ３０に設定出来る
。インストラクション人力時、トランジスタ２８をＯＮ
にし、選択信号入力端子１５の全端子を“Ｌｏにして高
電圧スイッチに人力される内部クロックを停止させ、高
電圧スイッチ２４〜２７の人力を“Ｈ″にしビット線に
“Ｈ゛を与えることにより、設定したインストラクショ
ンコードを人力するとコードが一致するデコーダ出力は
“Ｌｏになる。よって、このカウンタとデコーダを有す
る半導体不揮発性メモリー装置において、インストラク
ションを任意に設定することが出来る。
以上説明したように、この発明は不揮発性メモリー素子
で構成されるカウンタ及びインストラクションデコーダ
の不揮発性メモリー素子にデータを与えることにより、
外部より任意のインストラクションを設定出来ることに
より、システムのインターフェイス回路を変更せずに半
導体不揮発性メモリー装置を本発明による半導体不揮発
性メモリー装置と置き換えが出来る。これによりインタ
ーフェースを変える分のコスト及びインターフェース回
路の設計の時間の削除が出来、また変更を要しないので
システムの信頼度が下がることがない。
で構成されるカウンタ及びインストラクションデコーダ
の不揮発性メモリー素子にデータを与えることにより、
外部より任意のインストラクションを設定出来ることに
より、システムのインターフェイス回路を変更せずに半
導体不揮発性メモリー装置を本発明による半導体不揮発
性メモリー装置と置き換えが出来る。これによりインタ
ーフェースを変える分のコスト及びインターフェース回
路の設計の時間の削除が出来、また変更を要しないので
システムの信頼度が下がることがない。
第１図は本発明の実施例のカウンタ回路構成図、第２図
は本発明の実施例のインストラクションデコーダ回路構
成図、第３図は従来のカウンタ回路構成図、第４図は従
来のインストラクションデコーダ回路構成図である。 １．１５・・・選択信号入力端子 ２〜９，１６〜２７・・・高電圧スイッチ１２３２・・
・カウンタ １４ ３０、３３ ３５・・・デコーダ１３、２９・・
・ビット選択回路 以上
は本発明の実施例のインストラクションデコーダ回路構
成図、第３図は従来のカウンタ回路構成図、第４図は従
来のインストラクションデコーダ回路構成図である。 １．１５・・・選択信号入力端子 ２〜９，１６〜２７・・・高電圧スイッチ１２３２・・
・カウンタ １４ ３０、３３ ３５・・・デコーダ１３、２９・・
・ビット選択回路 以上
Claims (1)
- 不揮発性メモリー素子で構成されるカウンタ及びインス
トラクションデコーダを有する半導体不揮発性メモリー
装置において、前記カウンタ及びインストラクションデ
コーダの不揮発性メモリー素子に外部よりデータを書き
込むことにより任意のインストラクションを設定出来る
手段を有することを特徴とする半導体不揮発性メモリー
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1178817A JPH0344897A (ja) | 1989-07-10 | 1989-07-10 | 半導体不揮発性メモリー装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1178817A JPH0344897A (ja) | 1989-07-10 | 1989-07-10 | 半導体不揮発性メモリー装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0344897A true JPH0344897A (ja) | 1991-02-26 |
Family
ID=16055180
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1178817A Pending JPH0344897A (ja) | 1989-07-10 | 1989-07-10 | 半導体不揮発性メモリー装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0344897A (ja) |
-
1989
- 1989-07-10 JP JP1178817A patent/JPH0344897A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE3686510D1 (de) | Programmierbare makrozelle mit eprom- oder eeprom-transistoren zur steuerung der architektur in programmierbaren logischen schaltungen. | |
| JPH03176681A (ja) | Ｉｃデバイス | |
| JPH07287986A (ja) | 列電圧保持回路を有する集積回路メモリ | |
| KR970049565A (ko) | 플래쉬 메모리의 재프로그램 장치 및 그 방법 | |
| KR940022295A (ko) | 플래시메모리를 포함하는 마이크로컴퓨터 | |
| US5880992A (en) | Electrically erasable and programmable read only memory | |
| JPH0248999B2 (ja) | ||
| JPH0344897A (ja) | 半導体不揮発性メモリー装置 | |
| JPH02214156A (ja) | 不揮発性半導体装置 | |
| JPH043394A (ja) | 半導体不揮発性記憶装置 | |
| JPH0472760A (ja) | 読み出し専用半導体記憶装置 | |
| JP3154098B2 (ja) | メモリ素子のリフレッシュ回路 | |
| KR920020525A (ko) | 반도체 메모리 장치용 용장 회로 | |
| JPS61115297A (ja) | 記憶回路 | |
| US5515328A (en) | Memory circuit with element for the memorizing of word line selection for an erasure of a block of information | |
| JPH0511806B2 (ja) | ||
| KR0167233B1 (ko) | 논리소자를 포함한 승압회로 | |
| JPH023834A (ja) | マイクロコンピュータシステム | |
| KR900010783A (ko) | 반도체 집적회로 | |
| EP0714060B1 (en) | One chip microcomputer with built-in non-volatile memory | |
| JP2622051B2 (ja) | Ｅｅｐｒｏｍ | |
| JPS6086859A (ja) | 不揮発性メモリ装置 | |
| JPH05226599A (ja) | ワンタイムｐｒｏｍ | |
| JPH05101201A (ja) | オプシヨン設定回路 | |
| JPH0447400B2 (ja) |