JPH027297A - 電気的にプログラム可能な読出し専用メモリセルを充電するための負荷を供給する回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、浮動ゲートを有する金属−酸化物一半導体（
ＭＯＳ）の電気的にプログラム可能かつ電気的に消去可
能な読出し専用メモリ（ＥＥＰＲＯＭ）と、電気的にプ
ログラム可能な読出し専用メモリ（ＥＦＲＯＭ）とに関
するものである。

〔従来の技術〕 最も一般的に用いられるＥＰＲＯＭセルは、絶縁体によ
シ完全に囲まれ、ソース領域とドレイン領域の間に全体
的に配置され、電気的に浮動しているゲートを有する。

それらのセルの初期のものにおいては、米国特許第３，
６６０，８１９号明細書に開示されている装置のように
、電荷が電子なだれ注入により絶縁体を通じて注入され
る。その後に開発されたＥＰＲＯＭは、米国特許第４，
１４２，９２６号、第４．１１４，２５５号および第４
，４１２，３１０号明細書に記載されているように、浮
動ゲートを充電するためにチャネル注入を用いている。

それらのＥＦＲＯＭは紫外線をプレイに照射することに
より消去される。

電気的に消去可能なＥＰＲＯＭ（ＥＥＰＲＯＭ）も商業
的に利用できる。ある場合には、基板上に形成された薄
い酸化物領域を通じてトンネル効果により電荷を浮動ゲ
ートに注入し、かつ浮動ゲートから電荷から除去される
（米国特許第４，２０３，１５８号参照）。

他の場合には、電荷は上側の電極を通じて除去される（
米国特許第４，０９９．１９６号参照）。

ＥＰＲＯＭは消去可能およびプログラミングのために印
刷回路から最もしばしば除かれる。セルをプログラミン
グするためにプログラミング装置（たとえば市販されて
いるプログラミング装置）が用いられる。その装置は、
プログラミング中にセルに加えられる電圧と電流を制御
する。後で説明する理由から、過大な電流／電圧がセル
に加えられないようにするために、電流と電圧を調整せ
ねばならない。たとえば、プログラミング装置を製作し
た時にプログラミング装置内の電圧を較正でき、あるい
は安定電圧調整は周知のことであるから、その調整はプ
ログラミング装置内で容易に行うことができる。

ＥＥＰＲＯＭはメモリからデータを読出すために用いら
れるのと同じ回路（たとえば印刷回路板）に装置される
間に典型的にプログラムされ、消去される。すなわち、
別々のプログラミング装置は用いられない。それらの装
置は典型的にはトンネル効果によりプログラムされるか
ら、制御とくに電流の制御はＥＰＲＯＭにおける制御は
ど微妙ではない。

〔発明が解決しようとする課題〕

チップ上の回路によりメモリがプログラムされる、すな
わち、別のプログラミング装置を用いないでメモリがプ
ログラムされるフラッシュＥＰ　ＲＯＭでは問題が起る
。セルをプログラミングするための電流／１！圧を制御
せねばならず、その制御はチップごとに一貫していなけ
れげなら々い。本発明はその制御を行うための負荷線へ
向けられたものである。

本願発明者が知っている本発明に最も近い従来技術は、
アイイーイーイー・ジャーナル・オプ・ソリッド・ステ
ート・サーキッッ（ＩｙＪＥＪｏｕｒｎａｌｏｆ　　５
ｏｌｉｄ　　−５ｔａｔｅ　　Ｃ１ｒｃｕｉｔｓ）　　
、　　Ｖｏｌ、　　５Ｃ２２，＆　　４．１９８７年８
月号所載の「ア・２５６にビット・フラッシュ・Ｅ２Ｆ
ＲＯＭ・ユージング・トリプルーーーホリシリコン・テ
クノロジー（Ａ　２５６−Ｋ　Ｂ口ＦｌａｓｈＥ２ＰＲ
ＯＭ　　Ｕｓｉｎｇ　　Ｔｒｉｐｌｅ　　−−”　　Ｐ
ｏｌｉｓｉｌｉｃｏｎＴｅｅｈｎｏｌｏｇ）’　）　Ｊ
と題する論文に記載されている。

〔課題を解決するための手段〕

この明細書においてはフラッシュＥＰＲＯＭ　ＶＣ負荷
線を設ける回路について説明する。第１および第２の整
合したトランジスタが第３のトランジスタに直列結合さ
れる。第１のトランジスタのゲ−トと第２のトランジス
タのゲートが抵抗へ結合される。第３のトランジスタに
整合した第４のトランジスタがセルへ結合されて負荷を
供給する。この第４のトランジスタは典型的にはメモリ
アレイ中の「選択」トランジスタである。第４のトラン
ジスタが選択された時に、第３のトランジスタのゲート
およびドレイン端子が第４のトランジスタのゲートへ接
続される。

この明細書においては、電気的にプログラム可能で、電
気的に消去可能な読出し専用メモリ、とくに、フラッシ
ュＥＰＲＯＭと呼ばれているメモリのための負荷線につ
いて説明する。本発明を完全に理解できるようにするた
めに、以下の説明においては、特定の導電形および電圧
等のような特定の事項の詳細について数多く述べである
。しかし、そのような特定の詳細事項なしに本発明を実
施できることが当業者には明らかであろう。その他の場
合には、本発明を不必要に詳しく説明して本発明をあい
まいしないようにするために、ＭＯ８回路に関連する周
知のプロセスおよびその他の詳細については詳しく説明
しない。

〔実施例〕

以下、図面を参照して本発明の詳細な説明する。

本発明の目的は、第１図のセル２４のようなＥＰＲＯＭ
セルをプログラミングする時に用いる負荷線を得ること
である。ここで説明する＄、施例において用いられるメ
モリセルは、厚さが約１１０オングストロームである酸
化物によりチャネル領域から隔てられている浮動ゲート
を含む。第２のポリシリコン層から製造された制御ゲー
トが浮動ゲートの上部に設けられる。浮動ゲートは、浮
動ゲートへの電荷のチャネル注入により充電され、浮動
ゲートからゲート酸化物を通じる電荷のトンネル効果に
より放電させられる。このセルの詳細については、１９
８６年８月４日付で出願され、本願の譲受人へ譲渡され
た未決の米国特許出願第８９２，４４６号明細書に記載
されている。

セル２４をプログラムするために、正電位が線３０を介
して制御ゲートへ加えられ、ドレイン端子（回路点４２
へ接続されている）が正電位にされる。そうすると電荷
がチャネルからゲートへ注入させられる。この注入が行
われている間に、ドレイン領域は約６．５Ｖ　　（この
実施例において）に維持すべきである。６■よりはるか
に低いこの電圧降下においては、ホットエレクトロンの
注入が止み、セルはプログラムされない。一方、ドレイ
ン電圧が７ｖをこえると、プログラムされていた線４２
へ接続されている他のメモリセルが乱されて、それらの
メモリセルのいくらかの電位が失わされる。したがって
、プログラミング中はドレイン領域の電位はある限界内
に留まることが重要である。周知のように、ＭＯ８回路
における電位は、製造工程の変動および温度によυ大幅
に変化することがある。

第１図において、セル２４（および他のセル）のドレイ
ンへ加えられ・る電位は、■ＰＰとして示されているプ
ログラミング電位から発生される。その電位はエンノ・
ンス形電界効果トランジスタ２６を介してセルへ結合さ
れる。その電界効果トランジスタのゲートはデータ信号
を受ける。すなわち、電界効果トランジスタ２６はセル
をプログラムすべきか否かを決定する。電界効果トラン
ジス７１Ｂと２２は、セルが７レイ中にある時に特定の
セルを通常のやシ方で選択する。

回路点４２を６．ｇｖに保ち、セル２４を流れる電流を
５００μＡに保つものと仮定すると、負荷線はＩＫオー
ムとなる。これが、第２図においては負荷線５０として
示され、点５２に５００μＡにおける６、５■　として
示されている。零に近い電流（５０μＡ）が負荷線５０
の１つの垂直限界を嚢める。

他方の限界は１ｍＡ　に示されている。電位”ＰＰが高
いとすると、回路点４２における電位は６．５ｖよシ高
く、−その結果として、たとえば負荷線５２になる。こ
れは望ましくない条件である。その条件は、負荷線中の
装置のしきい値電圧に影響を及ぼす製造工程の変動およ
び温度変化からも生ずる。

同様に、電位ｖｐｐが低いと、負荷線５５により表され
ている望ましくない結果が生ずる。この条件は、装置の
しきい値電圧に影響を及ぼす製造工程の変動および温度
変化からも生ずる。理想的には、負荷線は負荷線５０、
または負荷線５３により示されているような交点５２に
よシ表されるべきである。装置のしきい値電圧に関連し
ない製造工程の変動は、より一般的には、線を上または
下へ動かす（たとえば線５４と５５）より負荷のこう配
を変える傾向がある。

本発明の回路は、とくに、製造工程の変動および温度変
化に関連するしきい値電圧の変化から起る負荷線の変動
を大幅に減少するものである。これにより、セルをプロ
グラミングするために回路点２へ希望の電位が供給され
る。（電圧■ＰＰが所定の電位に比較的一定に保たれる
と仮定する。これは、他の周知の回路、とくにその電位
がチップ外で発生される場合に、容易に達成できる。）
第１図を参照して、ここで説明している実ｍ　ｆｉｌに
おいては、ｖＰＰ　（プログラミング電位）から選択さ
れたセルまでの電流路を選択するために２つの復号レベ
ルが用いられる。復号器およびラッチ３０が第１のアド
レス信号を復号し、トランジスタ１８のような４個のＷ
選択トランジスタの１個を選択する。復号器およびラッ
チ３０は線２８上の電位を線２９へ転送する。そのラッ
チは高い電位を受けるから、ラッチは電圧降下なしに線
２８上の電位を線２９へ転送できる。他のアドレス信号
が復号器およびラッチ３０へ結合される。この復号器お
よびラッチは１６個のＹ選択トランジスタのうちの１個
を選択する。そのうちの１つが第１図にトランジスタ２
２として示されている。このようにして、プログラミン
グのために１個のセルが選択される。

本発明を理解するためには、Ｗ選択トランジスタとＹ選
択トランジスタの全てについて考える必要があるから、
第１図には１個のＷ選択トランジスタとＹ選択トランジ
スタが示されている。

トランジスタ１８のゲートへ加えられる電位は、抵抗性
手段１０とトランジス／１２，１６．２０および１４で
構成されている電圧基準回路によυ発生される。トラン
ジスタ１２，１６，２０．１４はｖＰｌｔ位とアースの
間に直列結合される。トランジスタ１２と１４は一致さ
せられ、ここで説明している実施例においては、ｐチャ
ネル、エンハンス形電界効果トランジスタである。トラ
ンジス／１６と２０はｎチャネル、エンハンス彫型１界
効果トランジスタである。トランジスタ１６１ｄ）ラン
ジスメ１８のよりなＷ選択トランジスタに整合させられ
る。トランジスタ２ｏはトランジスタ２２のよりなＹ選
択トランジスタに整合させられる。

トランジスタ１６のゲートはそのトランジスタのトＬ／
イン領域へ接続される。そのドレインｆＪ　域ハ線２８
へ電位を供給する（この電位は線２９へ結合される。）
トランジスタ２０のグー）ハ線３４を介して電位ｖＰＰ
を受ける。この電位は復号器およびラッチ３１によシ選
択されたＹ選択トランジスタの１個へも結合される。第
１図において、電位■ｐｐは線３２とトランジスタ２２
のゲートへ接続される。

ここで説明している実施例においては、抵抗１０は基板
中に拡散で形成され、ｖＰＰとアースの間に結合される
。この拡散におけるＭｌのタップがトランジスタ１２の
ゲートへ結合され、第２のタップがトランジスタ１４の
ゲートへ結合される。説明のために、ｖＰＰとトランジ
スタ１２のゲートの間に抵抗Ｒ１が存在し、トランジス
タ１２と１４のゲートの間に抵抗Ｒ８が存在し、トラン
ジスタ１２のゲートとアースの間に抵抗Ｒ８が存在する
と仮定する。

トランジスタ１２と１４は整合させられているから、両
者のチャネル幅は等しく、かつチャネルの長さが等しく
、同じ処理を受けるように基板上で互いに近接して製造
される。それらのトランジスタの間の製造工程の変動は
非常に小さいから、両方のトランジスタは同じしきい値
電圧を有する。

（ｎ個の井戸をそれのソースへ接続することにより、そ
れらのトランジスタはボデー効果を持たない）。同様に
、前記したように、トランジスタ２０と２２のようにト
ランジスタ１６と１８が整合させられる。

先に説明したように、回路点４２は約６．５ｖに理想的
に維持させられる。電流が５００μＡにおいて回路点４
０が約６．５ｖ　であるように基準回路が構成される。

トランジスタ１２．１６，２０．１４を含む回路を、そ
の電位を供給するように構成するために数多くの周知の
設計技術を利用できる。

第一次の近似として、回路点４０における電位はに等し
い。回路点４０における電位のより正確な設定は第２の
因子を考慮に入れることにより行うことができる。

基準回路（トランジスタ１６のドレイン領域）からの電
位が負荷線（トランジスタ１８のゲート）へ線２８と２
９を介して結合される。したがって、トランジスタ１Ｂ
は駆動トランジスタ１６と同じ電位により飽和状態に維
持される。トランジスタ２０と２２はそれぞれの厘線領
埴において動作し、かつ両方のトランジスタは同じ電位
ｖｐｐを受けるために結合される。回路点４０における
電位、したがって回路点４２における電位は比較的一定
に保たれる。その理由は、トランジスタ１２と１４にお
けるしきい値電圧の変動が互いに打消し合うからである
。トランジスタ１６と２０のしきい値電圧の変動は、ト
ランジスタ１８と２２がそれぞれトランジス／１６と２
０に整合させられているからである。このような構成に
より、プログラミング中にセルを流れる電流が、第２図
に示すように希望の範囲内にあるからである。

プログラミングの後で、セル２４のプログラミングおよ
び消去が適当であることが検証される。

この検証のための内部で余裕をとられた電圧を発生する
ための回路も整合させられたトランジスタを用い、その
回路は、１９８　年　月　日付で出願され、本願出願人
へ譲渡された［ボルテジ・′マージニング・サーキット
・フォー・フラッシュ・ＥＰＲＯＭ（Ｖｏｌｔａｇｅ　
Ｍａｒｇｉｎｉｎｇ　Ｃ１ｒｅｕｌ　ｆｏｒ　Ｆｌａａ
ｈＥＰＲＯＭ）　Ｊという名称の未決の米国特許出願第
号明細書に記載されている。

以上、電気的にプログラム可能な読出し専用メモリを充
電するための負荷を供給する回路について説明した。別
の整合させられたトランジスタ対へ供給される基準電位
を発生するために整合させられたトランジスタ対が用い
ラレル。

【図面の簡単な説明】

第１図は本発明の好適な実施例の回路図、第２図は本発
明によシ解決されることを求められている諸問題を説明
するために用いられるいくつかの負荷線を示すグラフで
ある。 １４．１８，２０，２２．２６・・・・電界効果トラン
ジスタ、２４・・・・セル フＩＩＥ：　　　１

Claims (2)

【特許請求の範囲】
1. （１）抵抗性手段と、 直列結合された第１および第２の整合したトランジスタ
   と、 第３および第４の整合したトランジスタと、を備え、前
   記第１のトランジスタのゲートおよび前記第２の整合し
   たトランジスタのゲートは前記抵抗性手段へ結合され、
   前記第３のトランジスタは前記第１のトランジスタおよ
   び前記第２の整合したトランジスタへ直列結合され、前
   記第４のトランジスタは電気的にプログラム可能な読出
   し専用メモリセルへ直列結合され、前記第３のトランジ
   スタのゲートおよび前記第４のトランジスタのゲートは
   前記第１のトランジスタと前記第２の整合したトランジ
   スタの間の回路点へ結合されることを特徴とする電気的
   にプログラム可能な読出し専用メモリセルを充電するた
   めの負荷を供給する回路。
2. （２）抵抗性手段と、 第１の導電形の第１および第２の整合したトランジスタ
   と、 第２の導電形の第３および第４の整合したトランジスタ
   と、 第２の導電形の第５および第６の整合したトランジスタ
   と、 を備え、前記第１のトランジスタと、前記第３のトラン
   ジスタと、前記第５のトランジスタと、前記第２のトラ
   ンジスタとは直列結合され、前記第３のトランジスタと
   前記第５のトランジスタは前記第１のトランジスタと前
   記第２のトランジスタの間に結合され、前記第１のトラ
   ンジスタのゲートおよび前記第２のトランジスタのゲー
   トが異なる電位を前記抵抗性手段から受けるように、前
   記第１のトランジスタのゲートおよび前記第２のトラン
   ジスタのゲートは前記抵抗性手段へ結合され、前記第４
   のトランジスタと前記第６のトランジスタは前記セルへ
   結合され、前記第３のトランジスタのゲートと前記第４
   のトランジスタのゲートは前記第１のトランジスタと前
   記第２のトランジスタ回路点へ結合され、前記第５のト
   ラン ジスタのゲートおよび前記第６のトランジスタのゲート
   は共通電位へ結合されることを特徴とする浮動ゲートお
   よび制御ゲートを有する電気的にプログラム可能な読出
   し専用メモリセルを充電するための負荷を供給する回路
   。